JPS61111009A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS61111009A JPS61111009A JP23475784A JP23475784A JPS61111009A JP S61111009 A JPS61111009 A JP S61111009A JP 23475784 A JP23475784 A JP 23475784A JP 23475784 A JP23475784 A JP 23475784A JP S61111009 A JPS61111009 A JP S61111009A
- Authority
- JP
- Japan
- Prior art keywords
- fets
- fet
- semiconductor device
- parallel
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Microwave Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、インピータンス整合回路を備えた高周波用
の半導体装置、特に集中定数素子型高出力の半導体装置
罠関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a high frequency semiconductor device equipped with an impedance matching circuit, particularly a lumped element type high output semiconductor device trap.
電界効果トランジスタ(以下FETという)等亭
の高周波高出力半導体装置においては、半導体素子のイ
ンピーダンスが非常忙低く、半導体素子自体のもつ広帯
域高出力°特性を発揮できる広帯域整合を実現するには
、浮遊容量、インダクタンスなどの不要な要素の介在−
を避けるために口■能な限り半導体素子自体の近く忙イ
ンピーダンス整合回路を設ける必要がある。In high-frequency, high-power semiconductor devices such as field-effect transistors (hereinafter referred to as FETs), the impedance of the semiconductor element is extremely low. Intervention of unnecessary elements such as capacitance and inductance
In order to avoid this, it is necessary to provide an impedance matching circuit as close as possible to the semiconductor element itself.
前記要求忙応えるものの一つとして、従来「マイクロ波
集積回路」小西良弘著、産報出版(株)発行P、 79
〜88. 1973 K111示されり製品が開発され
ていた。この従来の高周波高出力トランジスタは、半導
体装置の容器内にインピーダンス整合回路を内置したい
わゆる内部整合回路つきトランジスタとして構成されて
いる。One of the things that meets the above-mentioned demands is the conventional "Microwave Integrated Circuit" by Yoshihiro Konishi, published by Sanpo Publishing Co., Ltd., p. 79.
~88. 1973 K111 product was developed. This conventional high-frequency, high-output transistor is configured as a so-called transistor with an internal matching circuit, in which an impedance matching circuit is placed inside the container of the semiconductor device.
このような内部整合回路としては、小型化広帯域化を実
現するため罠果中定a素子による多段フィルタ構成が多
く採用されている。インダクタンスはポンディング線に
より構成され、多段複数個の並列容量素子は一枚の!l
t体基体上板上成されて〜する。As such an internal matching circuit, a multi-stage filter configuration using a trapezoidal constant a element is often adopted in order to realize miniaturization and widening of the band. The inductance is composed of bonding wires, and the multiple parallel capacitive elements in multiple stages are combined into a single piece! l
The t-body substrate is formed on the upper plate.
さらに高出力化を計るため、前記整合回路および高出力
トランジスタを並列接続したものを同一容器内に一体化
して、並列動作させる。In order to further increase the output, the matching circuit and the high output transistor connected in parallel are integrated in the same container and operated in parallel.
上記のような従来の半導体装置では、単純並列接続動作
であるので、全トランジスタの直流特性および交流特性
がほとんど同一な程度に平衡を保つ必要があり、もし不
平衡なトランジスタ素子があると、その不平衡なトラン
ジスタのどちらか一方へ電流が集中して流れ破壊へ至ら
しめるという問題点があった。Conventional semiconductor devices such as those described above operate in simple parallel connection, so it is necessary to maintain balance to the extent that the DC and AC characteristics of all transistors are almost the same. If there is an unbalanced transistor element, the There was a problem in that current concentrated on one side of the unbalanced transistors, leading to destruction.
その理由は、I Illのトランジスタに入力された高
周波信号が反射されて他のトランジスタへ入力される。The reason is that the high frequency signal input to the transistor Ill is reflected and input to the other transistors.
あるトランジスタが不平衡であると、いずれか1個のト
ランジスタ素子へ電流が集中し、破壊してしまう。整合
が完全にとれれば、反射はなくなるが、整合を完全にと
ることは困難である。If a certain transistor is unbalanced, current will concentrate on any one transistor element, resulting in destruction. If the matching is perfect, there will be no reflection, but it is difficult to achieve perfect matching.
この発明は、かかる問題点を解決するためKなされたも
ので、前記反射される高周波信号を吸収し、互いのトラ
ンジスタへの影響を小さくする、小型でかつ安定に動作
し得る高周波出力半導体装置を得ることを目的とする。The present invention has been made to solve these problems, and provides a compact high-frequency output semiconductor device that absorbs the reflected high-frequency signals and reduces their influence on each other's transistors, and that can operate stably. The purpose is to obtain.
この発明に係る半導体装置は、41a個の半導体菓子に
各々接続されるインピーダンス整合回路の並列容量素子
間を、反射信号を吸収するための抵抗体を介して結合し
たものである。In the semiconductor device according to the present invention, parallel capacitance elements of an impedance matching circuit connected to each of 41a semiconductor confections are coupled via a resistor for absorbing reflected signals.
この発明においては、各半導体素子の各整合回路間に抵
抗体を挿入したこと忙より、各半導体素子が不平衡であ
る場合でも、半導体素子間には互いにアイソレーション
があるために影響し合うことはなく、1個の半導体素子
にのみ電流が集中することは少くなる。In this invention, since a resistor is inserted between each matching circuit of each semiconductor element, even if each semiconductor element is unbalanced, there is mutual isolation between the semiconductor elements, so there is no influence on each other. Therefore, the concentration of current in only one semiconductor element is reduced.
第1図はこの発明の一実施例の概略を示す平面図であり
、第2図は第1図の等価回路図である。FIG. 1 is a plan view schematically showing an embodiment of the present invention, and FIG. 2 is an equivalent circuit diagram of FIG. 1.
#!1図において、ソース接地された2個の高出力のF
ET2が放熱体を兼ねて接地された導体ブロック1にフ
リップチップポンディングされ、ゲート電極は金リボン
3★介して誘電体基4+!13上に設けられた並列容量
素子4に接続されている。#! In Figure 1, two high-power F
ET2 is flip-chip bonded to the grounded conductor block 1 which also serves as a heat sink, and the gate electrode is connected to the dielectric base 4+ through the gold ribbon 3★! It is connected to the parallel capacitive element 4 provided on the capacitive element 13 .
並列容量素子4と入力@に位置する並列容量素子6゛は
各々2本の導体細線5により接続されている。The parallel capacitive element 4 and the parallel capacitive element 6' located at the input @ are each connected by two thin conductor wires 5.
さらに、前記並列容量素子6とアルミナ基板1゜上に構
成された金属膜パターン9は導体細線8で接続されてい
る。入力側の並列容量素子6間は、たとえば牛フ化タン
タル等で構成された抵抗膜7で接続されている。ドレイ
ン電極はアルミナ基板12上の金属膜パターン11九金
リボン3を介して接続されている。これを第2図の等価
回路で説明する〇
第2図において、ソース接地マイクロ波用のFET21
a、21bの各々のゲート電極氾は、直列のインダクタ
7ス22 at 22 be 24 as 2’b
、27a、27bおよび並列容量素子23a。Further, the parallel capacitive element 6 and the metal film pattern 9 formed on the alumina substrate 1° are connected by a thin conductor wire 8. The parallel capacitive elements 6 on the input side are connected by a resistive film 7 made of, for example, tantalum bovine fluoride. The drain electrode is connected to the metal film pattern 11 on the alumina substrate 12 via the silver ribbon 3. This will be explained using the equivalent circuit in Figure 2. In Figure 2, FET 21 for source-grounded microwave
The gate electrodes of each of a and 21b are connected to the inductor 7 in series 22 at 22 be 24 as 2'b
, 27a, 27b and the parallel capacitive element 23a.
23 b、 2 S a、 25 bにより構成さ
れる2段フィルタの集中定数型インピーダンス整合回路
が2ヶ並列に接続され【設けられ、各々の回路の並列容
量素子2 S a、 25 b間には第1図の抵抗膜
7に相当する抵抗体26が設けられている。28a。Two lumped constant impedance matching circuits of two-stage filters consisting of 23 b, 2 S a, and 25 b are connected in parallel, and between the parallel capacitive elements 2 S a and 25 b of each circuit. A resistor 26 corresponding to the resistive film 7 in FIG. 1 is provided. 28a.
28bはインダクタンス、29は分布定数線路であ゛る
。28b is an inductance, and 29 is a distributed constant line.
そして、前記整合回路を構成してるい素子は。And what are the elements that make up the matching circuit?
全てが前記FET21.a、21 bの入出力インピー
ダンスと整合丁いように決定されい。All of the above FET21. The input and output impedances of a and 21b should be determined to match.
このような構成のFETは、2個のFETが全く同一な
特性であるのが望ましいが、万一不平衡である場合でも
、各FET間は互いにアイソレーションがとれているた
めに影響し合うことはない。It is desirable for two FETs with this type of configuration to have exactly the same characteristics, but even if they are unbalanced, each FET is isolated from each other, so it will not affect each other. There isn't.
したがって、1個のFETにだけ入力電流が集中したり
することによる破壊が少なくなり、安定で高性能、高出
力の半導体装置を得ることができる。Therefore, damage caused by concentration of input current to only one FET is reduced, and a stable, high-performance, high-output semiconductor device can be obtained.
なお、この冥m例においては、FETについて説明した
が、これに限らずバイポーラトランジスタまた゛は、ダ
イオード等でもよく、特定の赤子でなく【もよい。また
、抵抗膜1は一般的には抵抗体であればよい。In this example, an FET has been described, but the present invention is not limited to this, and a bipolar transistor or a diode may be used instead of a specific type. Furthermore, the resistive film 1 generally only needs to be a resistor.
この発明は以上説明したとおり、複eNvAの高周波半
導体赤子と、この複数個の高周波半導体赤子の各々に直
接接続される各々の多段果中定数型整金回路とが同一容
器内処一体化されてなり、かつ前記各々の多段集中定数
型整合回路の入力側の並列容量素子間を抵抗体を介して
接続したので、各々の半導体素子に特性の不平衡があっ
ても互いに影響し合うことがなく、また、破壊すること
もなく、小型でかつ安定に動作する高性能な高周波高出
力の半導体装置が得られるという効果がある。As explained above, in this invention, a multi-eNvA high-frequency semiconductor baby and each of the multi-stage constant type metal circuits directly connected to each of the plurality of high-frequency semiconductor babies are integrated in the same container. Moreover, since the parallel capacitance elements on the input side of each of the multistage lumped constant matching circuits are connected via a resistor, even if there is unbalanced characteristics in each semiconductor element, they do not affect each other. Moreover, there is an effect that a high-performance, high-frequency, high-output semiconductor device that is small in size, operates stably, and does not break down can be obtained.
男1図はこの発明の一実施例の概略構成を示す平面図、
第2図は第1図の等価回路図である。
図において、1は導体7I:Iツク、2はFET。
3は金リボン、4は並列容量素子、5は導体11f[1
m、6は並列容量素子、7は抵抗膜、8は導体細線、9
は金属膜パターン、10はアルミナ基板、11は金属膜
パターン、12はアルミナ基板、13は誘電体基板であ
る。
、 ′*・4!″l″F1″j−73°!M−
1f、:、°1“”11 示す。
代理人 大岩増雄 (外2名)
第1図
13:誇を体基板
第2図
手続補正書(自発)
事件の表示 特願昭59−234757号発明の名
称 半導体装置
補正をする者
事件との関係 特許出願人
住 所 東京都千代田区丸の内二丁目2番3号名
称 (601)三菱電機株式会社代表者片山仁八部Figure 1 is a plan view showing a schematic configuration of an embodiment of the present invention;
FIG. 2 is an equivalent circuit diagram of FIG. 1. In the figure, 1 is a conductor 7I:I, and 2 is a FET. 3 is a gold ribbon, 4 is a parallel capacitive element, and 5 is a conductor 11f[1
m, 6 is a parallel capacitive element, 7 is a resistive film, 8 is a thin conductor wire, 9
10 is a metal film pattern, 10 is an alumina substrate, 11 is a metal film pattern, 12 is an alumina substrate, and 13 is a dielectric substrate. , ′*・4! ″l″F1″j−73°!M−
1f, :, °1""11 shown. Agent Masuo Oiwa (2 others) Figure 1 13: Proprietary board Figure 2 Procedural amendment (voluntary) Indication of case Title of invention of patent application No. 59-234757 Relationship to the case of person making amendments to semiconductor devices Patent Applicant Address 2-2-3 Marunouchi, Chiyoda-ku, Tokyo Name (601) Mitsubishi Electric Corporation Representative Jinhachibe Katayama
Claims (1)
導体素子の各々に直接接続される各々の多段集中定数型
整合回路とが同一容器内に一体化されてなり、かつ前記
各々の多段集中定数型整合回路の入力側の並列容量素子
間を抵抗体を介して接続したことを特徴とする高周波高
出力の半導体装置。A plurality of high-frequency semiconductor elements and each multi-stage lumped constant type matching circuit directly connected to each of the plurality of high-frequency semiconductor elements are integrated in the same container, and each of the multi-stage lumped constant type matching circuits is integrated in the same container. A high frequency, high output semiconductor device characterized in that parallel capacitive elements on the input side of a matching circuit are connected via a resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23475784A JPS61111009A (en) | 1984-11-05 | 1984-11-05 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23475784A JPS61111009A (en) | 1984-11-05 | 1984-11-05 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61111009A true JPS61111009A (en) | 1986-05-29 |
Family
ID=16975875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23475784A Pending JPS61111009A (en) | 1984-11-05 | 1984-11-05 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61111009A (en) |
-
1984
- 1984-11-05 JP JP23475784A patent/JPS61111009A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4788584A (en) | RF transistor package with capacitor | |
| US3936864A (en) | Microwave transistor package | |
| US5233313A (en) | High power field effect transistor amplifier | |
| US6064253A (en) | Multiple stage self-biasing RF transistor circuit | |
| JPS6349402B2 (en) | ||
| JP2738701B2 (en) | High frequency amplifier circuit | |
| US6265937B1 (en) | Push-pull amplifier with dual coplanar transmission line | |
| JPH104325A (en) | High frequency amplifier, high frequency communication device, active semiconductor device, impedance matching device, and lead frame | |
| JPS6114183Y2 (en) | ||
| JPH10256850A (en) | Semiconductor device and high frequency power amplifier | |
| JPS6114182Y2 (en) | ||
| JPH0918255A (en) | Semiconductor device | |
| JPH02119174A (en) | Integrated high frequency amplifier | |
| JPS6036882Y2 (en) | Impedance matching circuit for ultra-high frequency semiconductor devices | |
| JPS6364081B2 (en) | ||
| US6521972B1 (en) | RF power transistor having low parasitic impedance input feed structure | |
| JPS6365242B2 (en) | ||
| JPH02140969A (en) | Semiconductor integrated circuit device | |
| JP2605871B2 (en) | Field effect transistor and integrated circuit using the same | |
| JPH02111905U (en) | ||
| JPH0239573A (en) | Gate viahole type semiconductor element | |
| JPH11204728A (en) | High frequency semiconductor device | |
| JPH0817291B2 (en) | Microwave circuit | |
| JP2504051B2 (en) | Field effect transistor | |
| JPH03217103A (en) | Semiconductor device |