JPS61111009A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61111009A JPS61111009A JP23475784A JP23475784A JPS61111009A JP S61111009 A JPS61111009 A JP S61111009A JP 23475784 A JP23475784 A JP 23475784A JP 23475784 A JP23475784 A JP 23475784A JP S61111009 A JPS61111009 A JP S61111009A
- Authority
- JP
- Japan
- Prior art keywords
- fets
- fet
- semiconductor device
- parallel
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、インピータンス整合回路を備えた高周波用
の半導体装置、特に集中定数素子型高出力の半導体装置
罠関するものである。
の半導体装置、特に集中定数素子型高出力の半導体装置
罠関するものである。
電界効果トランジスタ（以下ＦＥＴという）等亭
の高周波高出力半導体装置においては、半導体素子のイ
ンピーダンスが非常忙低く、半導体素子自体のもつ広帯
域高出力°特性を発揮できる広帯域整合を実現するには
、浮遊容量、インダクタンスなどの不要な要素の介在−
を避けるために口■能な限り半導体素子自体の近く忙イ
ンピーダンス整合回路を設ける必要がある。
ンピーダンスが非常忙低く、半導体素子自体のもつ広帯
域高出力°特性を発揮できる広帯域整合を実現するには
、浮遊容量、インダクタンスなどの不要な要素の介在−
を避けるために口■能な限り半導体素子自体の近く忙イ
ンピーダンス整合回路を設ける必要がある。
前記要求忙応えるものの一つとして、従来「マイクロ波
集積回路」小西良弘著、産報出版（株）発行Ｐ、 ７９
〜８８． １９７３ Ｋ１１１示されり製品が開発され
ていた。この従来の高周波高出力トランジスタは、半導
体装置の容器内にインピーダンス整合回路を内置したい
わゆる内部整合回路つきトランジスタとして構成されて
いる。
集積回路」小西良弘著、産報出版（株）発行Ｐ、 ７９
〜８８． １９７３ Ｋ１１１示されり製品が開発され
ていた。この従来の高周波高出力トランジスタは、半導
体装置の容器内にインピーダンス整合回路を内置したい
わゆる内部整合回路つきトランジスタとして構成されて
いる。
このような内部整合回路としては、小型化広帯域化を実
現するため罠果中定ａ素子による多段フィルタ構成が多
く採用されている。インダクタンスはポンディング線に
より構成され、多段複数個の並列容量素子は一枚の！ｌ
ｔ体基体上板上成されて〜する。
現するため罠果中定ａ素子による多段フィルタ構成が多
く採用されている。インダクタンスはポンディング線に
より構成され、多段複数個の並列容量素子は一枚の！ｌ
ｔ体基体上板上成されて〜する。
さらに高出力化を計るため、前記整合回路および高出力
トランジスタを並列接続したものを同一容器内に一体化
して、並列動作させる。
トランジスタを並列接続したものを同一容器内に一体化
して、並列動作させる。
上記のような従来の半導体装置では、単純並列接続動作
であるので、全トランジスタの直流特性および交流特性
がほとんど同一な程度に平衡を保つ必要があり、もし不
平衡なトランジスタ素子があると、その不平衡なトラン
ジスタのどちらか一方へ電流が集中して流れ破壊へ至ら
しめるという問題点があった。
であるので、全トランジスタの直流特性および交流特性
がほとんど同一な程度に平衡を保つ必要があり、もし不
平衡なトランジスタ素子があると、その不平衡なトラン
ジスタのどちらか一方へ電流が集中して流れ破壊へ至ら
しめるという問題点があった。
その理由は、Ｉ Ｉｌｌのトランジスタに入力された高
周波信号が反射されて他のトランジスタへ入力される。
周波信号が反射されて他のトランジスタへ入力される。
あるトランジスタが不平衡であると、いずれか１個のト
ランジスタ素子へ電流が集中し、破壊してしまう。整合
が完全にとれれば、反射はなくなるが、整合を完全にと
ることは困難である。
ランジスタ素子へ電流が集中し、破壊してしまう。整合
が完全にとれれば、反射はなくなるが、整合を完全にと
ることは困難である。
この発明は、かかる問題点を解決するためＫなされたも
ので、前記反射される高周波信号を吸収し、互いのトラ
ンジスタへの影響を小さくする、小型でかつ安定に動作
し得る高周波出力半導体装置を得ることを目的とする。
ので、前記反射される高周波信号を吸収し、互いのトラ
ンジスタへの影響を小さくする、小型でかつ安定に動作
し得る高周波出力半導体装置を得ることを目的とする。
この発明に係る半導体装置は、４１ａ個の半導体菓子に
各々接続されるインピーダンス整合回路の並列容量素子
間を、反射信号を吸収するための抵抗体を介して結合し
たものである。
各々接続されるインピーダンス整合回路の並列容量素子
間を、反射信号を吸収するための抵抗体を介して結合し
たものである。
この発明においては、各半導体素子の各整合回路間に抵
抗体を挿入したこと忙より、各半導体素子が不平衡であ
る場合でも、半導体素子間には互いにアイソレーション
があるために影響し合うことはなく、１個の半導体素子
にのみ電流が集中することは少くなる。
抗体を挿入したこと忙より、各半導体素子が不平衡であ
る場合でも、半導体素子間には互いにアイソレーション
があるために影響し合うことはなく、１個の半導体素子
にのみ電流が集中することは少くなる。
第１図はこの発明の一実施例の概略を示す平面図であり
、第２図は第１図の等価回路図である。
、第２図は第１図の等価回路図である。
＃！１図において、ソース接地された２個の高出力のＦ
ＥＴ２が放熱体を兼ねて接地された導体ブロック１にフ
リップチップポンディングされ、ゲート電極は金リボン
３★介して誘電体基４＋！１３上に設けられた並列容量
素子４に接続されている。
ＥＴ２が放熱体を兼ねて接地された導体ブロック１にフ
リップチップポンディングされ、ゲート電極は金リボン
３★介して誘電体基４＋！１３上に設けられた並列容量
素子４に接続されている。
並列容量素子４と入力＠に位置する並列容量素子６゛は
各々２本の導体細線５により接続されている。
各々２本の導体細線５により接続されている。
さらに、前記並列容量素子６とアルミナ基板１゜上に構
成された金属膜パターン９は導体細線８で接続されてい
る。入力側の並列容量素子６間は、たとえば牛フ化タン
タル等で構成された抵抗膜７で接続されている。ドレイ
ン電極はアルミナ基板１２上の金属膜パターン１１九金
リボン３を介して接続されている。これを第２図の等価
回路で説明する〇 第２図において、ソース接地マイクロ波用のＦＥＴ２１
ａ、２１ｂの各々のゲート電極氾は、直列のインダクタ
７ス２２ ａｔ ２２ ｂｅ ２４ ａｓ ２’ｂ
、２７ａ、２７ｂおよび並列容量素子２３ａ。
成された金属膜パターン９は導体細線８で接続されてい
る。入力側の並列容量素子６間は、たとえば牛フ化タン
タル等で構成された抵抗膜７で接続されている。ドレイ
ン電極はアルミナ基板１２上の金属膜パターン１１九金
リボン３を介して接続されている。これを第２図の等価
回路で説明する〇 第２図において、ソース接地マイクロ波用のＦＥＴ２１
ａ、２１ｂの各々のゲート電極氾は、直列のインダクタ
７ス２２ ａｔ ２２ ｂｅ ２４ ａｓ ２’ｂ
、２７ａ、２７ｂおよび並列容量素子２３ａ。
２３ ｂ、 ２ Ｓ ａ、 ２５ ｂにより構成さ
れる２段フィルタの集中定数型インピーダンス整合回路
が２ヶ並列に接続され【設けられ、各々の回路の並列容
量素子２ Ｓ ａ、 ２５ ｂ間には第１図の抵抗膜
７に相当する抵抗体２６が設けられている。２８ａ。
れる２段フィルタの集中定数型インピーダンス整合回路
が２ヶ並列に接続され【設けられ、各々の回路の並列容
量素子２ Ｓ ａ、 ２５ ｂ間には第１図の抵抗膜
７に相当する抵抗体２６が設けられている。２８ａ。
２８ｂはインダクタンス、２９は分布定数線路であ゛る
。
。
そして、前記整合回路を構成してるい素子は。
全てが前記ＦＥＴ２１．ａ、２１ ｂの入出力インピー
ダンスと整合丁いように決定されい。
ダンスと整合丁いように決定されい。
このような構成のＦＥＴは、２個のＦＥＴが全く同一な
特性であるのが望ましいが、万一不平衡である場合でも
、各ＦＥＴ間は互いにアイソレーションがとれているた
めに影響し合うことはない。
特性であるのが望ましいが、万一不平衡である場合でも
、各ＦＥＴ間は互いにアイソレーションがとれているた
めに影響し合うことはない。
したがって、１個のＦＥＴにだけ入力電流が集中したり
することによる破壊が少なくなり、安定で高性能、高出
力の半導体装置を得ることができる。
することによる破壊が少なくなり、安定で高性能、高出
力の半導体装置を得ることができる。
なお、この冥ｍ例においては、ＦＥＴについて説明した
が、これに限らずバイポーラトランジスタまた゛は、ダ
イオード等でもよく、特定の赤子でなく【もよい。また
、抵抗膜１は一般的には抵抗体であればよい。
が、これに限らずバイポーラトランジスタまた゛は、ダ
イオード等でもよく、特定の赤子でなく【もよい。また
、抵抗膜１は一般的には抵抗体であればよい。
この発明は以上説明したとおり、複ｅＮｖＡの高周波半
導体赤子と、この複数個の高周波半導体赤子の各々に直
接接続される各々の多段果中定数型整金回路とが同一容
器内処一体化されてなり、かつ前記各々の多段集中定数
型整合回路の入力側の並列容量素子間を抵抗体を介して
接続したので、各々の半導体素子に特性の不平衡があっ
ても互いに影響し合うことがなく、また、破壊すること
もなく、小型でかつ安定に動作する高性能な高周波高出
力の半導体装置が得られるという効果がある。
導体赤子と、この複数個の高周波半導体赤子の各々に直
接接続される各々の多段果中定数型整金回路とが同一容
器内処一体化されてなり、かつ前記各々の多段集中定数
型整合回路の入力側の並列容量素子間を抵抗体を介して
接続したので、各々の半導体素子に特性の不平衡があっ
ても互いに影響し合うことがなく、また、破壊すること
もなく、小型でかつ安定に動作する高性能な高周波高出
力の半導体装置が得られるという効果がある。
男１図はこの発明の一実施例の概略構成を示す平面図、
第２図は第１図の等価回路図である。 図において、１は導体７Ｉ：Ｉツク、２はＦＥＴ。 ３は金リボン、４は並列容量素子、５は導体１１ｆ［１
ｍ、６は並列容量素子、７は抵抗膜、８は導体細線、９
は金属膜パターン、１０はアルミナ基板、１１は金属膜
パターン、１２はアルミナ基板、１３は誘電体基板であ
る。 、 ′＊・４！″ｌ″Ｆ１″ｊ−７３°！Ｍ−
１ｆ、：、°１“”１１ 示す。 代理人 大岩増雄 （外２名） 第１図 １３：誇を体基板 第２図 手続補正書（自発） 事件の表示 特願昭５９−２３４７５７号発明の名
称 半導体装置 補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者片山仁八部
第２図は第１図の等価回路図である。 図において、１は導体７Ｉ：Ｉツク、２はＦＥＴ。 ３は金リボン、４は並列容量素子、５は導体１１ｆ［１
ｍ、６は並列容量素子、７は抵抗膜、８は導体細線、９
は金属膜パターン、１０はアルミナ基板、１１は金属膜
パターン、１２はアルミナ基板、１３は誘電体基板であ
る。 、 ′＊・４！″ｌ″Ｆ１″ｊ−７３°！Ｍ−
１ｆ、：、°１“”１１ 示す。 代理人 大岩増雄 （外２名） 第１図 １３：誇を体基板 第２図 手続補正書（自発） 事件の表示 特願昭５９−２３４７５７号発明の名
称 半導体装置 補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者片山仁八部
Claims (1)
- 複数個の高周波半導体素子と、前記複数個の高周波半
導体素子の各々に直接接続される各々の多段集中定数型
整合回路とが同一容器内に一体化されてなり、かつ前記
各々の多段集中定数型整合回路の入力側の並列容量素子
間を抵抗体を介して接続したことを特徴とする高周波高
出力の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23475784A JPS61111009A (ja) | 1984-11-05 | 1984-11-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23475784A JPS61111009A (ja) | 1984-11-05 | 1984-11-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61111009A true JPS61111009A (ja) | 1986-05-29 |
Family
ID=16975875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23475784A Pending JPS61111009A (ja) | 1984-11-05 | 1984-11-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61111009A (ja) |
-
1984
- 1984-11-05 JP JP23475784A patent/JPS61111009A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4788584A (en) | RF transistor package with capacitor | |
| US5233313A (en) | High power field effect transistor amplifier | |
| US6064253A (en) | Multiple stage self-biasing RF transistor circuit | |
| JPS6349402B2 (ja) | ||
| JP2738701B2 (ja) | 高周波増幅回路 | |
| US6265937B1 (en) | Push-pull amplifier with dual coplanar transmission line | |
| JPS61111009A (ja) | 半導体装置 | |
| JPS6114183Y2 (ja) | ||
| JPH104325A (ja) | 高周波増幅器、高周波通信機、能動半導体装置、インピーダンス整合装置及びリードフレーム | |
| JPH10256850A (ja) | 半導体装置及び高周波電力増幅器 | |
| JPS6114182Y2 (ja) | ||
| JPH02119174A (ja) | 集積化高周波増幅器 | |
| JPS6036882Y2 (ja) | 超高周波半導体装置用インピ−ダンス整合回路 | |
| JPS6364081B2 (ja) | ||
| US6521972B1 (en) | RF power transistor having low parasitic impedance input feed structure | |
| JPS6365242B2 (ja) | ||
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JP2605871B2 (ja) | 電界効果トランジスタおよびこれを用いた集積回路 | |
| JPH02111905U (ja) | ||
| JPH0239573A (ja) | ゲートバイアホール型半導体素子 | |
| JPH11204728A (ja) | 高周波半導体装置 | |
| JPH0817291B2 (ja) | マイクロ波回路 | |
| JP2504051B2 (ja) | 電界効果トランジスタ | |
| JPH03217103A (ja) | 半導体装置 | |
| JPS63224508A (ja) | モノリシツクマイクロ波集積回路多段増幅器 |