JPS61111559A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61111559A JPS61111559A JP59232763A JP23276384A JPS61111559A JP S61111559 A JPS61111559 A JP S61111559A JP 59232763 A JP59232763 A JP 59232763A JP 23276384 A JP23276384 A JP 23276384A JP S61111559 A JPS61111559 A JP S61111559A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- isolation region
- region
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は半導体装置の製造方法に関するもので、！ｖｆ
ｒｃ素子領域と分離領域との境界におけるバーズビーク
を低減乃至除去しようとするものでめる〇 −）従来の技術 一般の半導体装置は多数の素子領域を備えており、各素
子領域をｔ気的に分離する之めに隣接する素子領域間に
分離領域を備えている。この分離領域の形成方法の１つ
ＶｃＬＯｃＯ８法が存在することが知られている。これ
は％ｖＩｚ図に示す如＜、ＮＷｉシリコン結晶よりなる
半導体基板００表面に熱酸化により形成される酸化膜ｅ
と窒化膜■とを順次形成し之後（＠２図Ａ）、該半導体
基板０の分離領域に相当する部分の上記両膜Ｑ＠をレジ
スト膜＠を利用して除去しくｇｒＩ２図Ｂ）ｓ欠いでチ
ャンネルストップ内の几めのイオン注入（Ｔ）を行ない
（第２図Ｃ）、上記レジスト膜（Ｓ） ｋ除去し。
ｒｃ素子領域と分離領域との境界におけるバーズビーク
を低減乃至除去しようとするものでめる〇 −）従来の技術 一般の半導体装置は多数の素子領域を備えており、各素
子領域をｔ気的に分離する之めに隣接する素子領域間に
分離領域を備えている。この分離領域の形成方法の１つ
ＶｃＬＯｃＯ８法が存在することが知られている。これ
は％ｖＩｚ図に示す如＜、ＮＷｉシリコン結晶よりなる
半導体基板００表面に熱酸化により形成される酸化膜ｅ
と窒化膜■とを順次形成し之後（＠２図Ａ）、該半導体
基板０の分離領域に相当する部分の上記両膜Ｑ＠をレジ
スト膜＠を利用して除去しくｇｒＩ２図Ｂ）ｓ欠いでチ
ャンネルストップ内の几めのイオン注入（Ｔ）を行ない
（第２図Ｃ）、上記レジスト膜（Ｓ） ｋ除去し。
熱酸化法ｒｃＪ：り５ｉＯｚ工りなる絶縁膜０を成長さ
せるものである（ｖ；２図Ｄ）。この方法での問題点ｔ
″ｌｔ％分離領域に隣接する窒化膜（−下の酸化膜が上
記成長工程で図示の如く成長していわゆるバーズビーク
と呼ばれる境界領域間が生ずることである。この境界領
域は通常１μｍ程度生じその分素子領域がそこなわれ、
その為この境界領域に見合う分だけ予じめ素子領域を大
きく設計しておく必要がある。まｔｌこのＬＯＣＯ８法
でＦｉ素子領域と分離領域との間に図示の如く大きい段
差Ｗが生じ、この段差は上記両領域間にまたがる配線の
形成分困難圧するという欠点がある。
せるものである（ｖ；２図Ｄ）。この方法での問題点ｔ
″ｌｔ％分離領域に隣接する窒化膜（−下の酸化膜が上
記成長工程で図示の如く成長していわゆるバーズビーク
と呼ばれる境界領域間が生ずることである。この境界領
域は通常１μｍ程度生じその分素子領域がそこなわれ、
その為この境界領域に見合う分だけ予じめ素子領域を大
きく設計しておく必要がある。まｔｌこのＬＯＣＯ８法
でＦｉ素子領域と分離領域との間に図示の如く大きい段
差Ｗが生じ、この段差は上記両領域間にまたがる配線の
形成分困難圧するという欠点がある。
そこで、この欠点を解消する几めに第３図に示す如く、
半導体基板（Ｐ）の分離領域に対応する部分に凹部（Ｐ
１〕を形成しチャンネルストップの九めのイオン注入後
（第３図Ａ）、レジスト膜（ｓ）を除去し、熱酸化法に
より絶縁ｖ（［ｈこの絶縁膜の表面が：判子領域上の酸
化膜の表面とはｙ同じレベルとなる迄成長させる（第３
図Ｂ〕ものが提案されている。これによれば、ＬＯＣＯ
８法に比べて境界領域を小さくすることができると共に
上記段差を小さくすることができるが、図示する如く鋭
いバーズビークＭが残るという欠点かめる０尚。
半導体基板（Ｐ）の分離領域に対応する部分に凹部（Ｐ
１〕を形成しチャンネルストップの九めのイオン注入後
（第３図Ａ）、レジスト膜（ｓ）を除去し、熱酸化法に
より絶縁ｖ（［ｈこの絶縁膜の表面が：判子領域上の酸
化膜の表面とはｙ同じレベルとなる迄成長させる（第３
図Ｂ〕ものが提案されている。これによれば、ＬＯＣＯ
８法に比べて境界領域を小さくすることができると共に
上記段差を小さくすることができるが、図示する如く鋭
いバーズビークＭが残るという欠点かめる０尚。
「ＳＥＭＩＣＯＮＤＵＣＴＯＲＷＯＲＬＤＪ １９８４
年２月号の第１０５〜１１０頁ｒｃＦｉ「微細ＭＯ３”
／ＬＳＩの素子間分離技術」と題する論文が紹介されて
おり、種々の分離法が開示されている。
年２月号の第１０５〜１１０頁ｒｃＦｉ「微細ＭＯ３”
／ＬＳＩの素子間分離技術」と題する論文が紹介されて
おり、種々の分離法が開示されている。
（ハ）発明が解決しよりとする問題点
本発明は従来方法の上述のような問題点に鑑みなされた
もので、半導体装置の素子領域と分離領域との境界領域
のバーズビークを十分抑圧し同時に両領域間の平面を可
及的に平坦化する製造方法全提供しようとするものであ
る。
もので、半導体装置の素子領域と分離領域との境界領域
のバーズビークを十分抑圧し同時に両領域間の平面を可
及的に平坦化する製造方法全提供しようとするものであ
る。
（ロ）問題点を解決する九めの手段
本発明は半導体基板の表面上に酸化膜と窒化膜とを順次
積層する第１工程と、該半導体基板の分離領域を構成す
る部分の表面を該半導体基板の素子領域を構成する部分
の表面に比べて下位に位置せしめるよりに前記半導体基
板の表面部分を選択的に除去する＠２工程と、前記素子
領域上の前記窒化膜と前記分離領域の半導体基板との各
表面上にリンガラス膜と第２酸化膜とを順次積層する第
３工程と、前記素子領域と前記分離領域上の各絶縁膜の
表面が実質的に同一平面全構成するよりに前記分離領域
部の絶縁膜を成長させる第４工程と全備える半導体装置
の製造方法である。
積層する第１工程と、該半導体基板の分離領域を構成す
る部分の表面を該半導体基板の素子領域を構成する部分
の表面に比べて下位に位置せしめるよりに前記半導体基
板の表面部分を選択的に除去する＠２工程と、前記素子
領域上の前記窒化膜と前記分離領域の半導体基板との各
表面上にリンガラス膜と第２酸化膜とを順次積層する第
３工程と、前記素子領域と前記分離領域上の各絶縁膜の
表面が実質的に同一平面全構成するよりに前記分離領域
部の絶縁膜を成長させる第４工程と全備える半導体装置
の製造方法である。
（ホ）作 用
本発明は分離領域上の絶縁膜の成長時に、素子領域上の
リンガラス膜と第２酸化膜とが窒化膜と半導体基板との
間に配備されている酸化膜の成長を抑え込むよりに動作
して、両頂域の間の境界領域にバーズビークが生じるの
を防止する。同時に、素子分離領域の基板内にｎ のチ
ャンネルストッパを形成する□ （へ）実 施 例 第１図Ａ、Ｅｉｊ本発明方法の１実施例の工程説明図で
ある。（ｉｌｌ−ｊＮ型シリコン結晶エクなる半導体基
板、（２）は熱酸化にエリ形成され之酸化膜〔５１０２
嘆）、［３）ｌ−ｔこの酸化膜の上に形成された耐酸化
性のマスクとしての窒化ｇ（Ｓｉ３Ｎ４膜〕である。酸
化膜（２）は０２雰囲気中で半導体基板（１）を熱酸化
して５００λ程度の厚さに形成され。
リンガラス膜と第２酸化膜とが窒化膜と半導体基板との
間に配備されている酸化膜の成長を抑え込むよりに動作
して、両頂域の間の境界領域にバーズビークが生じるの
を防止する。同時に、素子分離領域の基板内にｎ のチ
ャンネルストッパを形成する□ （へ）実 施 例 第１図Ａ、Ｅｉｊ本発明方法の１実施例の工程説明図で
ある。（ｉｌｌ−ｊＮ型シリコン結晶エクなる半導体基
板、（２）は熱酸化にエリ形成され之酸化膜〔５１０２
嘆）、［３）ｌ−ｔこの酸化膜の上に形成された耐酸化
性のマスクとしての窒化ｇ（Ｓｉ３Ｎ４膜〕である。酸
化膜（２）は０２雰囲気中で半導体基板（１）を熱酸化
して５００λ程度の厚さに形成され。
窒化ＪＬＨＩ３ｔｔ′ｉ減圧ＣＶＤ法ｒｃ Ｊ：６ Ｎ
Ｈ３、！： Ｓ ｉ ２ Ｈｚｃ１２の反応にて厚さ１
０００λ程度堆漬される（第１工程、第１図Ａ）。
Ｈ３、！： Ｓ ｉ ２ Ｈｚｃ１２の反応にて厚さ１
０００λ程度堆漬される（第１工程、第１図Ａ）。
次いで、この両膜＋２１ （３Ｊを付設してなる半導体
基板（１）Ｋ、素子領域（４）と分離領域【５）とを区
分するためのバターニングを行ない、その後１分離領域
（５）に該当する窒化膜（２ａ）と酸化膜（５＆〕とを
ドライエツチングで除去し、更に半導体基板の一部（１
１ｔＲＩＥ（反応性イオンエツチング〕で除去する。半
導体基板（１）ｄその表面から約２５０ＯＡエツチング
され、窒化膜（３）の表面からは深さく６）（約４００
０λ）だけ掘り込まれる〔第２工程、第１図Ｂ〕。尚１
図中＋７１Ｆ′ｉレジスト膜である。
基板（１）Ｋ、素子領域（４）と分離領域【５）とを区
分するためのバターニングを行ない、その後１分離領域
（５）に該当する窒化膜（２ａ）と酸化膜（５＆〕とを
ドライエツチングで除去し、更に半導体基板の一部（１
１ｔＲＩＥ（反応性イオンエツチング〕で除去する。半
導体基板（１）ｄその表面から約２５０ＯＡエツチング
され、窒化膜（３）の表面からは深さく６）（約４００
０λ）だけ掘り込まれる〔第２工程、第１図Ｂ〕。尚１
図中＋７１Ｆ′ｉレジスト膜である。
次に基板（１）の表面側から全面にリンガラス膜（ＰＳ
Ｇ膜〕（８）及び第２酸化膜（ＳｉＯｘ膜）（９）を順
次積層する。リンガラス膜１８１はＣＶＤ法により。
Ｇ膜〕（８）及び第２酸化膜（ＳｉＯｘ膜）（９）を順
次積層する。リンガラス膜１８１はＣＶＤ法により。
０２ 、ＰＨ３、Ｓ Ｉｎ２の反応でり／シリケートガ
ラスを約１０００人堆積させて形成される。又、第２酸
化膜（９）も同様にＣＶＤ法により、０２．ＳｉＨ４の
反応でＳ ｉ０２を約２０００λ程度堆積させて形成さ
れる（ｇｒＪ３工程、第１図Ｃ）。
ラスを約１０００人堆積させて形成される。又、第２酸
化膜（９）も同様にＣＶＤ法により、０２．ＳｉＨ４の
反応でＳ ｉ０２を約２０００λ程度堆積させて形成さ
れる（ｇｒＪ３工程、第１図Ｃ）。
次いで、ウェット酸素雰囲気中で熱酸化し１分離領域（
５）上の絶縁膜（酸化膜）（１０ａ）の表面（１０ｂ）
が素子領域（４）上の絶縁膜の表面〔１０Ｃ〕とほぼ同
じレベルになるまで絶縁膜（１１］を成長させる（膜厚
１１１Ｖ′１１μｍ程度）。この時、素子領域（４）で
は窒化膜（３）の存在により熱酸化膜の成長が抑制され
、またこの窒化膜（３）はリンガラス膜（８）と第２酸
化膜（９）とで覆われておりこれによっても窒化膜下の
酸化膜の成長を抑制するようにしている。
５）上の絶縁膜（酸化膜）（１０ａ）の表面（１０ｂ）
が素子領域（４）上の絶縁膜の表面〔１０Ｃ〕とほぼ同
じレベルになるまで絶縁膜（１１］を成長させる（膜厚
１１１Ｖ′１１μｍ程度）。この時、素子領域（４）で
は窒化膜（３）の存在により熱酸化膜の成長が抑制され
、またこの窒化膜（３）はリンガラス膜（８）と第２酸
化膜（９）とで覆われておりこれによっても窒化膜下の
酸化膜の成長を抑制するようにしている。
さらに、リンガラス膜（８）中のリンは半導体基板ｆｉ
ｌ中に注入され、その不純物層１１３ｔ−ｔチャンネル
ストップとして作用する（第１図Ｄ）。
ｌ中に注入され、その不純物層１１３ｔ−ｔチャンネル
ストップとして作用する（第１図Ｄ）。
次いで、表層の酸化膜？素子領域の窒化膜（３）が現わ
れるまでフッ酸でウェットエツチングする（ｙ７！Ｊ１
図Ｅ〕。素子領域と分離領域との境界での／く一ズビー
クは殆んど認められず、わずかに表面に膨出部（１０ｄ
）が認められるにすぎない。
れるまでフッ酸でウェットエツチングする（ｙ７！Ｊ１
図Ｅ〕。素子領域と分離領域との境界での／く一ズビー
クは殆んど認められず、わずかに表面に膨出部（１０ｄ
）が認められるにすぎない。
（ト）発明の効果
本発明は上述の如く素子領域では半導体基板の上に酸化
膜、窒化膜、す／ガラス膜、及び第２酸化膜を堆積し、
一方分離領域では素子領域よりも下位に堀り込まれた基
板上にリンガラス膜及び第２駿化膜を堆積した状態で、
熱酸化法にて分離領域の２層を成長させる様にしている
ので、素子領域の窒化膜下の酸化膜の成長全抑制するこ
とができると共に分離領域における成長膜の表面を素子
領域の表面とはソ面一にすることができる。また、上記
熱酸化によりリンガラス膜中のリンを分離領域の基板内
に注入させることができチャンネルストップが同時に形
成される。
膜、窒化膜、す／ガラス膜、及び第２酸化膜を堆積し、
一方分離領域では素子領域よりも下位に堀り込まれた基
板上にリンガラス膜及び第２駿化膜を堆積した状態で、
熱酸化法にて分離領域の２層を成長させる様にしている
ので、素子領域の窒化膜下の酸化膜の成長全抑制するこ
とができると共に分離領域における成長膜の表面を素子
領域の表面とはソ面一にすることができる。また、上記
熱酸化によりリンガラス膜中のリンを分離領域の基板内
に注入させることができチャンネルストップが同時に形
成される。
第１図Ａ、Ｂ、Ｃ，Ｄ、ＥＶ′ｉ本発明方法の１実施例
の工程（２）、第２図Ａ、Ｄ及び第３図Ａ、Ｂはそれぞ
れ異なる従来例の工程説明図である□（２）・・・酸化
膜、（３）・・・窒化膜、１８）・・・リンガラス膜。 ＋９１・・・第２酸化膜、
の工程（２）、第２図Ａ、Ｄ及び第３図Ａ、Ｂはそれぞ
れ異なる従来例の工程説明図である□（２）・・・酸化
膜、（３）・・・窒化膜、１８）・・・リンガラス膜。 ＋９１・・・第２酸化膜、
【４】・・・素子領域、（５
）・・・分離領域。 （１１・・・半導体基板、［ＩＧ−・・絶縁膜。
）・・・分離領域。 （１１・・・半導体基板、［ＩＧ−・・絶縁膜。
Claims (1)
- （１）半導体基板の表面上に酸化膜と窒化膜とを順次積
層する第１工程と、該半導体基板の分離領域を構成する
部分の表面を該半導体基板の素子領域を構成する部分の
表面に比べて下位に位置せしめるように前記半導体基板
の表面部分を選択的に除去する第２工程と、前記素子領
域上の前記窒化膜と前記分離領域の半導体基板との各表
面上にリンガラス膜と第２酸化膜とを順次積層する第３
工程と、前記素子領域と前記分離領域上の各絶縁膜の表
面が実質的に同一平面を構成するように前記分離領域部
の絶縁膜を成長させる第４工程とを備える半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59232763A JPS61111559A (ja) | 1984-11-05 | 1984-11-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59232763A JPS61111559A (ja) | 1984-11-05 | 1984-11-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61111559A true JPS61111559A (ja) | 1986-05-29 |
Family
ID=16944359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59232763A Pending JPS61111559A (ja) | 1984-11-05 | 1984-11-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61111559A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02500872A (ja) * | 1987-08-17 | 1990-03-22 | プレツシー オーバーシーズ リミテツド | 珪素の局部的酸化法 |
| JPH0817907A (ja) * | 1994-06-27 | 1996-01-19 | Nec Corp | 半導体装置の製造方法 |
-
1984
- 1984-11-05 JP JP59232763A patent/JPS61111559A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02500872A (ja) * | 1987-08-17 | 1990-03-22 | プレツシー オーバーシーズ リミテツド | 珪素の局部的酸化法 |
| JPH0817907A (ja) * | 1994-06-27 | 1996-01-19 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| JPS6281727A (ja) | 埋込型素子分離溝の形成方法 | |
| JP3539483B2 (ja) | 半導体装置の製造方法 | |
| JPH03110855A (ja) | 半導体装置の製造方法 | |
| JPH0427702B2 (ja) | ||
| JPS5898943A (ja) | 半導体装置の製造方法 | |
| US5208167A (en) | Method for producing SOI substrate | |
| JPS6257232A (ja) | アイソレ−シヨンデバイス及びその製法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JPS63217640A (ja) | 半導体装置の素子分離形成方法 | |
| JP3231754B2 (ja) | 半導体装置の製造方法 | |
| JPS63229838A (ja) | 素子分離領域の形成方法 | |
| JPS60161632A (ja) | 半導体装置及びその製造方法 | |
| JPS6230494B2 (ja) | ||
| JPS5893252A (ja) | 半導体装置及びその製造方法 | |
| JPS58169935A (ja) | 半導体装置の製造方法 | |
| JP3059749B2 (ja) | 半導体装置の製造方法 | |
| JPS63141346A (ja) | 半導体装置の製造方法 | |
| JPS60752A (ja) | 半導体装置の製造方法 | |
| JPH01214142A (ja) | 半導体装置の製造方法 | |
| JPS6276654A (ja) | 半導体装置の製造方法 | |
| JPH06101517B2 (ja) | 半導体装置の製造方法 | |
| JPS6320018B2 (ja) | ||
| JPS6234147B2 (ja) | ||
| JPS59177941A (ja) | 素子分離領域の製造方法 |