JPS61113246A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61113246A JPS61113246A JP59235837A JP23583784A JPS61113246A JP S61113246 A JPS61113246 A JP S61113246A JP 59235837 A JP59235837 A JP 59235837A JP 23583784 A JP23583784 A JP 23583784A JP S61113246 A JPS61113246 A JP S61113246A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- chip
- semiconductor laser
- chips
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体ペレットの表面の一部分に半導体チップ
をボンディングしてなる半導体装置の製造方法に関する
ものであり、多数の半導体チップのボンディングを同時
に行うことができ、従って製造コストを低くすることの
できる新規な半導体装置の製造方法を提供しようとする
ものである。
をボンディングしてなる半導体装置の製造方法に関する
ものであり、多数の半導体チップのボンディングを同時
に行うことができ、従って製造コストを低くすることの
できる新規な半導体装置の製造方法を提供しようとする
ものである。
従来技術
半導体レーザとしてレーザ出力を検出しその検出結果に
応じて半導体レーザの駆動電流をコントロールしてレー
ザ出力を一定に保つことができるようにレーザ光検出用
のフォトダイオードを備えたものがある。そして、その
ようなモニタ用受光素子付きの半導体レーザとして、一
部領域に受光素子が形成された半導体ペレットの他の領
域表面上にチップ状のレーザダイオードをボンディング
してなるものがある。
応じて半導体レーザの駆動電流をコントロールしてレー
ザ出力を一定に保つことができるようにレーザ光検出用
のフォトダイオードを備えたものがある。そして、その
ようなモニタ用受光素子付きの半導体レーザとして、一
部領域に受光素子が形成された半導体ペレットの他の領
域表面上にチップ状のレーザダイオードをボンディング
してなるものがある。
ところで、一部領域に受光素子が形成された半導体ペレ
ット、そして半導体ペレットにボンディングされるフォ
トダイオードチップ、自身は、ウェハ状の半導体基板に
対する半導体デバイス製造技術を駆使することによって
比較的効率良く製造することができる。即ち、半導体ウ
ニ／＼に選択拡散処理、半導体成長処理、電極形成処理
等の一連の処理を施すことによって多数のフォトダイオ
ード素子を同時に形成し、その各素子をグイシングする
ことによって同時に多数のフォトダイオードを形成する
ことができる。又、レーザダイオードについても略同様
である。
ット、そして半導体ペレットにボンディングされるフォ
トダイオードチップ、自身は、ウェハ状の半導体基板に
対する半導体デバイス製造技術を駆使することによって
比較的効率良く製造することができる。即ち、半導体ウ
ニ／＼に選択拡散処理、半導体成長処理、電極形成処理
等の一連の処理を施すことによって多数のフォトダイオ
ード素子を同時に形成し、その各素子をグイシングする
ことによって同時に多数のフォトダイオードを形成する
ことができる。又、レーザダイオードについても略同様
である。
発明が解決しようとする問題点
しかしながら、ペレット化されたフォトダイオードの一
部にレーザダイオードチップをボンディングすることは
所謂バッチ処理によって行なうことができず、１つずつ
行わなければならない、従って、そのチップボンディン
グに要するコストの半導体レーザの製造コストに占める
割合が非常に大きく、それが半導体レーザの低価格化を
制約する大きな要因になっていた。しかして、本発明は
この問題を解決すべく為されたものであり、各半導体チ
ップの半導体基板へのボンディングをバッチ処理により
行うことを可能にし、延いては半導体レーザ等の半導体
装置の製造方法コストを著しく低減化しようとするもの
である。
部にレーザダイオードチップをボンディングすることは
所謂バッチ処理によって行なうことができず、１つずつ
行わなければならない、従って、そのチップボンディン
グに要するコストの半導体レーザの製造コストに占める
割合が非常に大きく、それが半導体レーザの低価格化を
制約する大きな要因になっていた。しかして、本発明は
この問題を解決すべく為されたものであり、各半導体チ
ップの半導体基板へのボンディングをバッチ処理により
行うことを可能にし、延いては半導体レーザ等の半導体
装置の製造方法コストを著しく低減化しようとするもの
である。
問題を解決するための手段
上記問題点を解決するため本発明半導体装置の製造方法
は、半導体ウェハの各素子形成領域内の一部分上に半導
体チップをボンディングし、その後ダイシングにより上
記各素子形成領域をペレット化する半導体装置の製造方
法において、上記半導体チップの上記一部分上へのボン
ディングを、各チップボンディング部上に加熱されて溶
解する接着層を介して半導体チップを配置した状態で半
導体ウェハに対して加熱処理を施すことにより同時に行
うことを特徴とする。
は、半導体ウェハの各素子形成領域内の一部分上に半導
体チップをボンディングし、その後ダイシングにより上
記各素子形成領域をペレット化する半導体装置の製造方
法において、上記半導体チップの上記一部分上へのボン
ディングを、各チップボンディング部上に加熱されて溶
解する接着層を介して半導体チップを配置した状態で半
導体ウェハに対して加熱処理を施すことにより同時に行
うことを特徴とする。
作用
しかして、本発明半導体装置の製造方法によれば、半導
体ウェハに対して加熱処理を施すことにより半導体ウェ
ハの各素子形成領域のボンディング部と半導体チップと
の間に介在せしめられたすべての接着層を同時に溶解さ
せ、全部の半導体チップを同時にチップボンディングす
ることができる。従って、製造効率が高くなり、半導体
装置の製造方法コストを低くすることができる。
体ウェハに対して加熱処理を施すことにより半導体ウェ
ハの各素子形成領域のボンディング部と半導体チップと
の間に介在せしめられたすべての接着層を同時に溶解さ
せ、全部の半導体チップを同時にチップボンディングす
ることができる。従って、製造効率が高くなり、半導体
装置の製造方法コストを低くすることができる。
実施例
以下に、本発明半導体装置の製造方法方法を添附図面に
示した実施例に従って詳細に説明する。
示した実施例に従って詳細に説明する。
第１図（Ａ）乃至（Ｅ）は本発明を半導体レーザの製造
方法に適用した一つの実施例を工程順に示すものである
。
方法に適用した一つの実施例を工程順に示すものである
。
（Ａ）ウェハ状のＮ串型半導体基板１の各素子形成領域
２．２、・・・に半導体デバイス製造技術によってＰＩ
Ｎ型のフォトダイオード３を形成し、その後、各素子形
成領域２．２、・・・のレーザチップ接続部に半田層４
を形成する。該半田層４は例えば金、ニッケル（Ａｕ／
Ｎｉ）等半田となじみ易い金属層上に錫（Ｓ ｎ）を形
成することにより構成される。
２．２、・・・に半導体デバイス製造技術によってＰＩ
Ｎ型のフォトダイオード３を形成し、その後、各素子形
成領域２．２、・・・のレーザチップ接続部に半田層４
を形成する。該半田層４は例えば金、ニッケル（Ａｕ／
Ｎｉ）等半田となじみ易い金属層上に錫（Ｓ ｎ）を形
成することにより構成される。
尚、該半田層４は後述する半導体レーザチップをボンデ
ィングすべき領域表面上にその半導体レーザチップと平
面形状が同じで且つ同じ大きさを有するように形成され
ており、そして、この半田層４の形成には蒸着及びフォ
トエツチング技術が駆使される。
ィングすべき領域表面上にその半導体レーザチップと平
面形状が同じで且つ同じ大きさを有するように形成され
ており、そして、この半田層４の形成には蒸着及びフォ
トエツチング技術が駆使される。
第１図（Ａ）は半田層４形成後におけるウェハ状半導体
基板１の全体を示す斜視図であり、同図において５は隣
接する各素子形成領域２．２．・・・間を仕切るところ
の後述するハーフダイシングをすべき基盤格子状のライ
ンを示す。
基板１の全体を示す斜視図であり、同図において５は隣
接する各素子形成領域２．２．・・・間を仕切るところ
の後述するハーフダイシングをすべき基盤格子状のライ
ンを示す。
（Ｂ）次に、半導体基板ｌを表面から基盤格子状の上記
ライン５に沿ってハーフダイシングをする。６はハーフ
ダイシングによって形成された溝である。第１図（Ｂ）
はハーフダイシング後におけるウェハ状半導体基板１の
全体を示す斜視図である。
ライン５に沿ってハーフダイシングをする。６はハーフ
ダイシングによって形成された溝である。第１図（Ｂ）
はハーフダイシング後におけるウェハ状半導体基板１の
全体を示す斜視図である。
（Ｃ）次に、各素子形成領域２．２、・・・の半田層４
上に半導体レーザチップ７．７、・・・を位置させる。
上に半導体レーザチップ７．７、・・・を位置させる。
この各半田層４．４、・・・上への半導体レーザチップ
７．７．・・・の位置決めについては後で詳細に説明す
る。その状態でウェハ状の半導体基板ｌをトンネル炉に
通しあるいは真空ベータ炉内に入れて加熱（加熱温度例
えば２５０°Ｃ）することによって半導体レーザチップ
７．７、・・・を半田層４．４、・拳φを介して半導体
基板ｌのレーザチップ接続部にボンディングする。尚、
該半導体レーザチップ７．７、拳・・のボンディングさ
れる面には予め半田層４になじみの良い金属（例えば金
、ニッケルｒ Ａ ｕ ／ Ｎｉ］からなる暦が形成さ
れている。ボンディングされた半導体レーザチップ７．
７、・・・のレーザ光出射端７ａとハーフダイシングに
より形成された溝６の内側面とは面一になるようにされ
る。
７．７．・・・の位置決めについては後で詳細に説明す
る。その状態でウェハ状の半導体基板ｌをトンネル炉に
通しあるいは真空ベータ炉内に入れて加熱（加熱温度例
えば２５０°Ｃ）することによって半導体レーザチップ
７．７、・・・を半田層４．４、・拳φを介して半導体
基板ｌのレーザチップ接続部にボンディングする。尚、
該半導体レーザチップ７．７、拳・・のボンディングさ
れる面には予め半田層４になじみの良い金属（例えば金
、ニッケルｒ Ａ ｕ ／ Ｎｉ］からなる暦が形成さ
れている。ボンディングされた半導体レーザチップ７．
７、・・・のレーザ光出射端７ａとハーフダイシングに
より形成された溝６の内側面とは面一になるようにされ
る。
第１図（Ｃ）は半導体レーザチップ７．７、・番台のボ
ンディング後における状態を示す拡大斜視図である。
ンディング後における状態を示す拡大斜視図である。
このように、本製造方法においてはペレット分割前に半
導体レーザチップ７．７、・・・のボンディングを行う
が、電気的特性、光学的特性の測定、検査、スクリーニ
ング等も可能な限り半導体基板１がウェハ状のときに、
即ちペレット分割前に行うと良い。
導体レーザチップ７．７、・・・のボンディングを行う
が、電気的特性、光学的特性の測定、検査、スクリーニ
ング等も可能な限り半導体基板１がウェハ状のときに、
即ちペレット分割前に行うと良い。
（Ｄ）その後、前記ハーフダイシングにより形成された
＠６にてウェハ状の半導体基板ｌをブレークすることに
より個々のペレット８．８・・・に分割する。この分割
は半導体基板１の裏側を例えばピンセットで適度の力で
突いて半導体基板に衝撃力を加えることによって、ある
いは半導体基板１にそれを撓ませる適度な力を加えるこ
と等によって行う、半導体基板１を撓ませる場合には本
実施例においては半導体基板１の表面が凸曲面になるよ
うに撓ませる。
＠６にてウェハ状の半導体基板ｌをブレークすることに
より個々のペレット８．８・・・に分割する。この分割
は半導体基板１の裏側を例えばピンセットで適度の力で
突いて半導体基板に衝撃力を加えることによって、ある
いは半導体基板１にそれを撓ませる適度な力を加えるこ
と等によって行う、半導体基板１を撓ませる場合には本
実施例においては半導体基板１の表面が凸曲面になるよ
うに撓ませる。
この分割は具体的には先ずウェハ状の半導体基板１をバ
ー状に分割し、バー状にされた複数の半導体基板１．１
、・・・を更に分割してベレー／ ト状にするという方
法で行うのが良い。第１図（Ｄ）はペレット分割後の状
態を示す拡大斜視図である。
ー状に分割し、バー状にされた複数の半導体基板１．１
、・・・を更に分割してベレー／ ト状にするという方
法で行うのが良い。第１図（Ｄ）はペレット分割後の状
態を示す拡大斜視図である。
（Ｅ）その後、図示しないステムの表面に設けられたヒ
ートシンク９上にペレット状半導体基板〔即ち、受光素
子行の半導体レーザ〕８をペレットボンディングし、次
にステムに取り付けられたリード１０．１０と半導体レ
ーザチップ７及びフォトダイオード３の電極との間をワ
イヤボンディングする。１１．１１はワイヤである。
ートシンク９上にペレット状半導体基板〔即ち、受光素
子行の半導体レーザ〕８をペレットボンディングし、次
にステムに取り付けられたリード１０．１０と半導体レ
ーザチップ７及びフォトダイオード３の電極との間をワ
イヤボンディングする。１１．１１はワイヤである。
このような半導体レーザの製造方法によれば、ペレット
状の半導体基板８．８、・・φに対して半導体レーザチ
ップ１０．１０、・・・を各別にチップボンディングす
るのではなく、ウェハ状の半導体基板ｌの全部の素子形
成領域２．２、ψ・・に対する半導体レーザチップ７．
７．・・・のボンディングを一度に同時に行うので、１
枚のウェハ状半導体基板に形成された多数（例えば１０
００個）の素子形成領域２．２、・・・に対するボンデ
ィングに要する製造コストを下げることができる。又、
光学的特性、電気的特性の測定、検査、スクリーニング
についても基板がウェハ状態のときに行なうことが可能
となる。従って、特性の測定、検査、スクリーニングに
要するコストの低減化を図ることもできる。
状の半導体基板８．８、・・φに対して半導体レーザチ
ップ１０．１０、・・・を各別にチップボンディングす
るのではなく、ウェハ状の半導体基板ｌの全部の素子形
成領域２．２、ψ・・に対する半導体レーザチップ７．
７．・・・のボンディングを一度に同時に行うので、１
枚のウェハ状半導体基板に形成された多数（例えば１０
００個）の素子形成領域２．２、・・・に対するボンデ
ィングに要する製造コストを下げることができる。又、
光学的特性、電気的特性の測定、検査、スクリーニング
についても基板がウェハ状態のときに行なうことが可能
となる。従って、特性の測定、検査、スクリーニングに
要するコストの低減化を図ることもできる。
尚、本発明半導体装舒の製造方法の実施にあたって半導
体レーザチップ７．７．φ争・の各半田層４．４、・・
・上への位置合せをより効率的に行うことが製造コスト
をより低下させるうえで好ましい、そこで、より好まし
い位置合わせの方法について説明する。
体レーザチップ７．７．φ争・の各半田層４．４、・・
・上への位置合せをより効率的に行うことが製造コスト
をより低下させるうえで好ましい、そこで、より好まし
い位置合わせの方法について説明する。
第２図（Ａ）乃至（Ｃ）はその位置合せ方法の一例を説
明するためのものである。この位置合せには多数の半導
体レーザチップ７．７、・・０を真空吸着するチップ吸
着具１２と、半導体レーザチップ７．７、・Φ・を該チ
ップ吸着具１２の各チップ吸着部へ案内するチップガイ
ド板１３とを用いる。チー２プガイド板１３には多数の
チップガイド孔１４．１４、・・・が形成されており、
各チップガイド孔１４．１４、・番・の一方の側には半
導体レーザチップ７をチップガイド孔１４．１４、・・
争へ導くための傾斜面１５が形成されている。又、チッ
プ吸着具１２は真空吸着孔１６に枝孔１７．１７、・・
・を介して連通された吸着凹部１８．１８、争ｅΦを有
しており、該吸着凹部１８．１８１、φ・Φ及び上記チ
ップガイド孔１４．１４、・・・は表面から見た形状が
半導体レーザチップ７の平面形状と同じで、半導体レー
ザチップ７よりも僅かに大きく形成されており、共に、
ウェハ状の半導体基板１上の半導体レーザチップ７．７
、・・・を接続すべき半田層４．４、・φ・と対応する
ように配置されている。又、吸着凹部８の深さはレーザ
チップ７の厚さよりも稍浅くされている。
明するためのものである。この位置合せには多数の半導
体レーザチップ７．７、・・０を真空吸着するチップ吸
着具１２と、半導体レーザチップ７．７、・Φ・を該チ
ップ吸着具１２の各チップ吸着部へ案内するチップガイ
ド板１３とを用いる。チー２プガイド板１３には多数の
チップガイド孔１４．１４、・・・が形成されており、
各チップガイド孔１４．１４、・番・の一方の側には半
導体レーザチップ７をチップガイド孔１４．１４、・・
争へ導くための傾斜面１５が形成されている。又、チッ
プ吸着具１２は真空吸着孔１６に枝孔１７．１７、・・
・を介して連通された吸着凹部１８．１８、争ｅΦを有
しており、該吸着凹部１８．１８１、φ・Φ及び上記チ
ップガイド孔１４．１４、・・・は表面から見た形状が
半導体レーザチップ７の平面形状と同じで、半導体レー
ザチップ７よりも僅かに大きく形成されており、共に、
ウェハ状の半導体基板１上の半導体レーザチップ７．７
、・・・を接続すべき半田層４．４、・φ・と対応する
ように配置されている。又、吸着凹部８の深さはレーザ
チップ７の厚さよりも稍浅くされている。
そして、第２図（Ａ）に示すようにチップ吸着具１２を
その吸着凹部１８．１８． ・・・が形成された側の
面を上向きにし、その稍上方にチップガイド板１３をそ
の各チップガイド孔１４．１４、・・・が吸着凹部１８
．１８、・・・と対応するように位置させ、その上のチ
ップガイド板１３上に多数の半導体レーザチップ７．７
、φ働・をそのボンディング面が上向きで且つレーザ出
射方向が所定の方向を向くようにして置く、そして、そ
のチップガイド板１３にその平面方向の適当な振動を与
えるとチップガイド板１３上の半導体レーザチップ７．
７、・・・は傾斜面１５を滑るようにしてチップガイド
孔１４．１４、・・・に案内され、そして、チップガイ
ド孔１４．１４、・・・からチップ吸着具１２の吸着凹
部１８．１８、・Φ・上に落下する。
その吸着凹部１８．１８． ・・・が形成された側の
面を上向きにし、その稍上方にチップガイド板１３をそ
の各チップガイド孔１４．１４、・・・が吸着凹部１８
．１８、・・・と対応するように位置させ、その上のチ
ップガイド板１３上に多数の半導体レーザチップ７．７
、φ働・をそのボンディング面が上向きで且つレーザ出
射方向が所定の方向を向くようにして置く、そして、そ
のチップガイド板１３にその平面方向の適当な振動を与
えるとチップガイド板１３上の半導体レーザチップ７．
７、・・・は傾斜面１５を滑るようにしてチップガイド
孔１４．１４、・・・に案内され、そして、チップガイ
ド孔１４．１４、・・・からチップ吸着具１２の吸着凹
部１８．１８、・Φ・上に落下する。
このようにして吸着凹部１８．１８、・・・上に位置せ
しめられた半導体レーザチップ７．７、・・・は真空吸
着されることによってその位置が固定されることになる
０次に、半導体レーザチップ１７．１７、・Ｏ・を吸着
凹部１８．１８、・・・にて真空吸着したチップ吸着具
１２を第２図ＣＢ）に示すように逆さにしてウェハ状の
半導体基板１上に置き、各半導体レーザチップ７．７、
・・・が各素子形成領域２．２、・・・の半導体レーザ
チップ７をボンディングすべき部分（半田層４が形成さ
れた部分）上に位置されるようにチップ吸着具１２の位
置を調整する。その後、チップ吸着具１２による半導体
レーザチップ７．７、・・拳に対する真空吸着を停止し
、チップ吸着具１２を取り去ると第２図（Ｃ）のように
各半導体レーザチップ７．７．・・・が半導体基板１の
半導体レーザチップ７をボンディングすべき各部分に位
置決めされた状態になる。そして、この状態で加熱処理
することによりチップボンディングすることができる。
しめられた半導体レーザチップ７．７、・・・は真空吸
着されることによってその位置が固定されることになる
０次に、半導体レーザチップ１７．１７、・Ｏ・を吸着
凹部１８．１８、・・・にて真空吸着したチップ吸着具
１２を第２図ＣＢ）に示すように逆さにしてウェハ状の
半導体基板１上に置き、各半導体レーザチップ７．７、
・・・が各素子形成領域２．２、・・・の半導体レーザ
チップ７をボンディングすべき部分（半田層４が形成さ
れた部分）上に位置されるようにチップ吸着具１２の位
置を調整する。その後、チップ吸着具１２による半導体
レーザチップ７．７、・・拳に対する真空吸着を停止し
、チップ吸着具１２を取り去ると第２図（Ｃ）のように
各半導体レーザチップ７．７．・・・が半導体基板１の
半導体レーザチップ７をボンディングすべき各部分に位
置決めされた状態になる。そして、この状態で加熱処理
することによりチップボンディングすることができる。
第３図及び第４図は半導体レーザチップの位置合せ方法
の別の例を説明するためのものである。
の別の例を説明するためのものである。
この位置合せ方法には整列装置１９が用いられる。該整
列装置１９は揺動台２０とその上に置かれた位置決め板
２１とからなる。該位置決め板２１には表面から見た形
状が半導体レーザチップ７の平面形状と同じで半導体レ
ーザチップ７よりも稍大きな位置決め孔２２．２２、・
・・が形成されている。該各位置決め孔２２．２２．・
・・間の位置関係は半導体基板１の半導体レーザチップ
７をボンディングすべき各箇所間の位置関係と同じにな
るようにされている。そして、該位置決め板２１の厚さ
は半導体レーザチップ７のそれよりも適宜薄くされてお
り、又、該位置決め板２１の位置、は固定されている。
列装置１９は揺動台２０とその上に置かれた位置決め板
２１とからなる。該位置決め板２１には表面から見た形
状が半導体レーザチップ７の平面形状と同じで半導体レ
ーザチップ７よりも稍大きな位置決め孔２２．２２、・
・・が形成されている。該各位置決め孔２２．２２．・
・・間の位置関係は半導体基板１の半導体レーザチップ
７をボンディングすべき各箇所間の位置関係と同じにな
るようにされている。そして、該位置決め板２１の厚さ
は半導体レーザチップ７のそれよりも適宜薄くされてお
り、又、該位置決め板２１の位置、は固定されている。
一方、揺動台２０は第３図におけるＸ、Ｙ方向に揺動す
る機構を内蔵している。
る機構を内蔵している。
そして、位置決めをするときは、半導体レーザチップ７
−７、・争・をそのボンディング面を上向きにし、そし
て、レーザ光出射方向が所定方向に向くようにして位置
決め板２１の吸着凹部２２．２２、・・・に入れる。半
導体レーザチップ７は吸着凹部２２に入っただけのとき
は第３図（Ｂ）に示すように吸着凹部２２内において遊
び、そのθ方向における位置決めが為されていない状態
にある。全部の位置決め孔２２．２２、・・・内に半導
体レーザチップ７．７、・・・を入れると、揺動台２０
の先ず例えばＸ方向に適宜量揺動し、次に、Ｙ方向に適
宜揺動する。すると、第３図（Ｃ）に示すように半導体
レーザチップ７．７．・・・は位置決め孔２２の互いに
直角をなして隣接する２つの内側面ａ、ｂによってＸ、
Ｙ及びθ方向に位置決めされる。
−７、・争・をそのボンディング面を上向きにし、そし
て、レーザ光出射方向が所定方向に向くようにして位置
決め板２１の吸着凹部２２．２２、・・・に入れる。半
導体レーザチップ７は吸着凹部２２に入っただけのとき
は第３図（Ｂ）に示すように吸着凹部２２内において遊
び、そのθ方向における位置決めが為されていない状態
にある。全部の位置決め孔２２．２２、・・・内に半導
体レーザチップ７．７、・・・を入れると、揺動台２０
の先ず例えばＸ方向に適宜量揺動し、次に、Ｙ方向に適
宜揺動する。すると、第３図（Ｃ）に示すように半導体
レーザチップ７．７．・・・は位置決め孔２２の互いに
直角をなして隣接する２つの内側面ａ、ｂによってＸ、
Ｙ及びθ方向に位置決めされる。
その後、第４図に示すように位置決め板２１上に裏返し
にしたウェハ状半導体基板１を各チップボンディングす
べき部分が半導体レーザチップ７．７、・ψ・上に位置
するように位置合せしたうえで置く、そして、その状態
で加熱路内に通す等してボンディングする。
にしたウェハ状半導体基板１を各チップボンディングす
べき部分が半導体レーザチップ７．７、・ψ・上に位置
するように位置合せしたうえで置く、そして、その状態
で加熱路内に通す等してボンディングする。
尚、位置決めに際して半導体レーザチップ７のレーザ光
出射部が位置決め板２１によって損傷されることを防止
するために第５図（Ａ）に示すように各位置決め孔２２
の各内側面を上側に行く程外側に寄るように傾斜させる
ようにしたり、あるいは同図（Ｂ）に示すように各位置
決め孔２２の各内側面上端部に逃げ用の切欠２３を形成
したりして、レーザ光出射部が位置決め板２１に接触し
ないようにすることが好ましい場合もある。
出射部が位置決め板２１によって損傷されることを防止
するために第５図（Ａ）に示すように各位置決め孔２２
の各内側面を上側に行く程外側に寄るように傾斜させる
ようにしたり、あるいは同図（Ｂ）に示すように各位置
決め孔２２の各内側面上端部に逃げ用の切欠２３を形成
したりして、レーザ光出射部が位置決め板２１に接触し
ないようにすることが好ましい場合もある。
発明の効果
以上に述べたように、本発明半導体装置の製造方法は、
半導体ウェハの各素子形成領域内の一部分上に半導体チ
ップをボンディングし、その後ダイシングにより上記各
素子形成領域をペレット化する半導体装置の製造方法に
おいて、上記半導体チップの上記一部分上へのボンディ
ングを、各チップボンディング部上に加熱されて溶解す
る接着層を介して半導体チップを配置した状態で半導体
ウェハに対して加熱処理を施すことにより同時に行うこ
とを特徴とするものである。従って、本発明半導体装置
の製造方法によれば、半導体ウェハに対して加熱処理を
施すことにより半導体ウェハの各素子形成領域のボンデ
ィング部と半導体チップとの間に介在せしめられたすべ
ての接着層を同時に溶解させ、全部の半導体チップを同
時にチップボンディングすることができる。従って、製
造効率が高くなり、半導体装置の製造方法コストを低く
することができる。
半導体ウェハの各素子形成領域内の一部分上に半導体チ
ップをボンディングし、その後ダイシングにより上記各
素子形成領域をペレット化する半導体装置の製造方法に
おいて、上記半導体チップの上記一部分上へのボンディ
ングを、各チップボンディング部上に加熱されて溶解す
る接着層を介して半導体チップを配置した状態で半導体
ウェハに対して加熱処理を施すことにより同時に行うこ
とを特徴とするものである。従って、本発明半導体装置
の製造方法によれば、半導体ウェハに対して加熱処理を
施すことにより半導体ウェハの各素子形成領域のボンデ
ィング部と半導体チップとの間に介在せしめられたすべ
ての接着層を同時に溶解させ、全部の半導体チップを同
時にチップボンディングすることができる。従って、製
造効率が高くなり、半導体装置の製造方法コストを低く
することができる。
第１図（Ａ）乃至（Ｅ）は本発明半導体装置の製造方法
の実施の一例を工程順に示す傾斜図、第２図（Ａ）乃至
（Ｃ）は半導体チップの位置決め方法の一例を工程順に
示す断面図、第３図（Ａ）乃至（Ｃ）、第４図及び第５
図（Ａ）、ＣＢ）は半導体チップの位置決め方法の他の
例を説明するためのもので、第３図（Ａ）は半導体チッ
プ整列途中における整列装置を示す斜視図、同図（Ｂ）
は半導体チップ整列途中における位置決め孔内の半導体
チップを示す拡大平面図、同図（Ｃ）は整列完了後にお
ける位置決め孔内の半導体チップを示す拡大平面図、第
４図は整列された半導体チップを半導体ウニ凸表面に位
置決めした状態を示す斜視図、第５図（Ａ）、（Ｂ）は
半導体チップに損傷を与えない位置決め孔の断面形状の
各別の例を示す断面図である。 符号の説明 １・・・半導体ウェハ。 ２・・・素子形成領域、 ４・・・接着層、７・φ・
半導体チップ 第１図 （Ａ） Ｖ〜、゛・ １１． へ ・
（Ｂ〕一 １″ ” ４４６６ ５ノ ・５３３４１
Ｑ Ｖ ◇ （Ｃ） ａ ａ 第 １ 図 第 ２ 図 第５ 図
の実施の一例を工程順に示す傾斜図、第２図（Ａ）乃至
（Ｃ）は半導体チップの位置決め方法の一例を工程順に
示す断面図、第３図（Ａ）乃至（Ｃ）、第４図及び第５
図（Ａ）、ＣＢ）は半導体チップの位置決め方法の他の
例を説明するためのもので、第３図（Ａ）は半導体チッ
プ整列途中における整列装置を示す斜視図、同図（Ｂ）
は半導体チップ整列途中における位置決め孔内の半導体
チップを示す拡大平面図、同図（Ｃ）は整列完了後にお
ける位置決め孔内の半導体チップを示す拡大平面図、第
４図は整列された半導体チップを半導体ウニ凸表面に位
置決めした状態を示す斜視図、第５図（Ａ）、（Ｂ）は
半導体チップに損傷を与えない位置決め孔の断面形状の
各別の例を示す断面図である。 符号の説明 １・・・半導体ウェハ。 ２・・・素子形成領域、 ４・・・接着層、７・φ・
半導体チップ 第１図 （Ａ） Ｖ〜、゛・ １１． へ ・
（Ｂ〕一 １″ ” ４４６６ ５ノ ・５３３４１
Ｑ Ｖ ◇ （Ｃ） ａ ａ 第 １ 図 第 ２ 図 第５ 図
Claims (1)
- （１）半導体ウェハの各素子形成領域内の一部分上に半
導体チップをボンディングし、その後ダイシングにより
上記各素子形成領域をペレット化する半導体装置の製造
方法において、上記半導体チップの上記一部分上へのボ
ンディングを、各チップボンディング部上に加熱されて
溶解する接着層を介して半導体チップを配置した状態で
半導体ウェハに対して加熱処理を施すことにより同時に
行うことを特徴とする半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59235837A JPS61113246A (ja) | 1984-11-07 | 1984-11-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59235837A JPS61113246A (ja) | 1984-11-07 | 1984-11-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61113246A true JPS61113246A (ja) | 1986-05-31 |
Family
ID=16991994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59235837A Pending JPS61113246A (ja) | 1984-11-07 | 1984-11-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61113246A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001176890A (ja) * | 1999-12-21 | 2001-06-29 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2002222841A (ja) * | 2001-01-29 | 2002-08-09 | Sony Corp | 半導体装置、半導体装置の製造方法および半導体装置の製造装置 |
| US7009299B2 (en) * | 1998-11-20 | 2006-03-07 | Agere Systems, Inc. | Kinetically controlled solder |
| KR20180134886A (ko) * | 2016-04-14 | 2018-12-19 | 뮐바우어 게엠베하 운트 콤파니 카게 | 전자 부품 정렬용 디바이스, 시스템 및 전자 부품 정렬 방법 |
-
1984
- 1984-11-07 JP JP59235837A patent/JPS61113246A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7009299B2 (en) * | 1998-11-20 | 2006-03-07 | Agere Systems, Inc. | Kinetically controlled solder |
| JP2001176890A (ja) * | 1999-12-21 | 2001-06-29 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2002222841A (ja) * | 2001-01-29 | 2002-08-09 | Sony Corp | 半導体装置、半導体装置の製造方法および半導体装置の製造装置 |
| KR20180134886A (ko) * | 2016-04-14 | 2018-12-19 | 뮐바우어 게엠베하 운트 콤파니 카게 | 전자 부품 정렬용 디바이스, 시스템 및 전자 부품 정렬 방법 |
| JP2019514220A (ja) * | 2016-04-14 | 2019-05-30 | ミュールバウアー ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト | 電子構成部品を位置決めする装置、システム及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10847504B2 (en) | Micro-LED module and method for fabricating the same | |
| US10181553B2 (en) | Semiconductor device and method for producing the same | |
| JPH10275827A (ja) | フェイスダウンボンディング用リードフレーム | |
| CN103875067A (zh) | 在金属成型体和结合到厚布线或条片用的功率半导体间形成连接的方法 | |
| JP2005294842A (ja) | 段差型ダイを有する半導体パッケージとその製造方法 | |
| CN105789074A (zh) | 用于制造半导体器件的方法 | |
| KR20180103624A (ko) | 마이크로 엘이디 모듈 및 그 제조방법 | |
| JPS61113246A (ja) | 半導体装置の製造方法 | |
| JP3650970B2 (ja) | 半導体装置の製造方法 | |
| JP3351395B2 (ja) | チップトレイを用いたフリップチップ形成方法 | |
| US4979289A (en) | Method of die bonding semiconductor chip by using removable non-wettable by solder frame | |
| US5074036A (en) | Method of die bonding semiconductor chip by using removable frame | |
| GB2261547A (en) | Semiconductor device with bonding pads at the edge | |
| JP2013171916A (ja) | 半導体装置の製造方法 | |
| US5101550A (en) | Removable drop-through die bond frame | |
| US7843985B2 (en) | Light chip and optical module | |
| JP2674501B2 (ja) | シングル・ポイント・ボンディング方法 | |
| JP2003204033A (ja) | 半導体装置の製造方法 | |
| CN102782876B (zh) | 太阳能电池组件i | |
| JPS6188588A (ja) | 半導体レ−ザの製造方法 | |
| KR101946242B1 (ko) | 반도체 발광소자 및 이의 제조 방법 | |
| JPS6190488A (ja) | 半導体装置とその製造方法 | |
| JPS61116895A (ja) | 半導体レ−ザの製造方法 | |
| JPS59110185A (ja) | 半導体レ−ザ装置端面保護膜の形成方法 | |
| JPH10173088A (ja) | 半導体装置の製造装置及び半導体装置の製造方法 |