JPS61114347A - Microprocessor processing memory method - Google Patents

Microprocessor processing memory method

Info

Publication number
JPS61114347A
JPS61114347A JP59234994A JP23499484A JPS61114347A JP S61114347 A JPS61114347 A JP S61114347A JP 59234994 A JP59234994 A JP 59234994A JP 23499484 A JP23499484 A JP 23499484A JP S61114347 A JPS61114347 A JP S61114347A
Authority
JP
Japan
Prior art keywords
microprocessor
processing
trigger
trigger condition
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59234994A
Other languages
Japanese (ja)
Inventor
Yoshio Miura
三浦 吉男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59234994A priority Critical patent/JPS61114347A/en
Publication of JPS61114347A publication Critical patent/JPS61114347A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、マイクロプロセッサを使用し九機器の開発、
製造、検査、保守時のマイクロプロセッサの処理の時系
列的記憶に適した記憶法に関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to the development of nine devices using a microprocessor,
This invention relates to a mnemonic method suitable for chronologically storing microprocessor processing during manufacturing, inspection, and maintenance.

〔発明の背景〕[Background of the invention]

マイクロプロセッサは、さまざまな分野で広く使用され
ている。このマイクロプロセッサを使用した機器は、従
来まで小型のものが多かったため機器の開発においても
、電気回路のタイミングの測定、またはステップ数の少
ないプログラムのデパックを行なえば十分でおった。
Microprocessors are widely used in various fields. Up until now, most devices using microprocessors have been small, so when developing devices, it was sufficient to measure the timing of electrical circuits or depack programs with a small number of steps.

しかし、マイクロプロセッサの処堪能力は年々高まり、
周辺機器の充実、強力なオペレーティングシステムの開
発、高級言語の開発等が進み、巨大なシステムも一個の
マイクロプロセッサで処理することが多い。しかし、製
品が大きくなればなるほど、ハードフェアは複雑になり
、プログラム数、及びプログラムのステップ数は増加し
ている。
However, the processing power of microprocessors has increased year by year,
With the advancement of peripheral devices, the development of powerful operating systems, and the development of high-level languages, even huge systems are often processed by a single microprocessor. However, as the product becomes larger, the hardware becomes more complex, and the number of programs and steps of the program increases.

このようなマイクロプロセッサを使用した機器の開発に
訃いては、設計者が思っていた処理をせず異常な動作を
し次場合、原因を発見するのは非常に困難である。この
場合、マイクロプロセッサの処理解析用のツールが不可
欠でらる。
If a device using such a microprocessor fails in its development, and if the device does not perform the processing that the designer intended and behaves abnormally, it is extremely difficult to discover the cause. In this case, tools for analyzing microprocessor processing are essential.

このマイクロプロセッサの処理解析法には、大きく分け
て2つの方法が弗る。一つは強力なオペレーティングシ
ステムを使用し、オペレーティングシステムの下で動く
プログラムの処理を、オベレーティングシステムのトレ
ース機能を使用して解析するものである。しかし、この
方法は、完全く処理を記憶できず、また製品開発時には
、オペレーティングシステム、及びハードウェアの完成
度が低いため、実際には製品の保守部Kit’用される
ことが多い。
There are two main methods for analyzing microprocessor processing. One is to use a powerful operating system and analyze the processing of programs running under the operating system using the operating system's trace function. However, this method does not allow complete storage of processing, and since the operating system and hardware are not yet fully developed during product development, it is actually often used in the product's maintenance department Kit'.

もう一つの方法は、外部よシ開発機器を診断する方法で
ある。この方法は前記の方法のように1製品の完成度は
問題にならない。この方法の多くは、あるトリガー条件
を設定し、被測定器を動作させ、トリガー条件成立後の
マイクロプロセッサの処理を時系列的に記憶するもので
ある。形態としては、被測定器K(Illl周定検出端
t−接続し、測定する。この検出端よりマイクロプロセ
ッサが出力したアドレス、データ等の電気的信号を測定
器内にIgLシ込み、トリガー条件の成立f:監視する
。
Another method is to diagnose external development equipment. In this method, unlike the above-mentioned method, the degree of completion of a single product does not matter. In most of these methods, a certain trigger condition is set, the device under test is operated, and the processing of the microprocessor after the trigger condition is satisfied is stored in chronological order. As a form, the device to be measured is connected to the circumferential detection terminal (T) and measured. Electrical signals such as address and data outputted by the microprocessor from this detection terminal are inputted into the measuring instrument by IgL, and the trigger conditions are set. Establishment f: Monitor.

トリガ条件が成立すると、それ以後のアドレス、データ
等を、マイクロプロセッサが出力したINK記憶する。
When the trigger condition is met, subsequent addresses, data, etc. are stored in the INK output by the microprocessor.

このように測定することKより、トリガー条件成立時の
マイクロプロセッサの処理全処理した頴に解析すること
ができる。
By measuring in this way, it is possible to analyze the entire process of the microprocessor when the trigger condition is met.

従来のこのような測定器は、条件が複雑に設定できるも
のであるが、根本的には1つのトリガー条件しか設定で
きない、つまクトリガー令件成立に達するまでの条件は
複雑であるが、実質は1つのトリガー条件しかない。こ
のような測定器では独立した2つ以上の処理を記憶させ
ようとして(トリガー条件が1つでら〕、メモリk1つ
として使用しているため、測定が困難である。例として
マイクロプロセッサがA−+B−+C→Dという処理を
行う際、人とDの処sf:記憶したいとしても、ムの処
理でトリガー条件が成立し、Dの処理を記憶する前に、
測定器のメモリが、BとCの処理の記憶で使われてしま
い、Dの処at″記憶できない。
Conventional measuring instruments like this can set complex conditions, but fundamentally only one trigger condition can be set.In other words, the conditions until the trigger condition is met are complex, but in reality There is only one trigger condition. Measurements are difficult with such measuring instruments because they use one memory k to store two or more independent processes (one trigger condition).For example, when a microprocessor is -+B-+C→D When performing the process sf: of the person and D, even if you want to memorize the process, the trigger condition is satisfied in the process of M, and before the process of D is memorized,
The memory of the measuring instrument is used to store the processing of B and C, and the processing of D cannot be stored.

メモリ容量は有限であるため、従来のような1つのトリ
ガー条件、及びメモリを1つとして使用する方法では、
2つ以上の独立した処理を記憶することは困難であり、
メモリを有効に使用することができない問題点が6つ九
。
Since memory capacity is limited, the conventional method of using one trigger condition and memory as one,
It is difficult to remember two or more independent processes,
There are 6 problems that prevent you from using memory effectively.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、マイクロプロセツ?t−便用した機器
の開発等でマイクロプロセッサの処理解析を目的とした
装置に2いて、独立した2″:)以上のマイクロプロセ
ッサの処理を一度に記憶することができる装置を提供す
ることにある。
Is the purpose of the present invention a microprocessor? To provide a device capable of storing the processing of 2" or more independent microprocessors at once in a device for the purpose of analyzing microprocessor processing in the development of convenient equipment, etc. be.

〔発明の概要〕[Summary of the invention]

本発明の特徴は、2つ以上のトリガー条件を設定でき、
また、メモリをトリガー条件の数で等分11それぞれK
 トリガー条件成立後のマイクロプロセッサの処理を記
憶することにより、メモリ容量が少ない場合でも、有効
に便用することができ、必要とする情報を記憶すること
Kよって、目的を実現するものである。
A feature of the present invention is that two or more trigger conditions can be set;
In addition, the memory is divided equally by the number of trigger conditions, 11K each.
By storing the processing of the microprocessor after the trigger condition is satisfied, even if the memory capacity is small, it can be used effectively and the purpose is achieved by storing the necessary information.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明を図に従って詳細に説明する。 Hereinafter, the present invention will be explained in detail with reference to the drawings.

第1図は、本発明をマイクロプロセッサの処理記憶装置
に適用した場合の実施例を示すブロック図であ夛、第2
図はその動作を説明する丸めの70−チャートである。
FIG. 1 is a block diagram showing an embodiment in which the present invention is applied to a processing storage device of a microprocessor.
The figure is a rounded 70-chart explaining its operation.

第1図において、lはトリガー条件等を入力するキーボ
ード、2は記憶した結果等を表示するための表示器、3
はキーボード、表示器、メモ1ハトリガ一検出回路を、
ソフトウェアにより制御する制御装置、4はマイクロプ
ロセッサの処現金時系列的に記憶するメモリ、−5はト
リガー条件の成立を検出するトリガー検出回路、6は被
測定物の電気的信号を記憶装置内IC取シ込むための、
インターフェイスよりなる。
In FIG. 1, l is a keyboard for inputting trigger conditions, etc., 2 is a display for displaying memorized results, etc., and 3 is a keyboard for inputting trigger conditions, etc.;
The keyboard, display, memo 1 trigger, detection circuit,
A control device controlled by software; 4 a memory for storing processing data of a microprocessor in chronological order; -5 a trigger detection circuit for detecting the establishment of a trigger condition; 6 an IC in the storage device for detecting electrical signals of the object to be measured; In order to incorporate
It consists of an interface.

次に1第2図の70−チャートに基ずいて、第1図の各
部の動作を説明する。
Next, the operation of each part in FIG. 1 will be explained based on chart 70 in FIG.

測定者は、被測定物であるマイクロプロセッサのアドレ
スバス、テータバス等ニインター7エイスを接続する。
The measuring person connects the address bus, data bus, etc. of the microprocessor to be measured.

この接続により、インターフェイスを通じ、制御装置は
、マイクロプロセッサの処理を監視することができる。
This connection allows the control device to monitor the processing of the microprocessor through the interface.

次に、測定者はキーボードよシ、トリガー条件設定画面
を呼び出します。この画面は、トリガー条件を設定する
ものである。(ステップ100)制御装置は、キーボー
ドからの命令を読み取り、表示器に、トリガー条件設定
画面を表示する。
Next, the measurer uses the keyboard to call up the trigger condition setting screen. This screen is for setting trigger conditions. (Step 100) The control device reads the command from the keyboard and displays a trigger condition setting screen on the display.

(101)測定を終了すると、測定者は、キーボードよ
りトリガー条件設定終了命令を出す。
(101) When the measurement is finished, the measurer issues a trigger condition setting end command from the keyboard.

(102)制御装置は、キーボードよりトリガー条件設
定終了命令を受は取シ、トリガー条件の数を数える。(
103)いま、この数をN個とすると、制御装置はメモ
リをN等分する([14)測定順備が完了すると、測定
者は、記憶開始命令をキーボードよ)入力する。(10
5)制御装置は、キーボードからの記憶開始命令が入力
されると、一番最初のトリガー条件ヲ、トリガー検出回
路に設定する。(106))!jガー検出回路はインタ
ーフェイスを通じて、マイクロプロセッサの処理を監視
する。(107))IJガー条件が成立すると、トリガ
ー検出回路は、制御装置にトリガー条件成立を報告する
。制御装置は、トリガー検出回路からのトリガー条件成
立報告を受は取りインターフェイスを通じて、トリガー
条件成立後のマイクロプロセッサの処理をバスサイクル
ごとにメモIJ K記憶する。記憶するのは、マイクロ
プロセッサが出力したアドレス、データ等の信号でろる
。また記憶する順序は、マイクロプロセッサが出力した
順に行なわれる。
(102) The control device receives the trigger condition setting end command from the keyboard, and counts the number of trigger conditions. (
103) Now, if this number is N, the control device divides the memory into N equal parts ([14] When the measurement preparation is completed, the measurer inputs a storage start command from the keyboard). (10
5) When the storage start command is input from the keyboard, the control device sets the first trigger condition in the trigger detection circuit. (106))! The gar detection circuit monitors the processing of the microprocessor through the interface. (107)) When the IJ condition is satisfied, the trigger detection circuit reports the establishment of the trigger condition to the control device. The control device receives a trigger condition satisfaction report from the trigger detection circuit and stores, through the interface, a memo IJK of the microprocessor's processing after the trigger condition has been met for each bus cycle. What is stored is signals such as addresses and data output by the microprocessor. Also, the order in which the data is stored is in the order in which the microprocessor outputs the data.

この記憶の際、ステップ104でN等分したメモリの1
つを全て使用するまで、制御装置は記憶を続ける。(1
09)制御装置は記憶が終了すると、全てのトリガー条
件が成立したかを判断する。(110)全てのトリガー
条件が成立していない場合、制御装置は次のトリガー条
件をトリガー検出回路に設定する。トリガー検出回路は
再びマイクロプロセッサの処理をインターフェイスを通
じて監視する。以後はステップ106,107,109
.110を全てのトリガー条件成立までくり返す。全て
のトリガー条件成立前に1記憶を終了し丸い場合は、測
定者がキーボードよ)記憶終了命令を入力する。制御装
置は、記憶終了命令を受は取ると、トリガー条件成立の
監視状llICステップ107)になるを待ち、マイク
ロプロセッサの処理記憶のためのループからぬけ出す。
During this storage, 1 of the memory divided into N equal parts in step 104
The controller continues to remember until all of them are used. (1
09) When the storage is completed, the control device determines whether all trigger conditions are satisfied. (110) If all trigger conditions are not satisfied, the control device sets the next trigger condition in the trigger detection circuit. The trigger detection circuit again monitors the microprocessor's processing through the interface. After that, steps 106, 107, 109
.. Step 110 is repeated until all trigger conditions are met. If one memorization ends before all the trigger conditions are met, the measurer inputs a memorization end command (using the keyboard). When the control device receives the storage end command, it waits for the trigger condition to be met (step 107), and exits the microprocessor processing storage loop.

(108)上記のように、全てのトリガー条件が成立し
たか、または記憶終了命令が入力されると、制御装置は
、表示器にマイクロプロセッサの処理記憶終了のメツセ
ージft表示する。(111)測定者は、キーボードよ
フ処理記憶画面を選択する<112)制御装置は、キー
ボードよp処理記憶画面選択命令を受け、表示器に、処
理記憶画面を表示する。
(108) As described above, when all the trigger conditions are met or when a storage termination command is input, the control device displays a message ft indicating the completion of processing and storage of the microprocessor on the display. (111) The measurer selects the processing storage screen from the keyboard. <112) The control device receives the processing storage screen selection command from the keyboard and displays the processing storage screen on the display.

(113)この画面は記憶したマイクロプロセッサの処
理をトリガー条件ごとに表示するもので6シ、測定者は
、測定結果を見ることができる。
(113) This screen displays the stored microprocessor processing for each trigger condition, and allows the measurer to view the measurement results.

ti上記の例は被測定物がマイクロプロセンナ単体であ
る場合について述べ九が、マイクロプロセッサにIlo
のインターフェイス等が接続されている機器にりいても
適用できることは言りまでもない。
ti The above example describes the case where the object to be measured is a single microprocessor.
Needless to say, the present invention can also be applied to devices connected to interfaces, etc.

第3図は、前記の冥施例の際に、被測定物として、仮定
したマイクログロセツtを使用した機器である。7はマ
イクロプロセッサであフ、8はマイクロプロセッサの主
メモリである。第4図は、第3図の構成にIloのイン
ターフェイスt−aXし九ものである。9はマイクロプ
ロセッサ、10は主メモリ、11はマイクロプロセッサ
がI10機器を使用するためのI10インターフェイス
である。第4図の構成の機器においても、パスが一本で
あるため、マイクロプロセッサの処理だけでなく、工1
0のインターフェイスの処理も解析することができる。
FIG. 3 shows a device in which the assumed microgross set t was used as the object to be measured in the above-mentioned experiment. 7 is a microprocessor, and 8 is a main memory of the microprocessor. FIG. 4 shows a modification of the Ilo interface t-aX to the configuration of FIG. 3. 9 is a microprocessor, 10 is a main memory, and 11 is an I10 interface for the microprocessor to use I10 equipment. Even in the device with the configuration shown in Figure 4, there is only one path, so not only the microprocessor processing but also the
0 interface processing can also be analyzed.

〔発明の効果〕〔Effect of the invention〕

以上述べたように、N個のトリガー条件を設定できるこ
とにより、独立し九2つ以上のマイクロプロセッサの処
理を一度で記憶することができる。
As described above, by being able to set N trigger conditions, the processes of 92 or more microprocessors can be stored independently at one time.

特に独立した処理で目的とする処理の間に別の処理があ
る場合は、従来の測定器では不可能だり九ものを可能に
した。また、メモリを、トリガー条件の数で等分するこ
とにより、各トリガー条件ごとのマイクロプロセッサの
処理を均等に記憶でき、不要なデータを記憶することが
なくなるため、メモリを有効に使用することが可能とな
った。さらにこの装置は、複数個のトリガー条件を設定
できるが、トリガー条件が1つの場合でも機能上は何の
不合理も発生しないため、従来の測定器の機能もかねそ
なえている。
In particular, when there is another process between the target processes in independent processes, it has become possible to do things that were impossible with conventional measuring instruments. In addition, by dividing the memory equally by the number of trigger conditions, the microprocessor processing for each trigger condition can be stored equally, and unnecessary data will not be stored, so memory can be used effectively. It has become possible. Furthermore, although this device can set a plurality of trigger conditions, it does not cause any unreasonable functionality even if there is only one trigger condition, so it also has the functions of conventional measuring instruments.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明をマイクロプロセッサの処理記憶装置に
適用した場合の実施例を示すブロック図、第2図はその
動作を説明するための70−チャート、第3図は被測定
物の例を示す図、第4図は被測定物の変形例を示す図で
ある。 l・・・キーボード、2・・・表示器、3・・・制御装
置、4・・・メモリ、5・・・トリガー検出回路、6・
・・インターフェイス、7・・・マイクロプロセッサ、
8・・・主メモリ、9・・・マイクロプロセッサ、lO
・・・主メモリ、へ壜入 fP埋士 高橋明夫 ℃ も1図 ル ネ槌)則定」勿へ
FIG. 1 is a block diagram showing an embodiment in which the present invention is applied to a processing storage device of a microprocessor, FIG. 2 is a 70-chart for explaining its operation, and FIG. 3 is an example of an object to be measured. The figure shown in FIG. 4 is a diagram showing a modification of the object to be measured. l... Keyboard, 2... Display, 3... Control device, 4... Memory, 5... Trigger detection circuit, 6...
...Interface, 7...Microprocessor,
8... Main memory, 9... Microprocessor, lO
... main memory, enter fP filler Akio Takahashi

Claims (1)

【特許請求の範囲】[Claims] 1、被測定物の内部的信号を取り込むためのインターフ
ェイスを外部から接続し、被測定物であるマイクロプロ
セッサの処理を時系列的に記憶する装置において、複数
のトリガー条件を設定でき、そのトリガー条件の数で記
憶装置内のメモリを等分することにより各々のトリガー
条件成立後のマイクロプロセッサの処理をそれぞれ等分
されたメモリに記憶することができることを特徴とした
マイクロプロセッサの処理記憶法。
1. Multiple trigger conditions can be set in a device that connects an external interface to capture the internal signals of the device under test and stores the processing of the microprocessor that is the device under test in chronological order. 1. A processing storage method for a microprocessor, characterized in that by equally dividing the memory in a storage device by the number of times, the processing of the microprocessor after each trigger condition is satisfied can be stored in each equally divided memory.
JP59234994A 1984-11-09 1984-11-09 Microprocessor processing memory method Pending JPS61114347A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59234994A JPS61114347A (en) 1984-11-09 1984-11-09 Microprocessor processing memory method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59234994A JPS61114347A (en) 1984-11-09 1984-11-09 Microprocessor processing memory method

Publications (1)

Publication Number Publication Date
JPS61114347A true JPS61114347A (en) 1986-06-02

Family

ID=16979480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59234994A Pending JPS61114347A (en) 1984-11-09 1984-11-09 Microprocessor processing memory method

Country Status (1)

Country Link
JP (1) JPS61114347A (en)

Similar Documents

Publication Publication Date Title
CA1065062A (en) Non-logic printed wiring board test system
US5610925A (en) Failure analyzer for semiconductor tester
US4730314A (en) Logic analyzer
US4183459A (en) Tester for microprocessor-based systems
CN116185735A (en) Interface testing method and device
US6099161A (en) Asynchronous analog or digital frequency measurement on digital test equipment
WO1981000475A1 (en) Testor for microprocessor-based systems
JP2765096B2 (en) Apparatus and method for diagnosing connection quality of electrical connector
JPS61117470A (en) Testing device
JP2539055B2 (en) Integrated circuit test equipment
JPS61116661A (en) Real time previous values comparison system for clinical inspection system
JPS62274220A (en) Measuring equipment
JPH03197881A (en) Output display method for defective data by in-circuit tester
JPH1152016A (en) Ic-testing apparatus and method for parallel measurement at ic-testing apparatus
JPH0224583A (en) Measuring apparatus of semiconductor
JPH0843480A (en) Dc unit for ic testing apparatus and connection selection and control method for dut and dut pin
JP2513888B2 (en) Microprocessor
JP3212214B2 (en) State transition test equipment
JPH03170079A (en) IC test equipment
Mitchell The role of the logic state analyzer in the design of microprocessor systems
JPS6180070A (en) Ic tester
JPH03259758A (en) Data collection device
JPH0614102B2 (en) Circuit test equipment
JPS59173853A (en) Testing device
JPH01120644A (en) Trace system for microprogram