JPS61114557A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61114557A JPS61114557A JP23620184A JP23620184A JPS61114557A JP S61114557 A JPS61114557 A JP S61114557A JP 23620184 A JP23620184 A JP 23620184A JP 23620184 A JP23620184 A JP 23620184A JP S61114557 A JPS61114557 A JP S61114557A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating film
- metal wiring
- film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 6
- 239000011521 glass Substances 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 abstract description 20
- 229910052751 metal Inorganic materials 0.000 abstract description 17
- 239000002184 metal Substances 0.000 abstract description 17
- 239000010410 layer Substances 0.000 abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000007788 liquid Substances 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000000137 annealing Methods 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の属する技術分野
本発明は、多層配線構造を有する半導体装置の層間絶縁
膜の形成方法を改良した半導体装置の製造方法に関する
。
膜の形成方法を改良した半導体装置の製造方法に関する
。
（２）従来技術の説明
従来行なわれてきた、多層配線構造を有する半導体装置
の層間絶縁膜を滑らかにする方法を第１図（ａ）〜（Ｃ
）を用いて説明する。
の層間絶縁膜を滑らかにする方法を第１図（ａ）〜（Ｃ
）を用いて説明する。
まず、第１図（ａ）において、素子保護用の絶縁膜２を
シリコン基板１上に形成する。次に第１の金属配線層４
をその上に形成し、ひきつづきＣＶＤ法によりＰＳＧ層
間絶縁膜３を成長する。
シリコン基板１上に形成する。次に第１の金属配線層４
をその上に形成し、ひきつづきＣＶＤ法によりＰＳＧ層
間絶縁膜３を成長する。
次に、シリカフィルム液（ケイ素化合物をアルコールに
溶解したもの）をスピンコーターで塗布し、第１の金属
配線層４があるため４５０℃以下でアニールを行なう。
溶解したもの）をスピンコーターで塗布し、第１の金属
配線層４があるため４５０℃以下でアニールを行なう。
次に、ＰＳＧ層間絶縁膜３上に、ホトレジスト６をマス
クにして第１スルーホールを開孔する。この時、ＰＳＧ
層間絶縁膜３とホトレジスト６との密着不良等の理由に
より第１図（ｂ）のＡ部よりエツチング液が浸入する。
クにして第１スルーホールを開孔する。この時、ＰＳＧ
層間絶縁膜３とホトレジスト６との密着不良等の理由に
より第１図（ｂ）のＡ部よりエツチング液が浸入する。
よってシリカフィルム膜５は、ＰＳＧ層間絶縁膜３より
、同じエツチング液に対して、エツチング速度がかなり
早いため、大部分をエツチング除去されてしまう（第１
図（ｂ））。
、同じエツチング液に対して、エツチング速度がかなり
早いため、大部分をエツチング除去されてしまう（第１
図（ｂ））。
次に、第２の金属配線層７をホトエッチングエ程により
形成すると、ＰＳＧ層間絶縁膜３のオーバーハング箇所
（第１図（Ｃ）のＢ部）において、金属配線の段切れや
アルミ残りによる金属配線間のシェードなどの問題が従
来の製造方法に発生した。
形成すると、ＰＳＧ層間絶縁膜３のオーバーハング箇所
（第１図（Ｃ）のＢ部）において、金属配線の段切れや
アルミ残りによる金属配線間のシェードなどの問題が従
来の製造方法に発生した。
（３）発明の目的
本発明の目的は、層間絶縁膜を滑らかにし、層間絶縁膜
上の金属配線の段切れ及びアルミ残りによる金属配線間
のシ冒−トを防ぐ点にある。
上の金属配線の段切れ及びアルミ残りによる金属配線間
のシ冒−トを防ぐ点にある。
（４）発明の構成
この目的のため本発明では、多層配線構造を有する半導
体装置の素子が形成され、素子保護用の絶縁膜成長後第
１の配線層を設け、その上にシリカフィルム液をスピン
コーター、その後熱処理を行なう。ひきつづきたとえば
ＣＶＤ法により、ＰＳＧ膜等のガラス膜を成長し、これ
を層間絶縁膜とし次いで第２の配線層を形成するもので
ある。
体装置の素子が形成され、素子保護用の絶縁膜成長後第
１の配線層を設け、その上にシリカフィルム液をスピン
コーター、その後熱処理を行なう。ひきつづきたとえば
ＣＶＤ法により、ＰＳＧ膜等のガラス膜を成長し、これ
を層間絶縁膜とし次いで第２の配線層を形成するもので
ある。
（５）実施例
次に本発明の実施例について第２図（ａ）〜（Ｃ）を用
いて説明する。
いて説明する。
まず、従来法（８１図（ａ））と同様、第１の金属配線
層４を形成する。矢にシリカフィルム液をスピンコータ
ーで塗布し、４５０℃以下でアニールをし、シリカフィ
ルム膜５を形成する。
層４を形成する。矢にシリカフィルム液をスピンコータ
ーで塗布し、４５０℃以下でアニールをし、シリカフィ
ルム膜５を形成する。
次に、ＣＶＤ法によりＰＥＧ層間絶縁膜３を成長させる
（第２図ｔａ＞ ＞。
（第２図ｔａ＞ ＞。
次に、ＰＳＧ層間絶縁膜３上に、ホトレジスト６をマス
クにして第１スルーホールを開孔する（第２図（ｂ））
。
クにして第１スルーホールを開孔する（第２図（ｂ））
。
次に第２の金属配線層７をホトエツチング工程によりパ
ターンニングする（第２図−Ｃ））。
ターンニングする（第２図−Ｃ））。
この実施例に示すように、層間絶縁膜上の第１スルーホ
ール開孔工程において（第２図（ｂ））ホトレジスト６
とＰＳＧ層間絶縁膜３との密着不良等の理由により、エ
ツチング液の浸入があってもシリカフィルム膜５は、Ｉ
ｊＳＧＭ間絶縁膜３によりカバーされているため、オー
バーエッチは起らず、第１図（Ｃ）のＢの部分のような
オーバーハング箇所が発生しない。よってＰＳＧ層間絶
縁膜３上の第２の金属配線層７の段切れ及びアルミ残り
によるシ３−トを防ぐことが出来る。
ール開孔工程において（第２図（ｂ））ホトレジスト６
とＰＳＧ層間絶縁膜３との密着不良等の理由により、エ
ツチング液の浸入があってもシリカフィルム膜５は、Ｉ
ｊＳＧＭ間絶縁膜３によりカバーされているため、オー
バーエッチは起らず、第１図（Ｃ）のＢの部分のような
オーバーハング箇所が発生しない。よってＰＳＧ層間絶
縁膜３上の第２の金属配線層７の段切れ及びアルミ残り
によるシ３−トを防ぐことが出来る。
（６）発明の効果
本発明は以上説明したように層間絶縁膜を滑らかにする
ことにより、金属配線の段切れ及びシ嘗−トを無くし歩
留向上の効果がある。
ことにより、金属配線の段切れ及びシ嘗−トを無くし歩
留向上の効果がある。
第１図（ａ）〜（Ｃ）は、従来技術の一実施例における
半導体装置の製造工程を示す断面図であり、同図におい
て、１はシリコン基板、２は絶縁膜、３はＰＳＧ層間絶
縁膜、４は第１の金属配線層、５はシリカフィルム膜、
６はフォトレジスト、７は第２の金属配線層である。 第２図１８）〜（Ｃ）は、本発明の一実施例における半
導体装置の製造工程を示す断面図であり、１はシリコン
基板、２は絶縁膜、３はＰＥＧ層間絶縁膜、４は＠ｉの
金属配線層、５はシリカフィルム膜、６はフォトレジス
ト、７は第２の金属配線層である。 代理人 弁理士 内 原 音 （０Ｌ） （Ｃ） 御１図 、−１ （久） 第２図
半導体装置の製造工程を示す断面図であり、同図におい
て、１はシリコン基板、２は絶縁膜、３はＰＳＧ層間絶
縁膜、４は第１の金属配線層、５はシリカフィルム膜、
６はフォトレジスト、７は第２の金属配線層である。 第２図１８）〜（Ｃ）は、本発明の一実施例における半
導体装置の製造工程を示す断面図であり、１はシリコン
基板、２は絶縁膜、３はＰＥＧ層間絶縁膜、４は＠ｉの
金属配線層、５はシリカフィルム膜、６はフォトレジス
ト、７は第２の金属配線層である。 代理人 弁理士 内 原 音 （０Ｌ） （Ｃ） 御１図 、−１ （久） 第２図
Claims (1)
- 多層配線構造を有する半導体装置の製造方法において
、半導体素子が形成され絶縁膜で、おおわれた半導体基
板上に第１の配線層を設け、その上にシリカフィルム液
をスピンコートし、その後熱処理を行ない、次にガラス
膜を形成し、該ガラス膜上に第２の配線層を形成するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23620184A JPS61114557A (ja) | 1984-11-09 | 1984-11-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23620184A JPS61114557A (ja) | 1984-11-09 | 1984-11-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61114557A true JPS61114557A (ja) | 1986-06-02 |
Family
ID=16997277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23620184A Pending JPS61114557A (ja) | 1984-11-09 | 1984-11-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61114557A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6324643A (ja) * | 1986-07-17 | 1988-02-02 | Nec Kyushu Ltd | 半導体装置の製造方法 |
-
1984
- 1984-11-09 JP JP23620184A patent/JPS61114557A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6324643A (ja) * | 1986-07-17 | 1988-02-02 | Nec Kyushu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210054A (en) | Method for forming a contact plug | |
| JPS61152040A (ja) | 半導体装置の製造方法 | |
| JPS61114557A (ja) | 半導体装置の製造方法 | |
| JPS59195844A (ja) | 半導体装置の製造方法 | |
| JPS62166522A (ja) | 半導体装置の製造方法 | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JPH0330986B2 (ja) | ||
| JPS63182839A (ja) | 半導体装置 | |
| KR100265990B1 (ko) | 반도체장치의 금속배선 형성방법 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| JPS6362352A (ja) | 半導体装置の製造方法 | |
| JPH0427703B2 (ja) | ||
| JPS59232443A (ja) | 半導体装置の製造方法 | |
| KR0137813B1 (ko) | 모스 트랜지스터(mosfet)의 금속 배선 형성 방법 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPS5815253A (ja) | 半導体装置の電極製造方法 | |
| JPS6015948A (ja) | 半導体装置の製造法 | |
| JPH03297134A (ja) | パターン形成方法 | |
| JPS58115834A (ja) | 半導体装置の製造方法 | |
| JPS59184532A (ja) | 半導体装置の製造方法 | |
| JPS61256743A (ja) | 半導体装置の製造方法 | |
| JPH0291968A (ja) | メモリ装置の製造方法 | |
| JPS6358927A (ja) | 半導体装置の製造方法 | |
| JPS6054468A (ja) | 半導体集積回路装置の製造方法 |