JPS61114562A - マイクロ波用チツプキヤリヤ - Google Patents

マイクロ波用チツプキヤリヤ

Info

Publication number
JPS61114562A
JPS61114562A JP60245264A JP24526485A JPS61114562A JP S61114562 A JPS61114562 A JP S61114562A JP 60245264 A JP60245264 A JP 60245264A JP 24526485 A JP24526485 A JP 24526485A JP S61114562 A JPS61114562 A JP S61114562A
Authority
JP
Japan
Prior art keywords
carrier
chip carrier
dielectric substrate
microwave
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60245264A
Other languages
English (en)
Other versions
JPH0680746B2 (ja
Inventor
カール、プラツツエーダー
ワルター、チンマーマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPS61114562A publication Critical patent/JPS61114562A/ja
Publication of JPH0680746B2 publication Critical patent/JPH0680746B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00Electrical arrangements for controlling or matching impedance
    • H10W44/20Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00Electrical arrangements for controlling or matching impedance
    • H10W44/20Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/226Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for HF amplifiers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/682Shapes or dispositions thereof comprising holes having chips therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/685Shapes or dispositions thereof comprising multiple insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5445Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/737Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a laterally-adjacent lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Waveguides (AREA)
  • Waveguide Connection Structure (AREA)
  • Non-Reversible Transmitting Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、1つの領域に導電性を有する少なくとも1個
のキャリヤと、導電面および少なくとも1個の穴を有す
る少なくともIWAの誘電体基板とを備え、その誘′1
体基板の穴内(で能動もしくは受動マイクロ波構成部品
が設置されるマイクロ波構成部品用チップキャリヤに関
する。
〔従来の技術〕
マイクロ波半導体、例えば集積化ヒ化ガリウム製マイク
ロ彼チップにとっては波動インピーダンスの正確なケー
スが必要である。マイクロ波半導体チップをケース内に
カプセル化する際またはマイクロ波半導体チップをチッ
プキャリヤ上に取付ける際には、最良のマイクa波特性
、良好な熱排出、完全に検査できること、および、ユー
ザ劃にて簡単に設置できることが必−要である。
チップキャリヤを使用しないで半導体チップを直後集積
回路内にマウントする場合、この半導体チップはこの回
路内にダイレクト(直接)マウントする前には僅かしか
試験することができない。
そのために、かかる半導体チップにおいては放障率が比
較的高い。
社命半会勃晴→ 枚重特許第4115837号明細書によれば集積回路用
チップ中ヤリャが公印である。この場合には集積回路は
絶縁基板上に設けられる。集積回路との出来る限り多く
の電気的結合部を設けにとができるようにするために、
絶縁基板はキャリヤに固定される側の面がこのキャリヤ
の外周を越えて突出させられている。このようなキャリ
ヤはマイクロ波にはm−られない。テスト用に、絶縁基
板の下面の周縁が金属化され7乙。全面に施されるので
はないこの金属化領或はマイクロ波LD伝送を妨害する
。テストだけを行ない潜るようにするために、このチッ
プキャリヤにおいてはチップと絶縁基板の下面のこの金
属比領攻との間に4は複雑vc構成された磁気的結合部
が設けられている。
テスト用以外には、チップのアース導体が4!34基板
の下面を越えないように設けられている。
米国特許第4340902号明MJ書によれば、良好な
熱排出を得るためにチップを金属片に取付けるようにし
たチップキャリヤが公知である。多層セラミック構造体
を貫通して案内されている複雑な構成のアース導体によ
って、チップはこのチップの基台とキャリヤとの間に配
置されている金属板に結合される。このチップキャリヤ
の構造は複雑であり、かつ、任意のプレート上の任意の
マイクロ波構成素子に対して柔軟に整汗可能ではな1ハ
米国特許@3864727号明細書によれば、チップを
絶縁基板に取付けるようにしたチップキャリヤが公知で
ある。この絶縁基板は金属キャリヤに取付けられ、そし
て、このキャリヤはその基板が載置される−の面がその
基板の外周を越えて大幅に突出させられている。このよ
うなチップキャリヤは幅広のストリップ導線を有してお
り、プレート上に取付可能ではなく、かつ、構造上の理
由からマイクロ波回路に適用できない。
米国特許第5946428号明細iIjによれば、チッ
プを誘電体基板の穴内eこて金属中間片に取付け、この
金属中間片を金属キャリヤに取付けるようにしたチップ
キャリヤが公刊である。その場合に、金屑キャリヤは誘
電体基板と同じ外形寸法を有する。波動インピーダンス
の盛合は付加的な誘電体基台によって行なわれる。それ
ゆえ、構造が複雑になり、しかも僅かな個数Dストリッ
プ導線しか設けることができない。
米国特許45769560号明MR’ii VCよれば
、複雑に構成されしかも電気的アース導体のために特別
な電気的結合部を必要とするチップキャリヤが公知であ
る。このようなチップキャリヤはマイクロ波用途には特
に適さない。
米国特許!43590341号明細i1+Fvcよれば
、トランジスタを構成する際に対称性の理由からトラン
ジスタのエミッタのために2本の1気導線を必要とする
チップキャリヤが公用である。トランジスタのエミッタ
のだめのこれらの分離された導砂は、チップキャリヤの
みならず、このチップキャリヤが配設されるプレート片
にも多くのスペースを必要とし、かつ同様に材料に費用
がかかりすぎる。Oのチップキャリヤにおいては熱排出
が間隙に悪い。
米国特許第3654454号明細書によれば、誘電体基
板をキャリヤに取付けるようにしたチップキャリヤが公
知である。誘電体基板の穴の内部で1よマイクロ波構成
素子がキャリヤに敗付けられている。誘1体基板とキャ
リヤとの間には、キャリヤを金属化する少なくとも1つ
の領域が形成されている。この金属化領域は、誘電体基
板がキャリヤ上ICaIfされる側の面内に、銹5≦体
基板の外周全かなり憾えて延在している。誘電体基板は
比較的厚い。従って、電気的接続部はその全長に亘って
比咬的厚くなければならず、このことは電気導体の実装
密度を低下させてしまう。チップキャリヤのこのような
構成は複雑であるばかりでなく、マイクロ波用途にとっ
ても特に好ましくない6電気接続部を備えたかかるチツ
ブキ? IIヤを種々の用途、特に種々の使用回路に適
合させることは、少なくとも簡単な方法では可能で(徒
ない。
〔発明が解決しようとする問題点〕
本発明は、電気導体を簡単女方法にてインピーダンス盛
合することができ、最良のマイクa波特性を有すること
ができ、良好な熱排出を持ち、半導体を担持するチップ
キャリヤの試験を簡単な方法にて行なうことができ、ユ
ーザ訓で簡単に設置することができ、単純な構成を有し
、かつ、マイクロ波伝送、11路の高密度実装を基本的
にoT能にするような、冒頭で述べた種類のチップキャ
リヤを提供することを目的とする。
〔問題点を解決するための手段〕
このような目的を達成するだめに、本発明は。
冒頭で述べた種類のチップキャリヤに分いて、誘電体基
板の少なくとも1個の穴はその少なぐとも1個の誘電体
基板か1つの領域ておいて4屯性の/J) j((とも
1個のキャリヤ上に載置されるように形状および大きさ
が合わせられ、少なくとも1個ちつマイクロ波半導体素
子が前記少なくとも1個の誘1体基板の少なくとも1個
の穴内(て設置され、前記少なくとも1個のマイクロ波
半導体素子のアース接続線は前記少なくとも1個の穴内
でその穴り下方に配置されている前記キャリヤの導電性
領域に接続され、前記少なくとも111!の誘電体基板
は前記少なくとも1個のキャリヤ上に@置される側の面
が前記少なくとも1mのキャリヤの導電性領域よりも大
きな寸法を有し、前記少なくとも1個の誘電体基板上に
形成された導′1面はマイクロ波ストリップ導線であり
、そして、そのマイクロ波ストリップ導線は前記少なく
とも1個の誘電体基板が前記少なぐとも1個のキャリヤ
の導電性領1或の外周よりも突出しているところに、チ
ップキャリヤが取付けられる外部材料と電気的に盛合す
るために拡大部を有することを特徴とする。
誘電体基板上セラミックプレートから成ることは有利で
ある。
本発明によるチップキャリヤにおいては、キャリヤ全体
を金属で製作してもよい。しかしながらキャリヤは金属
化するようKしてもよい。この金属化はキャリヤの全表
面に亘って行なわれなくてもよい。その場合に、マイク
ロストリップ導線が幅拡大訃よび(または〕厚み拡大さ
れる個所の近傍では、金属化が大規模に行なわれないよ
うにすることは重要である。その場合て、半導体のアー
ス接続線がその金員化領域を弁して使用回路のアースと
′電気的に接続され得るような規模にて、ギヤリヤの金
属化が行なわれることは重要である。
同時に、この金属化領域を介して同様に熱が排出される
。使用された半導体においてどの程度熱が発生するかに
応じて、金属化すなわちキャリヤの金属特性を適合させ
ることができる。
〔実施列〕
次に本発明の実施例を図面ンて基づいて詳細に説明する
、41図9よび第2図には本発明によるチップキャリヤ
が示されている。マイクロストリップ導線(接続導#−
)5と形状可変の穴5とが設けられている誘1体基板1
は、その穴3を通してキャリヤ2に触ることができるよ
うに、そのキャリヤ2と結合されている。キャリヤ2は
特に円柱状金属ピンの形状に形成されている。穴5内で
はキャリヤ2上に、アース接続線11を有する半導体チ
ップ4が設置されている。半導体チップ4のそのほかの
接vcJ10は誘1体基板1に設けられているマイクロ
ストリップ導線5に接続されている。
キャリヤ2は#電体基板1の載置される面が誘直体基4
!i1の外形よりも小さく形成されている。
誘電体基板1が載置されているキャリア2の載置面の外
周よりも外−に位置しているマイクロストリップ導線6
は、チップキャリヤの取付けられるマスタープレート2
0(第3図およびz4図参照)の使用材料と波動インピ
ーダンスが正しく盛合するように、幅が拡大されている
。マスタープレート20としてはたとえばテアaノRT
デュロイド(Duroid ) 5880.  α38
亀を使用することがでキル。マスタープレート20は同
様にセラミックプレートを使用することもできる。チッ
プキャリヤの接続面7は金属化することができる。しか
しながら、チップキャリヤには接続帯片8を設けること
もできる。接続帯片8を使用したりまたは接続面7を金
属化すると、突き3わせ面の形成が回避される。
半導体47)@覆すなわち半導体4のハーメチックなパ
ッケージ化は上述した米国特許明細書により専門家には
よく知られている方法にて行なうことができる。
第5図および第4図にはマイクロス) IJツブ導線回
路ICマウノトされたチップキャリヤが示されている。
このマウントはマスタープレート20上にチップキャリ
ヤを取付けることによって行なわれる。マウントのため
に、チップキャリヤのキャリヤ2(金属ピン)はマイク
ロストリップ導ad路20の穴23内に設置され、裏側
でアース24に゛電気的に結合される。チップキャリヤ
のそのほかの接続部25はマスタープレート20の上面
に設けられている。
チップキャリヤのマイクロストリップ導線とマスタープ
レートのマイクロストップ導線との間の突き合わせ個所
は、回路技術的に望ましければ、出来る限り小さくされ
る。電気的接続部24.25はこのために接着剤または
はんだによって製作“される。このようにして、第5図
に図示されているように、チップキャリヤに金属化面7
を使用する際にもまた接続帯片8(接続リード)を使用
する際にも、チップキャリヤとマスタープレートのマイ
クロストリップ導線回路との間には、実質的に突き合せ
面を有しない電気的接続が形成される。
それにより、マイクロ波の反射が回避される。
マスターグレート20の裏面−ではキャリヤ2の金属化
領域とマスタープレート20の裏面カバー21との間に
電気的結合が形成される。マスク−プレート20の上面
側ではチップキャリヤの通気的接続部と個々のマイクロ
ストリップ導線22との間に磁気的結合が形成される。
チップキャリヤに接続帯片8を使用する際には、チップ
キャリヤの接続面7の該当部分とマスタープレート20
のマイクロストリップ導822との間には金属化接着剤
またははんだが設けられ、接続帯片8が簡単な方法にて
折曲げられてその金属化接着剤または金属化はんだなら
びにマスタープレート20上のマイクロストリップ導d
22と結合される。
第4図にはチップキャリヤが取付けられているマスター
プレート(マイクロストリップ導線回路]20の正面図
が示されている。チップキャリヤのキャリヤ2はマスタ
ーグレート20の穴25にぴったり合わせられている。
穴23はチップキャリヤのマイクロストリップ導線6を
簡単な方法にてマスタープレート200マイクロストリ
ツプ4’li!!22に結合することができるようにマ
スタープレート20上に設けられている。
8g5図にはチップキャリヤの優れた寸法および材料か
示されている。チップキャリヤの誘電体基板1は特に酸
化アルミニウム(At203)から成り、そして特に1
0 mitの厚さである。誘電体基板1はたとえば56
0mの直径の円板またはチップキャリヤ軸に垂直表両方
向の各々の大きさが5.0簡の直線に形成され得る。チ
ップキャリヤのキャリヤ2tよ特に円柱状金属ビンから
成る。このキャリヤ2は特に3.0咽の直径およびl、
Qmの高さを有する。
金属キャリヤ2を使用して、その金属キャリヤ2上に直
接構成部品4をマウントすると、熱排出が最良となり、
かつ、同時に非常に低イ/ピーダンスのアース接続が作
られるという、Fl1点がある。
それに対して、金属化キャリヤ2を使用すると、隣接す
る材料の熱膨張係数の盛合に関する利点が得られる。
種々の構成部品の形状および大きさに関する要件に穴3
を適合させることにより、チップ構成部品とマイクロス
トリップ導線および金属キャリヤまたは金属化キャリヤ
2との間の接H?fa e出来る限り短くすることがで
きる。
誘電体基板が直接キャリヤ2上にifされるので、#電
体基板1は非常に薄く形成することができる。このこと
により、マイクロストリップ導線は5 Q GHz以下
の周波数の際にも僅かな幅にて形成されなければならず
、それゆえマイクロストリップ導線の個数が予め決めら
れている場合ンては穴3をその個数に応じて小さく形成
することができるという利点が奏される。このことから
、チップ接点とマイクロストリング導線およびキヤ!ツ
ヤ2との間の接続線を同様に短くすることができるよう
になり、その結果全インピーダンスを減少させることが
できる。
チップキャリヤは特にマイクロ波集漬回路用に適してい
る。チップ接点、マイクコストリップ導線および金属キ
ャリヤまたは金属化キャリヤ2ぐよ必要に応じてカプセ
ル化される前知融れることができるので、耽にチップキ
ャリヤ内に組込まれているマイクロ波構成部品を容易に
mlす定し、試験しまたは検定することができる。チッ
プキャリヤは、種々の構成部品、モジュールおよび回路
用に使用することができるので、多方面に使用可能であ
る。
さらに、このようなチップキャリヤは基板1の上部C1
ζカバーキャップを取付けることにより容易にハーメチ
ックに封止することができる。
穴5をマイクロ波構成部品の形状および大きさに適合さ
せることは、この穴3を、チップキャリヤ上に取付けら
れるべき各マイクロ波構成部品の個々の必要性のために
それらの形状および大きさに応じて変形することができ
ること全意味する。
金属化キャリヤ2を使用する場合には、基板1の材料は
これらの材料(つまり基材1の材料と金属化キャリヤ2
の材料)がほぼ等しい熱膨張係数を有するように選定さ
れる。たとえば、キャリヤ2としては、基板1として使
用されているのと同じ材料に金属被覆が設けられたもの
を使用することができる。
チップキャリヤは被)夏によりI・−メチツクに気密に
封止することができる。その被・夏は誘電体注型材料ま
たは誘電体カバーによって形成することができる。
マイクロストリップ導線は波動インピーダンスを正確に
たとえば50オームに盛合させることができる。マイク
ロストリップ導線の幅は51以F1特にα1鳩〜1+w
の大きさである。誘電体基板1は好ましくはI111I
m〜α5a+の厚さ、特にQ、25■=10mitの厚
さである。キャリヤ2は好ましくはマイクロストリップ
導線回路20に対する′通気的接続部24′t−まだ充
分に形成することのできる厚さであるべきである。
マイクロストリップ導、I!は誘電体基板1上にたとえ
ばアルミニウムの蒸着およびその後に行なわれるアルミ
ニウム層のエツチングによって作ることができる。この
ようにして製作されたアルミニウム構成体がマイクロス
トリップ導線を形成する。
マイクロストリップ導線は厚膜技術を用いても製作する
ことができる。
半導体チップ4に付加的にまたは半導体チップ40代わ
りに、能動もしくは受動マイクロ波構成部品を基板1よ
り厳密に言えば、純粋な基板表面部またはマイクロスト
リップ導線上に設けることができる。
基板1は複数のキャリヤ2を有することもできる。誘電
体基板1は同様:C複数の穴ろを有することもできる。
誘1体基板1は同様に複数のチップ構成部品を1つの穴
6内に設置することもできる。
誘電体基板1上でのマイクロストリップ導線の必要な拡
大はマイクロストリップ導線の高さおよび(または)@
を変えることによって行なうことができる。
本発明にとって改要なことは、誘電体基板1上のマイク
ロストリップ導線とチップキャリヤが使用される回路の
接続部とO波動インピーダンスの盛合が誘電体基板1上
で、かっ誘電体基板1の下に設けられた金属材料が存在
する領域の外で行なわれることである。このように形成
されたチップキャリヤは全インピーダンスが最少になる
マイクロストリップ導線の波動インピーダンスの正確な
盛合は計算によりまだは経験的に生ぜしめられる。その
場合に必要なマイクロストリップ導線の厚み拡大はその
幾何学形状が、キャリヤ2と基板1とプレート20との
材料および形状1種゛々の比誘電率、マイクロ波の種々
の走行時間、漂遊電界、基板1およびプレート20上の
マイクa波導碧の種々の様式KffZ存する。チップキ
ャリヤからプレート20への電気的接続部においては波
動インピーダンスの突出が存在してはいけない。
誘電体基板1は基本的に任意の形状、たとえば円形、正
方形、長方形等の形状をとることができる。
上述したチップキャリヤは波動イノビーダンス盛合形ス
トリング導線だけでaなく、同様にマイクロ波4線回路
の任意の半導体素子および任意の材料にも適用可能であ
る。簿い基板1は幅狭のストリップ導線の形成を可能に
する。それにより、穴3の周囲に導線を高実装密度にて
実装することができるようになり、このことは穴3の内
部に配置される集積回路および(または)ノ・イブリッ
ト回路にとっては重要なことである。その場合には。
同時に、誘電体基板1上でかなり接近して隣接する導線
間の結合部の長さを短くすることができる。
チップキャリヤ上には、さらに、プレート材料およびチ
ップキャリヤに個々に波動インピーダンスが盛合させら
れたスパイダ(リードフレームンを設けることができる
(たとえばはんだ付けされる)。その場合に、スパイダ
の個々の盛合は種々の幾何学形状に形成されたスパイダ
フィンガによって得られる。
スパイダにおいては僅かな公差も実現可能ではないので
、誘電体基板1上のマイクロストリップ導線り波動イン
ピーダンスを盛合させることば有利である。というのは
、このようなマイクロストリップ導線はたとえば僅かな
公達を持つ厚膜技術によって製作することができるから
である。
上述したチップキャリヤの利点は製作、が簡単であるこ
とおよび据付けが簡単であることである。
キャリヤ2が比較的小さな直径を有するので、キャリヤ
2用の穴23はプレート20内に容易に設けることがで
きる。
キャリヤ2が中空ピンとして#作される場合には、その
キャリヤ2は熱容量が僅少となり、従ってはんだ付けが
容易になる。
上述したチップキャリヤ用としてm琳、を方法でスパイ
ダを製作することができ、それゆえ上述したチップキャ
リヤは構成型式が僅かしかなくても非常に多ぐの種々の
用途、特に30 GHz以下の用途に対して普遍的に使
用可能である。
上述したチップキャリヤにおいて重要なことは、出来る
限り薄く形成される誘電体基板1である。
このような誘電体基板1は、ストリップ導Ili!5間
の結合を妨げることなく、これらのストリップ導線の高
密変実装を可能にする。誘電体基板1はストリップ導線
5の配設されている面がキャリヤ2の外周を越えて突出
しているので、キャリヤ2を形成する金属の領域の外で
、ストリップ導線5はストリップ導線6のところで厚さ
を拡大することができる。高さおよび(または)l@が
拡大されたス) IJッグ導線6は機械的に非常に安定
し、スパイダを介してまたは直接的にプレートのストリ
ップ導線に接続し得るような幅になる。そしてかかる接
続は・特に高い機械的公差を必要としない。そのように
することにより、上述したチップキャリヤの据付が一層
簡単かつ安価になる。
〔発明0効果〕 以上に説明したように、本発明においては、誘電体基板
はキャリヤに取付けられる側の面がこのキャリヤの外周
を越えて突出しているので、誘電体基板がキャリヤの外
周と越えて突出している部分では、簡単な方法でチップ
キャリヤのマイクa波ス) IIノブ導線を幅拡大する
ことができ、それゆえ、チップキャリヤが取付けられる
べき使用材料との波動インピーダンスの正しい盛合が可
能になる。
さらに、本発明においては、チップキャリヤつ少なくと
も1個の電気的接続部用に接続帯片が使用される場合に
は、チップキャリヤをたとえばマスタープレート上に取
付ける際に実質的に突き合わせ面が生じない。それゆえ
、マイクa波の反射が回避される。このことは、本発明
にぶるチップキャリヤにおいては、少なくとも1個の接
続面が金属化される場合にもあてはまる、 また本発明によるチップキャリヤはアース接続線を短ぐ
することができる。従って、本発明によるチップキャリ
ヤはアース接続線のインダクタ7スを僅少にすることが
できる。
【図面の簡単な説明】
dr1図は本発明によるチップキャリヤの概略斜視図、
第2図はその一部所面爾面図である。 第6図はマイクロストリップ伝送線路に組込まれた本発
明によるチップキャリヤの一部断面側面図、第4図はそ
の概略平面図である。 @5図ンよ本発明によるチップキャリヤの寸法および材
料について説明するだめの概略図である。 1・・・誘電体基板、2・・・キャリヤ、3・・・穴、
4・・・半導体、5,6・・・マイクロストリップ伝送
線路、7・・接続面、8・・・接続帯片、11・・・マ
ース接続線、20・・マスタープレート、22・・・マ
イクロストリップ伝送m路、23・・・穴、24.25
・・・電気的結合部。 IGI IG2

Claims (1)

  1. 【特許請求の範囲】 1)1つの領域において導電性の少なくとも1個のキャ
    リヤと、導電面および少なくとも1個の穴を有する少な
    くとも1個の誘電体基板とを備え、その誘電体基板の穴
    内に少くとも1個の能動もしくは受動マイクロ波構成部
    品が設置されるマイクロ波用チップキャリヤにおいて、
    前記誘電体基板(1)の少なくとも1個の穴(3)は、
    前記少なくとも1個の誘電体基板(1)が前記1つの領
    域において導電性の少なくとも1個のキャリヤ(2)上
    に載置されるように、形状および大きさが合わせられ、
    少なくとも1個のマイクロ波半導体素子(4)が前記少
    なくとも1個の誘電体基板(1)の少なくとも1個の穴
    (3)内に設置され、前記少なくとも1個のマイクロ波
    半導体素子(4)のアース接続線(11)は、前記少な
    くとも1個の穴(3)内で、その穴(3)の下方に配置
    されている前記キャリヤ(2)の導電性領域に接続され
    、前記少なくとも1個の誘電体基板(1)は前記少なく
    とも1個のキャリヤ(2)上に載置される面が前記少な
    くとも1個のキャリヤ(2)の導電性領域よりも大きな
    寸法を有し、前記少なくとも1個の誘電体基板(1)上
    に形成された前記導電面はマイクロ波ストリップ導線(
    5)であり、そのマイクロ波ストリップ導線(5)は、
    前記少なくとも1個の誘電体基板(1)が前記少なくと
    も1個のキャリヤ(2)の導電性領域の外周よりも突出
    しているところに、チップキャリヤが取付けられる外部
    材料と通気的に盛合するために拡大部(6)を有するこ
    とを特徴とするマイクロ波用チップキャリヤ。 2)チップキャリヤの少なくとも1個の接続面(7)は
    金属化されていることを特徴とする特許請求の範囲第1
    項記載のチップキャリヤ。 3)少なくとも1個の接続帯片(8)が設けられている
    ことを特徴とする特許請求の範囲第1項または第2項記
    載のチップキャリヤ。 4)少なくとも1個のマイクロ波半導体素子(4)は被
    覆されていることを特徴とする特許請求の範囲第1項な
    いし第3項のいずれか1項に記載のチップキャリヤ。 5)少なくとも1個のマイクロ波半導体素子(4)はハ
    ーメチックにパッケージ化されていることを特徴とする
    特許請求の範囲第1項ないし第4項のいずれか1項に記
    載のチップキャリヤ。 6)少なくとも1個の誘電体基板(1)はセラミックか
    ら成ることを特徴とする特許請求の範囲第1項ないし第
    5項のいずれか1項に記載のチップキャリヤ。 7)少なくとも1個の誘電体基板(1)は0.05mm
    〜0.5mmの厚さを有することを特徴とする特許請求
    の範囲第1項ないし第6項のいずれか1項に記載のチッ
    プキャリヤ。 8)少なくとも1個のキャリヤ(2)は少なくとも一部
    分が金属化されていることを特徴とする特許請求の範囲
    第1項ないし第7項のいずれか1項に記載のチップキャ
    リヤ。 9)少なくとも1個の誘電体基板(1)は4〜12の比
    誘電率を有することを特徴とする特許請求の範囲第1項
    ないし第8項のいずれか1項に記載のチップキャリヤ。 10)拡大されたストリップ導線(6)は5mm以下の
    幅を有することを特徴とする特許請求の範囲第1項ない
    し第9項のいずれか1項に記載のチップキャリヤ。 11)拡大されていないストリップ導線(5)は1mm
    以下の幅を有することを特徴とする特許請求の範囲第1
    項ないし第10項のいずれか1項に記載のチップキャリ
    ヤ。
JP60245264A 1984-11-02 1985-10-31 マイクロ波用チツプキヤリヤ Expired - Lifetime JPH0680746B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3440171 1984-11-02
DE3440171.7 1984-11-02

Publications (2)

Publication Number Publication Date
JPS61114562A true JPS61114562A (ja) 1986-06-02
JPH0680746B2 JPH0680746B2 (ja) 1994-10-12

Family

ID=6249405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60245264A Expired - Lifetime JPH0680746B2 (ja) 1984-11-02 1985-10-31 マイクロ波用チツプキヤリヤ

Country Status (4)

Country Link
US (1) US4992851A (ja)
EP (1) EP0180906B1 (ja)
JP (1) JPH0680746B2 (ja)
DE (1) DE3567771D1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0452752B1 (en) * 1990-04-16 1996-12-18 Fujitsu Limited Chip carrier for enabling production of high performance microwave semiconductor device by disposing semiconductor chip thereon
US5126827A (en) * 1991-01-17 1992-06-30 Avantek, Inc. Semiconductor chip header having particular surface metallization
US6172412B1 (en) 1993-10-08 2001-01-09 Stratedge Corporation High frequency microelectronics package
SE508138C2 (sv) 1996-12-20 1998-08-31 Ericsson Telefon Ab L M Metod och anordning för anslutning av elektrisk komponent till kretskort
SE508139C2 (sv) * 1996-12-20 1998-08-31 Ericsson Telefon Ab L M Metod och anordning för anslutning av elektrisk komponent till kretskort
WO2000075990A1 (en) * 1999-06-07 2000-12-14 Ericsson Inc. High impedance matched rf power transistor
DE20012450U1 (de) 2000-07-18 2000-11-23 ROSENBERGER Hochfrequenztechnik GmbH & Co. KG, 84562 Mettenheim Gehäuse für eine integrierte Schaltung
US6586833B2 (en) 2000-11-16 2003-07-01 Silicon Semiconductor Corporation Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines
TWI269414B (en) * 2005-06-20 2006-12-21 Via Tech Inc Package substrate with improved structure for thermal dissipation and electronic device using the same
US8922293B2 (en) 2008-06-09 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Microstrip lines with tunable characteristic impedance and wavelength
US8279025B2 (en) 2008-12-09 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Slow-wave coaxial transmission line having metal shield strips and dielectric strips with minimum dimensions
US8324979B2 (en) * 2009-02-25 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Coupled microstrip lines with ground planes having ground strip shields and ground conductor extensions

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202925C (ja) * 1969-04-30 1900-01-01
US3590341A (en) * 1968-08-19 1971-06-29 Kmc Semiconductor Corp Microwave transistor package
DE1914442C3 (de) * 1969-03-21 1978-05-11 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiteranordnung
GB1327352A (en) * 1971-10-02 1973-08-22 Kyoto Ceramic Semiconductor device
JPS5228547B2 (ja) * 1972-07-10 1977-07-27
US3946428A (en) * 1973-09-19 1976-03-23 Nippon Electric Company, Limited Encapsulation package for a semiconductor element
GB1504025A (en) * 1974-09-03 1978-03-15 Hughes Aircraft Co Microwave coupling device
JPS52120768A (en) * 1976-04-05 1977-10-11 Nec Corp Semiconductor device
GB2007911B (en) * 1977-10-12 1982-03-24 Secr Defence Methods of packaging microwave intergrated circuits and to microwave intergrated circiuted packages
JPS5471572A (en) * 1977-11-18 1979-06-08 Fujitsu Ltd Semiconductor device
JPS55120152A (en) * 1979-03-09 1980-09-16 Fujitsu Ltd Semiconductor device
JPS55140251A (en) * 1979-04-12 1980-11-01 Fujitsu Ltd Semiconductor device
GB8304890D0 (en) * 1983-02-22 1983-03-23 Smiths Industries Plc Chip-carrier substrates

Also Published As

Publication number Publication date
DE3567771D1 (en) 1989-02-23
EP0180906B1 (de) 1989-01-18
EP0180906A1 (de) 1986-05-14
US4992851A (en) 1991-02-12
JPH0680746B2 (ja) 1994-10-12

Similar Documents

Publication Publication Date Title
US4925024A (en) Hermetic high frequency surface mount microelectronic package
EP0503200B1 (en) Package for microwave integrated circuit
US7520054B2 (en) Process of manufacturing high frequency device packages
US4259684A (en) Packages for microwave integrated circuits
US4949225A (en) Circuit board for mounting electronic components
GB2292010A (en) Ceramic package for a semiconductor device
JP2004023096A (ja) ヒートシンク装置
JPS61251059A (ja) マイクロ波集積回路パツケ−ジ
JPS61114562A (ja) マイクロ波用チツプキヤリヤ
EP0912997A1 (en) Rf power package with a dual ground
US4996588A (en) Device for interconnection and protection of a bare microwave component chip
EP0235503B1 (en) Hermetic high frequency surface mount microelectronic package
US5099395A (en) Circuit board for mounting electronic components
US7471520B2 (en) Impedance matching external component connections with uncompensated leads
EP0001890B1 (en) Improvements in or relating to microwave integrated circuit packages
US3710202A (en) High frequency power transistor support
JPH0287701A (ja) 高周波集積回路用パッケージ
JP2000183488A (ja) ハイブリッドモジュール
JPH02198158A (ja) 半導体装置
JPH11204690A (ja) 表面実装型パッケージ及び半導体装置
EP0732745A2 (en) Microstrip microwave package
US6239400B1 (en) Method and device for connecting two millimeter elements
US6560121B1 (en) Method for surface mounting of a microwave package on a printed circuit and package and printed circuit for implementing said method
JP4127589B2 (ja) 高周波半導体装置用パッケージおよび高周波半導体装置
JP2004048617A (ja) 高周波用伝送線路基板