JPH0680746B2 - マイクロ波用チツプキヤリヤ - Google Patents

マイクロ波用チツプキヤリヤ

Info

Publication number
JPH0680746B2
JPH0680746B2 JP60245264A JP24526485A JPH0680746B2 JP H0680746 B2 JPH0680746 B2 JP H0680746B2 JP 60245264 A JP60245264 A JP 60245264A JP 24526485 A JP24526485 A JP 24526485A JP H0680746 B2 JPH0680746 B2 JP H0680746B2
Authority
JP
Japan
Prior art keywords
carrier
chip carrier
dielectric substrate
chip
microwave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60245264A
Other languages
English (en)
Other versions
JPS61114562A (ja
Inventor
カール、プラツツエーダー
ワルター、チンマーマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPS61114562A publication Critical patent/JPS61114562A/ja
Publication of JPH0680746B2 publication Critical patent/JPH0680746B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/226—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for HF amplifiers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/737—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a laterally-adjacent lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Waveguides (AREA)
  • Waveguide Connection Structure (AREA)
  • Non-Reversible Transmitting Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、１つの領域に導電性を有する少なくとも１個
のキヤリヤと、導電面および少なくとも１個の穴を有す
る少なくとも１個の誘電体基板とを備え、その誘電体基
板の穴内に能動もしくは受動マイクロ波構成部品が設置
されるマイクロ波構成部品用チツプキヤリヤに関する。
〔従来の技術〕
マイクロ波半導体、例えば集積化ヒ化ガリウム製マイク
ロ波チツプにとつては波動インピーダンスの正確なケー
スが必要である。マイクロ波半導体チツプをケース内に
カプセル化する際またはマイクロ波半導体チツプをチツ
プキヤリヤ上に取付ける際には、最良のマイクロ波特
性，良好な熱排出，完全に検査できること，および、ユ
ーザ側にて簡単に設置できることが必要である。
チツプキヤリヤを使用しないで半導体チツプを直接集積
回路内にマウントする場合、この半導体チツプはこの回
路内にダイレクト（直接）マウントする前には僅かしか
試験することができない。そのために、かかる半導体チ
ツプにおいては故障率が比較的高い。
米国特許第4115837号明細書によれば集積回路用チツプ
キヤリヤが公知である。この場合には集積回路は絶縁基
板上に設けられる。集積回路との出来る限り多くの電気
的結合部を設けることができるようにするために、絶縁
基板はキヤリヤに固定される側の面がこのキヤリヤの外
周を越えて突出させられている。このようなキヤリヤは
マイクロ波には用いられない。テスト用に、絶縁基板の
下面の周縁が金属化される。全面に施されるのではない
この金属化領域はマイクロ波の伝送を妨害する。テスト
だけを行ない得るようにするために、このチツプキヤリ
ヤにおいてはチツプと絶縁基板の下面のこの金属化領域
との間には複雑に構成された電気的結合部が設けられて
いる。テスト用以外には、チツプのアース導体が絶縁基
板の下面を越えないように設けられている。
米国特許第4340902号明細書によれば、良好な熱排出を
得るためにチツプを金属片に取付けるようにしたチツプ
キヤリヤが公知である。多層セラミツク構造体を貫通し
て案内されている複雑な構成のアース導体によつて、チ
ツプはこのチツプの基台とキヤリヤとの間に配置されて
いる金属板に結合される。このチツプキヤリヤの構造は
複雑であり、かつ、任意のプレート上の任意のマイクロ
波構成素子に対して柔軟に整合可能ではない。
米国特許第3864727号明細書によれば、チツプを絶縁基
板に取付けるようにしたチツプキヤリヤが公知である。
この絶縁基板は金属キヤリヤに取付けられ、そして、こ
のキヤリヤはその基板が載置される側の面がその基板を
外周を越えて大幅に突出させられている。このようなチ
ツプキヤリヤは幅広のストリツプ導線を有しており、プ
レート上に取付可能ではなく、かつ、構造上の理由から
マイクロ波回路に適用できない。
米国特許第3946428号明細書によれば、チツプを誘電体
基板の穴内にて金属中間片に取付け、この金属中間片を
金属キヤリヤに取付けるようにしたチツプキヤリヤが公
知である。その場合に、金属キヤリヤは誘電体基板と同
じ外形寸法を有する。波動インピーダンスの整合は付加
的な誘電体基台によつて行なわれる。それゆえ、構造が
複雑になり、しかも僅かな個数のストリツプ導線しか設
けることができない。
米国特許第3769560号明細書によれば、複雑に構成され
しかも電気的アース導体のために特別な電気的結合部を
必要とするチツプキヤリヤが公知である。このようなチ
ツプキヤリヤはマイクロ波用途には特に適さない。
米国特許第3590341号明細書によれば、トランジスタを
構成する際に対称性の理由からトランジスタのエミツタ
のために２本の電気導線を必要とするチツプキヤリヤが
公知である。トランジスタのエミツタのためのこれらの
分離された導線は、チツプキヤリヤのみならず、このチ
ツプキヤリヤが配設されるプレート片にも多くのスペー
スを必要とし、かつ同様に材料に費用がかかりすぎる。
このチツプキヤリヤにおいては熱排出が同様に悪い。
米国特許第3651434号明細書によれば、誘電体基板をキ
ヤリヤに取付けるようにしたチツプキヤリヤが公知であ
る。誘電体基板の穴の内部ではマイクロ波構成素子がキ
ヤリヤに取付けられている。誘電体基板とキヤリヤとの
間には、キヤリヤを金属化する少なくとも１つの領域が
形成されている。この金属化領域は、誘電体基板がキヤ
リヤ上に載置される側の面内に、誘電体基板の外周をか
なり越えて延在している。誘電体基板は比較的厚い。従
つて、電気的接続部はその全長に亘つて比較的厚くなけ
ればならず、このことは電気導体の実装密度を低下させ
てしまう。チツプキヤリヤのこのような構成は複雑であ
るばかりでなく、マイクロ波用途にとつても特に好まし
くない。電気接続部を備えたかかるチツプキヤリヤを種
々の用途、特に種々の使用回路に適合させることは、少
なくとも簡単な方法では可能ではない。
〔発明が解決しようとする問題点〕
本発明は、電気導体を簡単な方法にてインピーダンス整
合することができ、最良のマイクロ波特性を有すること
ができ、良好な熱排出を持ち、半導体を担持するチツプ
キヤリヤの試験を簡単な方法にて行なうことができ、ユ
ーザ側で簡単に設置することができ、単純な構成を有
し、かつ、マイクロ波伝送線路の高密度実装を基本的に
可能にするような、冒頭で述べた種類のチツプキヤリヤ
を提供することを目的とする。
〔問題点を解決するための手段〕
このような目的を達成するために、本発明は、冒頭で述
べた種類のチツプキヤリヤにおいて、誘電体基板の少な
くとも１個の穴はその少なくとも１個の誘電体基板が１
つの領域において導電性の少なくとも１個のキヤリヤ上
に載置されるように形状および大きさが合わせられ、少
なくとも１個のマイクロ波半導体素子が前記少なくとも
１個の誘電体基板の少なくとも１個の穴（３）内に設置
され、前記少なくとも１個のマイクロ波半導体素子のア
ース接続線は前記少なくとも１個の穴内でその穴の下方
に配置されている前記キヤリヤの導電性領域に接続さ
れ、前記少なくとも１個の誘電体基板は前記少なくとも
１個のキヤリヤ上に載置される側の面が前記少なくとも
１個のキヤリヤの導電性領域よりも大きな寸法を有し、
前記少なくとも１個の誘電体基板上に形成された導電面
はマイクロ波ストリツプ導線であり、そして、そのマイ
クロ波ストリツプ導線は前記少なくとも１個の誘電体基
板が前記少なくとも１個のキヤリヤの導電性領域の外周
よりも突出しているところに、チツプキヤリヤが取付け
られる外部材料と電気的に整合するために拡大部を有す
ることを特徴とする。
誘電体基板がセラミックプレートから成ることは有利で
ある。
本発明によるチツプキヤリヤにおいては、キヤリヤ全体
を金属で製作してもよい。しかしながらキヤリヤは金属
化するようにしてもよい。この金属化はキヤリヤの全表
面に亘つて行なわれなくてもよい。その場合に、マイク
ロストリツプ導線が幅拡大および（または）厚み拡大さ
れる個所の近傍では、金属化が大規模に行なわれないよ
うにすることは重要である。その場合に、半導体のアー
ス接続線がその金属化領域を介して使用回路のアースと
電気的に接続され得るような規模にて、キヤリヤの金属
化が行なわれることは重要である。同時に、この金属化
領域を介して同様に熱が排出される。使用された半導体
においてどの程度熱が発生するかに応じて、金属化すな
わちキヤリヤの金属特性を適合させることができる。
〔実施例〕
次に本発明の実施例を図面に基づいて詳細に説明する。
第１図および第２図には本発明によるチツプキヤリヤが
示されている。マイクロストリツプ導線（接続導体）５
と形状可変の穴３とが設けられている誘導体基板１は、
その穴３を通してキヤリヤ２に触ることができるよう
に、そのキヤリヤ２と結合されている。キヤリヤ２は特
に円柱状金属ピンの形状に形成されている。穴３内では
キヤリヤ２上に、アース接続線11を有する半導体チツプ
４が設置されている。半導体チツプ４のそのほかの接続
線10は誘電体基板１に設けられているマイクロストリツ
プ導線５に接続されている。
キヤリヤ２は誘電体基板１の載置される面が誘電体基板
１の外形よりも小さく形成されている。誘電体基板１が
載置されているキヤリア２の載置面の外周よりも外側に
位置しているマイクロストリツプ導線６は、チツプキヤ
リヤの取付けられるマスタープレート20（第３図および
第４図参照）の使用材料と波動インピーダンスが正しく
整合するように、幅が拡大されている。マスタープレー
ト20としてはたとえばテフロンRTデユロイド（Duroid）
5880,0.38mmを使用することができる。マスタープレー
ト20は同様にセラミツクプレートを使用することもでき
る。チツプキヤリヤの接続面７は金属化することができ
る。しかしながら、チツプキヤリヤには接続帯片を設け
ることもできる。接続帯片８を使用したりまたは接続面
７を金属化すると、突き合わせ面の形成が回避される。
半導体４の被覆すなわち半導体４のハーメチツクなパツ
ケージ化は上述した米国特許明細書により専門家にはよ
く知られている方法にて行なうことができる。
第３図および第４図にはマイクロストリツプ導線回路に
マウントされたチツプキヤリヤが示されている。このマ
ウントはマスタープレート20上にチツプキヤリヤを取付
けることによつて行なわれる。マウントのために、チツ
プキヤリヤのキヤリヤ２（金属ピン）はマイクロストリ
ツプ導線回路20の穴23内に設置され、裏側でアース24に
電気的に結合される。チツプキヤリヤのそのほかの接続
部25はマスタープレート20の上面に設けられている。
チツプキヤリヤのマイクロストリツプ導線とマスタープ
レートのマイクロストリツプ導線との間の突き合わせ個
所は、回路技術的に望ましければ、出来る限り小さくさ
れる。電気的接続部24,25はこのために接着剤またはは
んだによつて製作される。このようにして、第３図に図
示されているように、チツプキヤリヤに金属化面７を使
用する際にもまた接続帯片８（接続リード）を使用する
際にも、チツプキヤリヤとマスタープレートのマイクロ
ストリツプ導線回路との間には、実質的に突き合せ面を
有しない電気的接続が形成される。それにより、マイク
ロ波の反射が回避される。
マスタープレート20の裏面側ではキヤリヤ２の金属化領
域とマスタープレート20の裏面カバー21との間に電気的
結合が形成される。マスタープレート20の上面側ではチ
ツプキヤリヤの電気的接続部と個々のマイクロストリツ
プ導線22との間に電気的結合が形成される。
チツプキヤリヤに接続帯片８を使用する際には、チツプ
キヤリヤの接続面７の該当部分のマスタープレート20の
マイクロストリップ導線22との間には金属化接着剤また
ははんだが設けられ、接続帯片８が簡単な方法にて折曲
げられてその金属化接続剤または金属化はんだならびに
マスタープレート20上のマイクロストリップ導線22と結
合される。
第４図にはチツプキヤリヤが取付けられているマスター
プレート（マイクロストリツプ導線回路）20の正面図が
示されている。チツプキヤリヤのキヤリヤ２はマスター
プレート20の穴23にぴつたり合わせられている。穴23は
チツプキヤリヤのマイクロストリツプ導線６を簡単な方
法にてマスタープレート20のマイクロストリツプ導線22
に結合することができるようにマスタープレート20上に
設けられている。
第５図にはチツプキヤリヤの優れた寸法および材料が示
されている。チツプキヤリヤの誘電体基板１は特に酸化
アルミニウム（Al2O3）から成り、そして特に10milの厚
さである。誘電体基板１はたとえば5.0mmの直径の円板
またはチツプキヤリア軸に垂直な両方向の各々の大きさ
が5.0mmの直径に形成され得る。チツプキヤリヤのキヤ
リヤ２は特に円柱状金属ピンから成る。のキヤリヤ２は
特に3.0mmの直径および1.0mmの高さを有する。
金属キヤリヤ２を使用して、その金属キヤリヤ２上に直
接構成部品４をマウントすると、熱排出が最良となり、
かつ、同時に非常に低インピーダンスのアース接続が作
られるという利点がある。それに対して、金属化キヤリ
ヤ２を使用すると、隣接する材料の熱膨張係数の整合に
関する利点が得られる。
種々の構成部品の形状および大きさに関する要件に穴３
を適合させることにより、チツプ構成部品とマイクロス
トリツプ導線および金属キヤリヤまたは金属化キヤリヤ
２との間の接続線を出来る限り短くすることができる。
誘電体基板が直接キヤリヤ２上に載置されるので、誘電
体基板１は非常に薄く形成することができる。このこと
により、マイクロストリツプ導線は30GHz以下の周波数
の際にも僅かな幅にて形成されなければならず、それゆ
えマイクロストリツプ導線の個数が予め決められている
場合には穴３をその個数に応じて小さく形成することが
できるという利点が奏される。このことから、チツプ接
点とマイクロストリップ導線およびキヤリヤ２との間の
接続線を同様に短くすることができるようになり、その
結果全インピーダンスを減少させることができる。
チツプキヤリヤは特にマイクロ波集積回路用に適してい
る。チツプ接点，マイクロストリツプ導線および金属キ
ヤリヤまたは金属化キヤリヤ２は必要に応じてカプセル
化される前に触れることができるので、既にチツプキヤ
リヤ内に組込まれているマイクロ波構成部品を容易に測
定し、試験しまたは検定することができる。チツプキヤ
リヤは、種々の構成部品，モジユールおよび回路用に使
用することができるので、多方面に使用可能である。さ
らに、このようなチツプキヤリヤは基板１の上部にカバ
ーキヤツプを取付けることにより容易にハーメチツクに
封止することができる。
穴３をマイクロ波構成部品の形状および大きさに適合さ
せることは、この穴３を、チツプキヤリヤ上に取付けら
れるべき各マイクロ波構成部品の個々の必要性のために
それらの形状および大きさに応じて変形することができ
ることを意味する。金属化キヤリヤ２を使用する場合に
は、基板１の材料はこれらの材料（つまり基材１の材料
と金属化キヤリヤ２の材料）がほぼ等しい熱膨張係数を
有するように選定される。たとえば、キヤリヤ２として
は、基板１として使用されているのと同じ材料に金属被
覆が設けられたものを使用することができる。
チツプキヤリヤは被覆によりハーメチツクに気密に封止
することができる。その被覆は誘電体注型材料または誘
電体カバーによつて形成することができる。
マイクロストリツプ導線は波動インピーダンスを正確に
たとえば50オームに整合させることができる。マイクロ
ストリップ導線の幅は5mm以下、特に0.1mm〜1mmの大き
さである。誘電体基板１は好ましくは0.1mm〜0.5mmの厚
さ、特に0.25mm＝10milの厚さである。キヤリヤ２は好
ましくはマイクロストリツプ導線回路20に対する電気的
接続部24をまだ充分に形成することのできる厚さである
べきである。
マイクロストリツプ導線は誘電体基板１上にたとえばア
ルミニウムの蒸着およびその後に行なわれるアルミニウ
ム層のエツチングによつて作ることができる。このよう
にして製作されたアルミニウム構成体がマイクロストリ
ツプ導線を形成する。マイクロストリツプ導線は厚膜技
術を用いても製作することができる。
半導体チツプ４に付加的にまたは半導体チツプ４の化わ
りに、能動もしくは受動マイクロ波構成部品を基板１よ
り厳密に言えば、純粋な基板表面部またはマイクロスト
リツプ導線上に設けることができる。
基板１は複数のキヤリヤ２を有することもできる。誘電
体基板１は同様に複数の穴３を有することもできる。誘
電体基板１は同様に複数のチツプ構成部品を１つの穴３
内に設置することもできる。
誘電体基板１上でのマイクロストリツプ導線の必要な拡
大はマイクロストリツプ導線の高さおよび（または）幅
を変えることによつて行なうことができる。
本発明にとつて重要なことは、誘電体聞板１上のマイク
ロストリツプ導線とチツプキヤリヤが使用される回路の
接続部との波動インピーダンスの整合が誘電体基板１上
で、かつ誘電体基板１の下に設けられた金属材料が存在
する領域の外で行なわれることである。このように形成
されたチツプキヤリヤは全インピーダンスが最少にな
る。
マイクロストリツプ導線の波動インピーダンスの正確な
整合は計算によりまたは経験的に生ぜしめられる。その
場合に必要なマイクロストリツプ導線の厚み拡大はその
幾何学形状が、キヤリヤ２と基板１とプレート20との材
料および形状，種々の比誘電率，マイクロ波の種々の走
行時間，漂遊電界，基板１およびプレート20上のマイク
ロ波導線の種々の様式に依存する。チツプキヤリヤから
プレート20への電気的接続部においては波動インピーダ
ンスの突出が存在してはいけない。
誘電体基板１は基本的に任意の形状、たとえば円形，正
方形，長方形等の形状をとることができる。
上述したチツプキヤリヤは波動インピーダンス整合形ス
トリツプ導線だけではなく、同様にマイクロ波導線回路
の任意の半導体素子および任意の材料にも適用可能であ
る。薄い基板１は幅狭のストリツプ導線の形成を可能に
する。それにより、穴３の周囲に導線を高実装密度にて
実装することができるようになり、このことは穴３の内
部に配置される集積回路および（または）ハイブリツト
回路にとつては重要なことである。その場合には、同時
に、誘電体基板１上でかなり接近して隣接する導線間の
結合部の長さを短くすることができる。
チツプキヤリヤ上には、さらに、プレート材料およびチ
ツプキヤリヤに個々に波動インピーダンスが整合させら
れたスパイダ（リードフレーム）を設けることができる
（たとえばはんだ付けされる）。その場合に、スパイダ
の個々の整合は種々の幾何学形状に形成されたスパイダ
フインガによつて得られる。
スパイダにおいては僅かな公差も実現可能ではないの
で、誘電体基板１上のマイクロストリツプ導線の波動イ
ンピーダンスを整合させることは有利である。というの
は、このようなマイクロストリツプ導線はたとえば僅か
な公差を持つ厚膜技術によつて製作することができるか
らである。
上述したチツプキヤリヤの利点は製作が簡単であること
および据付けが簡単であることである。キヤリヤ２が比
較的小さな直径を有するので、キヤリヤ２用の穴23はプ
レート20内に容易に設けることができる。
キヤリヤ２が中空ピンとして製作される場合には、その
キヤリヤ２は熱容量が僅少となり、従つてはんだ付けが
容易になる。
上述したチツプキヤリヤ用として簡単な方法でスパイダ
を製作することができ、それゆえ上述したチツプキヤリ
ヤは構成型式が僅かしかなくても非常に多くの種々の用
途、特に30GHz以下の用途に対して普遍的に使用可能で
ある。
上述したチツプキヤリヤにおいて重要なことは、出来る
限り薄く形成される誘電体基板１である。このような誘
電体基板１は、ストリツプ導線５間の結合を妨げること
なく、これらのストリツプ導線の高密度実装を可能にす
る。誘電体基板１はストリツプ導線５の配設されている
面がキヤリヤ２の外周を越えて突出しているので、キヤ
リヤ２を形成する金属の領域の外で、ストリツプ導線５
はストリツプ導線６のところで厚さの拡大することがで
きる。高さおよび（または）幅が拡大されたストリツプ
導線６は機械的に非常に安定し、スパイダを介してまた
は直接的にプレートのストリツプ導線に接続し得るよう
な幅になる。そしてかかる接続は特に高い機械的公差を
必要としない。そのようにすることにより、上述したチ
ツプキヤリヤの据付が一層簡単かつ安価になる。
〔発明の効果〕
以上に説明したように、本発明においては、誘電体基板
はキヤリヤに取付けられる側の面がこのキヤリヤの外周
を越えて突出しているので、誘電体基板がキヤリヤの外
周を越えて突出している部分では、簡単な方法でチツプ
キヤリヤのマイクロ波ストリツプ導線を幅拡大すること
ができ、それゆえ、チツプキヤリヤが取付けられるべき
使用材料との波動インピーダンスの正しい整合が可能に
なる。
さらに、本発明においては、チツプキヤリヤの少なくと
も１個の電気的接続部用に接続帯片が使用される場合に
は、チツプキヤリヤをたとえばマスタープレート上に取
付ける際に実質的に突き合わせ面が生じない。それゆ
え、マイクロ波の反射が回避される。このことは、本発
明によるチツプキヤリヤにおいては、少なくとも１個の
接続面が金属化される場合にもあてはまる。
また本発明によるチツプキヤリヤはアース接続線を短く
することができる。従つて、本発明によるチツプキヤリ
ヤはアース接続線のインダクタンスを僅少にすることが
できる。
【図面の簡単な説明】
第１図は本発明によるチツプキヤリヤの概略斜視図、第
２図はその一部断面側面図である。 第３図はマイクロストリツプ伝送線路に組込まれた本発
明によるチツプキヤリヤの一部断面側面図、第４図はそ
の概略平面図である。 第５図は本発明によるチツプキヤリヤの寸法および材料
について説明するための概略図である。 １……誘電体基板、２……キヤリヤ、３……穴、４……
半導体、5,6……マイクロストリツプ伝送線路、７……
接続面、８……接続帯片、11……マース接続線、20……
マスタープレート、22……マイクロストリツプ伝送線
路、23……穴、24,25……電気的結合部。

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】１つの領域において導電性の少なくとも１
    個のキヤリヤと、導電面および少なくとも１個の穴を有
    する少なくとも１個の誘電体基板とを備え、その誘電体
    基板の穴内に少くとも１個の能動もしくは受動マイクロ
    波構成部品が設置されるマイクロ波用チツプキヤリヤに
    おいて、前記誘電体基板（１）の少なくとも１個の穴
    （３）は、前記少なくとも１個の誘電体基板（１）が前
    記１つの領域において導電性の少なくとも１個のキヤリ
    ヤ（２）上に載置されるように、形状および大きさが合
    わせられ、少なくとも１個のマイクロ波半導体素子
    （４）が前記少なくとも１個の誘電体基板（１）の少な
    くとも１個の穴（３）内に設置され、前記少なくとも１
    個のマイクロ波半導体素子（４）のアース接続線（11）
    は、前記少なくとも１個の穴（３）内で、その穴（３）
    の下方に配置されている前記キヤリヤ（２）の導電性領
    域に接続され、前記少なくとも１個の誘電体基板（１）
    は前記少なくとも１個のキヤリヤ（２）上に載置される
    面が前記少なくとも１個のキヤリヤ（２）の導電性領域
    よりも大きな寸法を有し、前記少なくとも１個の誘電体
    基板（１）上に形成された前記導電面はマイクロ波スト
    リツプ導線（５）であり、そのマイクロ波ストリツプ導
    線（５）は、前記少なくとも１個の誘電体基板（１）が
    前記少なくとも１個のキヤリヤ（２）の導電性領域の外
    周よりも突出しているところに、チツプキヤリヤが取付
    けられる外部材料と電気的に整合するために拡大部
    （６）を有することを特徴とするマイクロ波用チツプキ
    ヤリヤ。
  2. 【請求項２】チツプキヤリヤの少なくとも１個の接続面
    （７）は金属化されていることを特徴とする特許請求の
    範囲第１項記載のチツプキヤリヤ。
  3. 【請求項３】少なくとも１個の接続帯片（８）が設けら
    れていることを特徴とする特許請求の範囲第１項または
    第２項記載のチツプキヤリヤ。
  4. 【請求項４】少なくとも１個のマイクロ波半導体素子
    （４）は被覆されていることを特徴とする特許請求の範
    囲第１項ないし第３項のいずれか１項に記載のチツプキ
    ヤリヤ。
  5. 【請求項５】少なくとも１個のマイクロ波半導体素子
    （４）はハーメチツクにパツケージ化されていることを
    特徴とする特許請求の範囲第１項ないし第４項のいずれ
    か１項に記載のチツプキヤリヤ。
  6. 【請求項６】少なくとも１個の誘電体基板（１）はセラ
    ミツクから成ることを特徴とする特許請求の範囲第１項
    ないし第５項のいずれか１項に記載のチツプキヤリヤ。
  7. 【請求項７】少なくとも１個の誘電体基板（１）は0.05
    mm〜0.5mmの厚さを有することを特徴とする特許請求の
    範囲第１項ないし第６項のいずれか１項に記載のチツプ
    キヤリヤ。
  8. 【請求項８】少なくとも１個のキヤリヤ（２）は少なく
    とも一部分が金属化されていることを特徴とする特許請
    求の範囲第１項ないし第７項のいずれか１項に記載のチ
    ツプキヤリヤ。
  9. 【請求項９】少なくとも１個の誘電体基板（１）は４〜
    12の比誘電率を有することを特徴とする特許請求の範囲
    第１項ないし第８項のいずれか１項に記載のチツプキヤ
    リヤ。
  10. 【請求項１０】拡大されたストリツプ導線（６）は5mm
    以下の幅を有することを特徴とする特許請求の範囲第１
    項ないし第９項のいずれか１項に記載のチツプキヤリ
    ヤ。
  11. 【請求項１１】拡大されていないストリツプ導線（５）
    は1mm以下の幅を有することを特徴とする特許請求の範
    囲第１項ないし第10項のいずれか１項に記載のチツプキ
    ヤリヤ。
JP60245264A 1984-11-02 1985-10-31 マイクロ波用チツプキヤリヤ Expired - Lifetime JPH0680746B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3440171.7 1984-11-02
DE3440171 1984-11-02

Publications (2)

Publication Number Publication Date
JPS61114562A JPS61114562A (ja) 1986-06-02
JPH0680746B2 true JPH0680746B2 (ja) 1994-10-12

Family

ID=6249405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60245264A Expired - Lifetime JPH0680746B2 (ja) 1984-11-02 1985-10-31 マイクロ波用チツプキヤリヤ

Country Status (4)

Country Link
US (1) US4992851A (ja)
EP (1) EP0180906B1 (ja)
JP (1) JPH0680746B2 (ja)
DE (1) DE3567771D1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69123626T2 (de) * 1990-04-16 1997-04-17 Fujitsu Ltd Chipträger zum Herstellen einer Mikrowellen-Halbleiteranordnung hoher Leistung durch Anordnen eines Halbleiterchips darauf
US5126827A (en) * 1991-01-17 1992-06-30 Avantek, Inc. Semiconductor chip header having particular surface metallization
US6172412B1 (en) 1993-10-08 2001-01-09 Stratedge Corporation High frequency microelectronics package
SE508138C2 (sv) 1996-12-20 1998-08-31 Ericsson Telefon Ab L M Metod och anordning för anslutning av elektrisk komponent till kretskort
SE508139C2 (sv) * 1996-12-20 1998-08-31 Ericsson Telefon Ab L M Metod och anordning för anslutning av elektrisk komponent till kretskort
AU5304500A (en) * 1999-06-07 2000-12-28 Ericsson Inc. High impedance matched rf power transistor
DE20012450U1 (de) 2000-07-18 2000-12-28 ROSENBERGER Hochfrequenztechnik GmbH & Co. KG, 84562 Mettenheim Gehäuse für eine integrierte Schaltung
US6649975B2 (en) 2000-11-16 2003-11-18 Silicon Semiconductor Corporation Vertical power devices having trench-based electrodes therein
TWI269414B (en) * 2005-06-20 2006-12-21 Via Tech Inc Package substrate with improved structure for thermal dissipation and electronic device using the same
US8922293B2 (en) 2008-06-09 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Microstrip lines with tunable characteristic impedance and wavelength
US8279025B2 (en) 2008-12-09 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Slow-wave coaxial transmission line having metal shield strips and dielectric strips with minimum dimensions
US8324979B2 (en) * 2009-02-25 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Coupled microstrip lines with ground planes having ground strip shields and ground conductor extensions

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202925C (ja) * 1969-04-30 1900-01-01
US3590341A (en) * 1968-08-19 1971-06-29 Kmc Semiconductor Corp Microwave transistor package
DE1914442C3 (de) * 1969-03-21 1978-05-11 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiteranordnung
GB1327352A (en) * 1971-10-02 1973-08-22 Kyoto Ceramic Semiconductor device
JPS5228547B2 (ja) * 1972-07-10 1977-07-27
US3946428A (en) * 1973-09-19 1976-03-23 Nippon Electric Company, Limited Encapsulation package for a semiconductor element
GB1504025A (en) * 1974-09-03 1978-03-15 Hughes Aircraft Co Microwave coupling device
JPS52120768A (en) * 1976-04-05 1977-10-11 Nec Corp Semiconductor device
GB2007911B (en) * 1977-10-12 1982-03-24 Secr Defence Methods of packaging microwave intergrated circuits and to microwave intergrated circiuted packages
JPS5471572A (en) * 1977-11-18 1979-06-08 Fujitsu Ltd Semiconductor device
JPS55120152A (en) * 1979-03-09 1980-09-16 Fujitsu Ltd Semiconductor device
JPS55140251A (en) * 1979-04-12 1980-11-01 Fujitsu Ltd Semiconductor device
GB8304890D0 (en) * 1983-02-22 1983-03-23 Smiths Industries Plc Chip-carrier substrates

Also Published As

Publication number Publication date
US4992851A (en) 1991-02-12
DE3567771D1 (en) 1989-02-23
JPS61114562A (ja) 1986-06-02
EP0180906A1 (de) 1986-05-14
EP0180906B1 (de) 1989-01-18

Similar Documents

Publication Publication Date Title
US4925024A (en) Hermetic high frequency surface mount microelectronic package
EP0503200B1 (en) Package for microwave integrated circuit
US5075759A (en) Surface mounting semiconductor device and method
US4783697A (en) Leadless chip carrier for RF power transistors or the like
US3683241A (en) Radio frequency transistor package
US6002147A (en) Hybrid microwave-frequency integrated circuit
US5451818A (en) Millimeter wave ceramic package
US5227583A (en) Ceramic package and method for making same
US20030168250A1 (en) High frequency device packages and methods
GB2292010A (en) Ceramic package for a semiconductor device
JP2004023096A (ja) ヒートシンク装置
JPH01166543A (ja) Ｖｌｓｉのパッケージ
US3478161A (en) Strip-line power transistor package
US4992851A (en) Characteristic impedance-correct chip carrier for microwave semiconductor components
JPH11214556A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2003007910A (ja) 半導体装置
CA1301949C (en) Device for interconnection and protection of a bare microwave componentchip
EP0235503B1 (en) Hermetic high frequency surface mount microelectronic package
US6140698A (en) Package for microwave and mm-wave integrated circuits
KR900008995B1 (ko) 고주파 반도체 소자용 세라믹 패키지
US3710202A (en) High frequency power transistor support
JPH03132101A (ja) 表面実装型半導体デバイスおよび方法
JP2000183488A (ja) ハイブリッドモジュール
JP2001274278A (ja) マイクロ波半導体装置およびその製造方法
JP4127589B2 (ja) 高周波半導体装置用パッケージおよび高周波半導体装置