JPS6111486B2 - - Google Patents
Info
- Publication number
- JPS6111486B2 JPS6111486B2 JP10457379A JP10457379A JPS6111486B2 JP S6111486 B2 JPS6111486 B2 JP S6111486B2 JP 10457379 A JP10457379 A JP 10457379A JP 10457379 A JP10457379 A JP 10457379A JP S6111486 B2 JPS6111486 B2 JP S6111486B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- analog
- signal
- operational amplifier
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、多数のアナログ信号を選択するスイ
ツチ装置に関し、その目的とするところは、アナ
ログ信号のレベルの大きさによつてスイツチ装置
の導通度合が変わり、アナログ信号を歪ませてし
まうことを防止することにある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switch device that selects a large number of analog signals, and its purpose is to change the degree of conduction of the switch device depending on the level of the analog signal. The purpose is to prevent distortion.
従来、複数のアナログ信号を電子制御により選
択して伝送する場合、第１図のようなスイツチ装
置が用いられている。 Conventionally, when selecting and transmitting a plurality of analog signals by electronic control, a switch device as shown in FIG. 1 has been used.
すなわち、入力端子Ａからの入力信号e1，e2，
……ｅoは、入力抵抗１（R1，R2……Ｒo）を通
り、アナログスイツチ２に供給され、アナログス
イツチ制御信号端子Ｃの制御信号（ed1，……
edo）により演算増幅器３の反転入力端に印加さ
れる。 That is, input signals e 1 , e 2 ,
... e o passes through input resistor 1 (R 1 , R 2 ... R o ), is supplied to analog switch 2, and becomes the control signal (ed 1 , ...) of analog switch control signal terminal C.
ed o ) is applied to the inverting input terminal of the operational amplifier 3.
入力信号が選択され、出力端子Ｂに出力e0が現
われる。なお、４は帰還抵抗Ｒfである。しか
し、上記アナログスイツチ２として使用される
CMOS ICまたはFETは、入力信号振幅に依存し
てその導通抵抗が変化し、通過する入力信号に歪
を発生させる結果となる。 The input signal is selected and the output e 0 appears at output terminal B. Note that 4 is a feedback resistor R f . However, the above analog switch 2 is used as
A CMOS IC or FET changes its conduction resistance depending on the input signal amplitude, resulting in distortion of the input signal passing through it.
例えば、入力信号としてe1を選択した場合、そ
の出力e0は、アナログスイツチ２の抵抗変化分を
ΔＲとした場合、
e0＝−Ｒ／Ｒ１＋ΔＲ・e1
となる。 For example, when e 1 is selected as the input signal, the output e 0 becomes e 0 =-R/R 1 +ΔR·e 1 where ΔR is the resistance change of the analog switch 2.
本発明は、このような従来の欠点を解消するも
のであり、その一実施例について第２図と共に説
明する。その基本構成は、信号振幅に依存して導
通抵抗が変化するアナログスイツチ２を信号振幅
が零である演算増幅器３の仮想接地点に配置して
歪の発生を零にしたものである。 The present invention solves these conventional drawbacks, and one embodiment thereof will be described with reference to FIG. 2. Its basic configuration is such that an analog switch 2 whose conduction resistance changes depending on the signal amplitude is placed at a virtual ground point of an operational amplifier 3 where the signal amplitude is zero, thereby reducing the generation of distortion to zero.
第２図において、入力抵抗１とアナログスイツ
チ２と帰還抵抗４は入力端子数と同数であり、入
力端子Ａのe1の入力信号を出力端子Ｂに導く場
合、制御信号入力端子Ｃの制御電圧ed1に直流電
圧を印加すると、アナログスイツチ２のD1は導
通状態となり、入力抵抗R1、帰還抵抗Ｒ1、演
算増幅器３で構成される反転増幅回路を構成する
ことになり、出力端子Ｂには次の出力電圧e0が発
生する。 In Fig. 2, the number of input resistors 1, analog switches 2, and feedback resistors 4 is the same as the number of input terminals, and when the input signal of e 1 of input terminal A is led to output terminal B, the control voltage of control signal input terminal C When a DC voltage is applied to ed 1 , D 1 of analog switch 2 becomes conductive, forming an inverting amplifier circuit consisting of input resistor R 1 , feedback resistor R 1 , and operational amplifier 3, and output terminal B The following output voltage e 0 is generated.
e0＝−Ｒ１／Ｒ１・e1
この場合、入力抵抗R1帰還抵抗４Ｒ1の接続
点と演算増幅器３の反転入力端子間は一般に公知
である仮想接地点（信号電流＝０）であり、アナ
ログスイツチ２に加わる信号振幅も零であり、歪
発生の要素はなくなる。 e 0 = -R 1 /R 1・e 1 In this case, the connection point of input resistor R 1 feedback resistor 4 R 1 and the inverting input terminal of operational amplifier 3 is a generally known virtual ground point (signal current = 0). Therefore, the amplitude of the signal applied to the analog switch 2 is also zero, and there is no element of distortion generation.
〓〓〓〓
なお、入力信号e2，e3，……ｅoについても前
記e1の場合と同じ動作になり、e1，e2，……ｅo
の入力信号を選択して出力端子Ｃに歪なく導き出
せるものである。〓〓〓〓
Note that the input signals e 2 , e 3 , ...e o operate in the same manner as in the case of e 1 above, and e 1 , e 2 , ... e o
The input signal can be selected and output to the output terminal C without distortion.
また、実用的な回路設計においては、例えばＲ
2＞3KΩ程度、R2も同様にR2＞3KΩとする。
一般に演算増幅器３の出力インピーダンスZ0は帰
還抵抗Ｒに比べて充分に低い（Z0≪Ｒ）値で
ある。 In addition, in practical circuit design, for example, R
2 > 3KΩ, and R 2 is also R 2 > 3KΩ.
Generally, the output impedance Z 0 of the operational amplifier 3 is a value sufficiently lower than the feedback resistance R (Z 0 <<R).
従つて、例えば、Z0＝10Ωとしても、他のアナ
ログスイツチD2等が導通状態にならない場合
は、e0に現われる他の信号電圧は以下のようにな
る。 Therefore, for example, even if Z 0 =10Ω, if other analog switches such as D 2 do not become conductive, the other signal voltages appearing at e 0 will be as follows.
e0＝１０／３ＫΩ＋３ＫΩ＋１０・e1
1.6×10-3・e1（55dB）
即ち、他のチヤンネルの入力が出力端子に表わ
れないことになる。従つて、本実施例においては
アナログスイツチが導通状態とならないチヤンネ
ルは選択されない。 e 0 =10/3KΩ+3KΩ+10·e 1 1.6×10 −3 ·e 1 (55 dB) That is, the input of other channels will not appear at the output terminal. Therefore, in this embodiment, channels whose analog switches do not become conductive are not selected.
以上のように本発明のアナログ信号用スイツチ
装置によれば、多数のアナログ信号を選択した場
合においても出力信号を歪なく導き出せるもので
ある。 As described above, according to the analog signal switch device of the present invention, an output signal can be derived without distortion even when a large number of analog signals are selected.
第１図は従来のアナログ用信号スイツチ装置の
回路図、第２図は本発明のアナログ信号用スイツ
チ装置の一実施例の回路図である。
Ａ……入力端子、Ｂ……出力端子、Ｃ……制御
信号入力端子、１……入力抵抗、２……アナログ
スイツチ、３……演算増幅器、４……帰還抵抗。
〓〓〓〓
FIG. 1 is a circuit diagram of a conventional analog signal switch device, and FIG. 2 is a circuit diagram of an embodiment of the analog signal switch device of the present invention. A...Input terminal, B...Output terminal, C...Control signal input terminal, 1...Input resistance, 2...Analog switch, 3...Operation amplifier, 4...Feedback resistor. 〓〓〓〓
Claims (1)
して演算増幅器の反転入力端に接続し、前記演算
増幅器の出力端を出力端子に接続するとともに帰
還抵抗を介して前記入力抵抗とアナログスイツチ
の接続点に接続する基本構成で、１個の演算増幅
器と、入力端子数と同数の入力抵抗、帰還抵抗、
アナログスイツチとを有することを特徴とするア
ナログ信号用スイツチ装置。1 Connect the input terminal to the inverting input terminal of the operational amplifier via the input resistor and analog switch, connect the output terminal of the operational amplifier to the output terminal, and connect the input terminal to the connection point between the input resistor and the analog switch via the feedback resistor. The basic configuration is one operational amplifier, the same number of input resistors and feedback resistors as the number of input terminals,
An analog signal switch device comprising an analog switch.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10457379A JPS5628524A (en) | 1979-08-16 | 1979-08-16 | Switch unit for analogue signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10457379A JPS5628524A (en) | 1979-08-16 | 1979-08-16 | Switch unit for analogue signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5628524A JPS5628524A (en) | 1981-03-20 |
| JPS6111486B2 true JPS6111486B2 (en) | 1986-04-03 |
Family
ID=14384173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10457379A Granted JPS5628524A (en) | 1979-08-16 | 1979-08-16 | Switch unit for analogue signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5628524A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2395849B (en) * | 2002-11-26 | 2005-11-09 | Wolfson Ltd | Improved analogue selector |
| JP4827673B2 (en) * | 2006-09-22 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | Selection circuit |
| JP2009081545A (en) | 2007-09-25 | 2009-04-16 | Fujitsu Microelectronics Ltd | Programmable gain circuit and amplifier circuit |
| GB2464770B (en) * | 2008-10-31 | 2013-03-27 | Cambridge Silicon Radio Ltd | Variable gain amplifier |
-
1979
- 1979-08-16 JP JP10457379A patent/JPS5628524A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5628524A (en) | 1981-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6115615B2 (en) | ||
| JPH0226883B2 (en) | ||
| JPS6019459B2 (en) | Range switching device for electrical measuring instruments | |
| US3983504A (en) | Active filter | |
| KR900002090B1 (en) | Active equalizer | |
| JPS60236509A (en) | Differential variable amplifier circuit | |
| US4459493A (en) | Absolute magnitude circuit | |
| US3947696A (en) | Touch actuated electronic switch | |
| US4038566A (en) | Multiplier circuit | |
| KR840008231A (en) | Electrical signal processing equipment | |
| JPS59161109A (en) | Variable gain amplifier | |
| JPH0233388Y2 (en) | ||
| JPS6220078Y2 (en) | ||
| JPH0314819Y2 (en) | ||
| JPS59147514A (en) | Gain variable amplifier circuit | |
| JPS58135116U (en) | Muting circuit | |
| JPS60158162U (en) | resistance measuring device | |
| JP2845638B2 (en) | Variable gain circuit | |
| JPH06109678A (en) | Humidity detection circuit | |
| JPH0630426B2 (en) | Variable gain circuit | |
| SU1385258A1 (en) | Amplifying device | |
| JPH0637449Y2 (en) | Reference voltage generator | |
| JPS602665Y2 (en) | Active 2-terminal impedance circuit | |
| JP3178016B2 (en) | Signal input selection circuit | |
| GB1435124A (en) | Electric circuits |