JPS6112072A

JPS6112072A - 半導体装置

Info

Publication number: JPS6112072A
Application number: JP59131069A
Authority: JP
Inventors: Yoshitaka Sugawara; 良孝菅原
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-06-27
Filing date: 1984-06-27
Publication date: 1986-01-20
Also published as: JPH0217940B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は半導体装置に係り、特に制御部と主駆動部が電
気的に絶縁された電気結合方式の半導体装置に関する。

〔発明の背景〕

近年産業界における多様なエレクトロニクス化の進展に
伴い微小な制御信号でもって大きな電力の駆動を行うニ
ーズが増大している。この種のニーズに対しては制御部
と主駆動部の電気的な絶縁が必要である。このニーズを
満たす代表的な半導体素子として光結合素子（通称ホト
カプラ）がある。中でも光結合サイリスタは■順・通雨
方向の阻止能力を有する。■スイッチング後の電力損失
が小さい、■自己保持機能を有する等の利点をもってお
り、電子交換機用スイッチや固体リレー等に多用されて
いる。しかしいくつかの重要な問題点を有している。以
下に動作原理も含めて詳述する。

第２図は光結合サイリスタを用いた典型的な基本回路構
成を示す。

スイッチ１をとじると発光素子２に電流が流れ光が放射
される。この光によってホトサイリスタ゛３に光電流が
発生し、ホトサイリスタが交流電源４により順バイアス
状態になるとこの光電流でもって点弧する。この場合ホ
トサイリスタと発光素子が電気的に直流的に絶縁されて
いるので通常の電気結合方式と異なり次の利点を有する
。ｆ＃ＪＳ。

６．７は抵抗であり、８は直流電源である。

（ａ）　　端子Ｂと端子りの間に電位差が存在しても制
御可能すなわち点弧動作等が可能である。

（ｂ）　　発光素子２を流れる電流がサイリスタ側に流
れ込まない。又この逆も起らない。

一方以下の間購点を有する。

（１）ホトサイリスタ３やトランジスタ１はもっばらＳ
ｉを用いて作製されるが、発光素子はＱａＡ８等に代表
されるｍ−ｖ族もしくはＩ−ＶＩ族の化合物半導体を用
いて作製される。このように材料が異なるためノ・イブ
ワイドＩＣ構成にせざるをえず、精密な組立作業を必要
としコスト高をきたす。化合物半導体ウエノ・の作製技
術やその加工技術がＳｉの技術に比べつたないこともコ
スト高を助長している。

（２）発光ダイオードの発光効率、ホトサイリスタの受
光効率９発光ダイオードからの光をホトサイリスタに伝
達する効率が小さい。このためこれらの効率を相乗した
光結合効率が小さく、ホトサイリスタを駆動するに当り
発光素子に数ｍＡ程度の大きな制御電流を流す必要があ
る。

特公昭４２−２４８６３号公報、特公昭５３−４６５８
９号公報にはｐｎｐｎをＭＯＳゲート又はＭＯＳ・ＦＥ
Ｔでオン駆動する実施例が開示されている。又特開昭５
７−１９６６２６号公報にはＭＯ５＠ＦＥＴでオン・オ
フ両駆動を行う実施例が開示されている。これはいずれ
もゲートと主スィッチが絶縁されているという特長は有
するが、主スィッチの電位が７０−ティング状態にある
場合はオン駆動ができない。す々わちゲート電位か主ス
ィッチのカソード電位より高い場合もしくは低い場合の
いずれかの場合にしかオン駆動できかい。従って、ホト
カプラと同等の機能は達成できないものである。

〔発−の目的〕

本発明の目的はモノリシック構造で制御部と主駆動部を
直流的に絶縁せしめ得るとともに、主駆動部の電位がフ
ローティング状態にあっても制御可能にせしめ且つ制御
電流も小さくせしめ得る高集積な半導体装置を提供する
ことにある。

〔発明の概要〕

上記目的を達成する本発明半導体装置の特徴とするとこ
ろは、一対の主表面を有し、その少なくとも一部に、少
なくとも一方の主表面に露出する第１導電型の第１の領
域、上記第１の領域との間に形成される第１のｐｎ接合
が上記一方の主表面に終端する様に上記第１の領域内に
形成される第２導電屋の第２の領域、上記第２の領域と
の間に形成される第２のｐｎ接合が上記一方の主表面に
終端する様に上記第２の領域内に形成される第１導電型
の第３の領域、上記第１の領域との間に形成される第３
のｐｎ接合が上記第１のｐｎ接合とは離れて少々くとも
上記一方の主表面に終端する様に形成される第２導電屋
の第４の領域を有する半導体基体と、上記第４の領域の
少なくとも一部と低抵抗接触する第１の電極と、上記第
３の領域の少なくとも一部と低抵抗接触する第２の電極
と、上記一方の主表面に於いて絶縁膜を介して上記第２
の領域及び第３の領域上の少なくとも一部に延在する様
に上記第１の領域上の少なくとも一部に設けられる第３
の電極と、上記一方の主表面に於いて絶縁膜を介して上
記第１の領域及び第３の領域上の少なくとも一部に延在
する様に上記第２の領域上の少なくとも一部に設けられ
る第４の電極と、を具備することにある。

〔発明の実施例〕

以下本発明を実施例に基き詳細に説明する。

〈実施例１〉第１図は本発明の第１の実施例を示す概略断面図である
。

１５は、多結晶シリコン２０中に絶縁膜１７を介して島
状に埋設され、半導体基体２３の一方の主表面２２に露
出する第１の領域であるｎ！ｌ　（ｎ型ベース）領域、
１３は、ｎ１１領域１５との間に形成される第１のｐｎ
接合が一方の主表面２２に終端する様にｎ１１領域１５
内に形成される第２の領域であるＩ）ｍ（Ｉ）ベース）
領域、１４は、ｐＩＩ領域１３との間に形成される第２
のｐｎ接合が一方の主表面２２に終端する様に９ｍ領域
１３内に形成される第３の領域であるｎ、（ｎ型エミッ
タ）領域１２は、ｎＩＩ領域１５との間に形成される第
３のｐｎ接合が第１のｐｎ接合とは離れて一方の主表面
２２に終端する様にｎ３領域１５内に形成される第４の
領域であるｐｚ（ｎ型エミッタ）領域である。１６はｎ
Ｂ領域１５を介して９ｍ領域１３に対向する様に、ｐ鳶
領域１２中に設けられる第５の領域である１）ｘ−（低
不純物濃度ｎ型エミッタ）領域、２１はｎＢ領域１５が
絶縁膜１７に接する部分に形成された高濃度ｎ１領域で
ある。

４０は半導体基体２３の一方の主表面２２上に形成され
る絶縁膜、３１は１）ｍ領域１２の少なくとも一部と低
抵抗接触する第１の電極であり、Ａ！端子となる。３２
はｎ閣領域１４の少なくとも一部と低抵抗接触する第２
の電極であり、Ｂ２端子となる。３３は絶縁膜４０を介
してｎ１１領域１５上の少なくとも一部に設けられる第
３の電極であり、Ｇ８端子と表る。第３の電極３３は絶
縁膜４０を介して９ｍ領域１３上の少なくとも一部とｐ
ｗ−領域１６上の少なくとも一部とに延在する様に設け
られる。３４は絶縁膜４０を介してｐＩ＋領域１３上の
少なくとも一部に設けられる第４の電極であり、Ｇ４端
子となる。第４の電極３４は絶縁膜４０を介してｎｌ領
域１５上の少なくとも一部とｎ罵頭域１４上の少なくと
も一部とに延在する様に設けられる。第１の電極３１と
第４の電極３４との間に、第１の電極３１の隣りに第３
の電極３３が、第４の電極３４の隣りに第２の電極３２
が並ぶ様に配置される。Ｇ３端子とＧ４端子とはＡｔ等
の配線によって同電位に接続される。

本実施例の半導体装置は、例えばＦ、　Ｈ，ＬＥＥ　：
ＩＥＥＥ　’［’ｒａｎｓａｃｔｉｏｎｓ　　ｏｎ　Ｅ
ｌｅｃｔｒｏｎｐｅｖｉｃｅｓ　ｖｏムＥＤ−１５，４
９，１９６８，ｐ６４５に示される様なＥｐｉｔａｘｉ
ａｌ　ｐａｓｓｉｖａｔｅｄ　ｉｎｔｅｇｒａｔｅｄに
１ｒｃｕｉｔ（ＥＰＩＣ）プロセスで作成した誘電体分
離基板の単結晶島内に独立に形成される。

本実施例に於ける各寸法等の具体例を以下に示す。

第１のｐｎ接合及び第３のｐｎ接合の深さ約５μｍ１第
２のｐｎ接合の深さは約３μｍＳ　ｐＢ領域１３とｐｖ
−領域１６との距離は約５５μｍである。ｎ１１領域１
５の不純物濃度は２　Ｘ　１０”ｃｍ−”　。

ｐ１＋−領域１６０表面不純物濃度は７Ｘ１０”副−３
である。第４の電極３４の下の１）Ｂ領域１３はｎＩ＋
領域１４とセルファライン構造にしであるので１０”　
ｃｍ−”　　程度以下の表面不純物濃度にできる。

第３の電極３３と第４の電極３４゛との下の絶縁膜４０
厚さは各々０．９μｍ、０．７μｍである。但し第３．
及び第４の電極３３．３４の端部における電界集中を緩
和するためにこれらの電極端部の絶縁膜４０は約２．７
μｍと厚くしている。

第１図を用いて以下に動作機構と特徴を説明する。まず
オンするときの動作機構を説明する。

スイッチ１が開いているときはＡｍ、Ｂ１間はオフ状態
にある。スイッチ１を閉じ電源８よυＧ、端子、Ｇ４端
子にしきい値より高い電圧を印加した場合、交流電源４
によりＡ２　、Ｂ１間が順バイアス状態になるとオンす
る。この時Ｇｓ　、　Ｇ４端子の電位とＢ２．Ａｌ端子
の電位の高低関係によらずＡｓ、Ｂｓ間をオンさせるこ
とができるが、その動作機構は端子間電位の相対関係で
異る。

Ｇｓ　、Ｇ４端子の電位がＡｌ、Ｂ！端子の電位より低
い場合は第３の電極３３下のｎ１１領域１５の表面にｐ
チャネルが形成されｐｆｆｉ−領域１６からｐ■領域１
３に正孔が流れ込む。この結果ｎ、領領域４から１）＋
領域１３への電子の注入が促進されｎ！ｉｐｍ　ｎｍ　
　）ジンジスタ部分がオンし、電子がｎＩＩ領域１５内
に流れ込む。従って次にｐｚ−領域１６からｎＢ領域１
５内への正孔の注入が促進され１）ｍ　ｎ＋＋　Ｉ）Ｂ
　　）ランジスタ部分がオンする。

ｎｇ　ｐ＋　ｎｓ　　）ランジスタ部分及びｐｇ　ｎ＋
＋　ｐｍ　　）ランジスタ部分のコレクタ電流は相互に
他のトランジスタ部分のベース電流となるので正帰還が
起こり、ついにはサイリスタＩｌｆ　ｎｎ　Ｉ）ｌ　ｎ
ｘ　としてオンするに至る。

Ｇｓ　、Ｇ４端子の電位がＢｚ　、　Ａｌｌ端子の電位
よりも高い場合は第４の電極３４下のｐ＋領域１３表面
にｎチャネルが形成されｎｔ領域１４からｎｌ領域１５
へ電子が流れ込む。この結果ｐｘ−領域１６を含むｐｚ
領域１２からｎｌ領域１５への正孔の注入が促進されｐ
ｌ　ｎｎ　ｐｍ　）ランジスタ部分がオンし、正孔がｐ
Ｈ領域１３内に流れ込む。

従って次にｎＥ領域１４から９ｍ領域１３への電子の注
入が促進されｎＭｐＩＩｎＢトランジスタ部分がオンし
、上記の正帰還を起こしサイリスタｐｖ　ｎｍｐ＋＋’
ｎ’ｚがオンする。

Ｇｓ　、Ｇ４端子の電位がＢ２端子の電位より高く、Ａ
２端子の電位より低い場合は上記の両ケースの動作が起
こりサイリスタｐｚ　ｎｍ　１）ｓ　ｎｒ＋がオンする
。

本実施例では９ｍ領域１３とｎｌ領域１４間にノイズ耐
量を増大するために抵抗１０にΩを接続した場合、Ｇ３
端子の電位を約４ｖにすることによりＡ２．Ｂｓ端子間
をオンできることを本発明者は確認している。又Ｇ４端
子の電位は約７ｖにすることによりＡｓ、、Ｂｓ端子間
をオンできることも本発明者は確認している。従ってこ
の場合Ｑ・Ｇ４端子を接続してＡｌ、Ｂ２端子間をオン
させるには、この端午電位は約７■にする必要がある。

次に耐圧について第３図、及び第４図を用いて説明する
。まずスイッチ１が閉じられ、Ｇｓ　ｌＧ４端子の電位
がＡｘ　、Ｂ雪間がオンしない程度の低い電位に固定さ
れている場合について述る。Ａｌ１Ｂ２端子が７０−テ
ィグなので耐圧はこれら端子の電位とＧｓ　、Ｇ４端子
の電位の高低関係で異る。

Ｇｓ　、Ｇａ端子の電位がＡｍ　、Ｂｚ端子の電位より
も低い場合は順ψ逆バイアス何れにおいてもｎ、領域１
５側の空乏層は表面付近でＧｓ　、　Ｇ４の電極で拡げ
られるので高耐圧を確保できる。第３図の点線は順バイ
アス時のｎ１１領域１５及び９ｍ領域１３における空乏
層端の模式図を示す。

第３及び第４の電極３３．３４はｎｕ領域１５よりも低
電位なのでこれらの電極３３．３４下のｎｌ領域１５の
表面には正電荷が誘発され濃度が低下し空乏層が拡がり
易くなる。第３及び第４の電極３３．３４は９ｍ領域１
３に比べても低電位であるが、ｐＢ領域１３はｎＢ領域
１５に比べ不純物濃度が十分大きいので誘発される正電
荷の影響は小さい。これらの結果ｎＢ領領域５の表面に
おいて空乏層が拡げられることにより電界が緩和され、
耐圧は３ｉバルク内で規制される程度の高耐圧が確保で
きる。一方、逆バイアス時のｎＢ及びｐｍ、ｐｚ−にお
ける空乏層端の模式図を第３図に於いて一点鎖線で示し
たが、第３の電極３３下では空乏層は同じメカニズムで
ｎＢ領域１５側に拡げられる。１）Ｅ−領域１６では誘
発正電荷により高濃度化し空乏層の拡がりは第３の電極
３３がｐＥ−領域１６上に存在しない場合に比べ小さく
なるが、ｎＩｌ領域１５側の空乏層が順バイアス時と同
程度拡がるので順バイアス時と同程度の耐圧は確保でき
る。第１の電極３１下では逆バイアスなので第１の電極
３１の電位がｎ、領域１５の電位より低く、従ってｎＢ
領域１５の表面に正電荷が誘起され空乏層は拡がり易い
。以上の結果、やはり耐圧はＳｉバルク内で規制される
程度の高耐圧を確保できる。本実施例の場合順番逆耐圧
とも例えば４００ｖである。

次にＧ３．Ｇ４端子の電位がＡ２．Ｂｚ端子の電位より
も高い場合であるが、この場合は順・逆バイアスいずれ
においてもｎＢ領域１５側の表面付近の空乏層は第３．
及び第４の電極３３．３４が表面に誘発する。負電荷に
より縮められる。順バイアス時には空乏層は第４図に於
ける点線のように々り耐圧は表面の゛電界集中で規制さ
れることとなり低下する。本実施例では例えば約１５０
Ｖである。一方、逆バイアス時には第４図の一点鎖線で
示す様に、第３の電極３３下のｎ！１領域１５の表面で
は空乏層が縮められるが、第３の電極３３下のｐｖ−領
域１６では逆に誘発負電荷で低濃度化し空乏層が十分拡
げられる。従って第３の電極３３下の付近での電界強度
はバルク内の電界強度以下にできる。第１の電極３１下
のｎ！ｌ領域１５の表面では逆バイアスなので第１の電
極３１の電位がｎ！Ｉ領域１５の電位より低く、従って
ｎＩｌ領域１５の表面に正電荷が誘起され空乏層は拡が
り易く電界強度は低くできる。以上の結果、逆バイアス
時の耐圧は３ｉバルク内で規制される程度の高耐圧が実
現できる。本実施例では例えば約３６０ｖである。

以上のごとく第３及び第４の電極３３．３４の電位が固
定されている時は順バイアス時に１５０ｖ以上、逆バイ
アス時に３６０ｖ以上の高耐圧を確保できる。スイッチ
１が開いておりＧ３．Ｇ４端子の電位が固定されていな
い時は上述の誘発電荷がほとんど発生せず耐圧は順バイ
アス時に約２２０Ｖ、逆バイアス時に約４００Ｖにでき
る。

なお、本実施例のＧｓ　、Ｇ４端子、！：Ａ２　　・Ｂ
２端子間の直流絶縁耐圧は例えば約６５０Ｖである。

又オンされた後１００ｍＡ通電時のＡ２　・８ｇ間の電
位差すなわちオン電圧は約１，３ｖであった。

またオン抵抗は８Ωである。

〈実施例２〉第５図は本発明の第２の実施例を示す概略平面図、第６
図は第５図のＡ−Ａ’概略断面図である。

本実施例に於いて、第１の実施例と異々る点は次の３点
であり、その他はぼに第１の実施例と同じである。

（１）ｐ＋＋領域１４は、ｎＩＩ領域と接する主表面付
近に、第６の領域とガるｐｘ−領域１６と同じ表面不純
物濃度のバー（低不純物濃度ｐ型ベース）領域１Ｂを具
備する。ｐＢ−領域１８は電界緩和層として働き、順方
向耐圧の向上が図れ、第４の電極３４の下ではチャネル
領域となる。

伐）第２の電極３２と第３の電極３３との間に、９ｍ領
域１３の一部と低抵抗接触する第５の電極３５を設けて
、図示しない保護回路と接続する。

（３）　　ｐｍ−領域１８を設けたことにより、ｎＥ領
域１４とｐＥ幀域との主表面での距離が９０μｍに拡が
る。

本実施例のＡｇ、Ｂｘ端子間のオン動作機構は次の点を
除けば第１の実施例と同じである。

（１）Ｇｓ　、Ｇ４端子の電位がＡ２．Ｂｚ端子の電位
よりも低い場合、ｐ罵−領域１８がｐｍ”　　＋　”＋
ｐｘ−で構成されるｐチャネルＭＯ３）ランジスタ部の
ドレインとして作用してＡｉ、＊Ｂｔ端子間のオン動作
に寄与する。

（２）Ｇ３　、Ｇ４端子の電位がＡＪ　、　Ｂ２端子の
電位よりも高い場合、ｐＢ領域１３の他にｐｌｌ−領域
１８もｎｉ　ｒ　ｐｍ”’＋　ｐｍ　、　１１＋で構成
される５、ｎチャネルＭＯ３）う／ジスタのチャネル部
として作用しＡＪ　、Ｂｚ端子間のオン動作に寄与する
。

次に順耐圧に及ぼすｐｍ−領域１８の効果について説明
する。第１の実施例では、Ｇｓ　＋　Ｇａ端子の電位が
ＡＪ　、Ｂｇ端子の電位よりも高い場合、ＡＪ　−Ｂ１
間を順バイアス時に第３及び第４の電極３３．３４下の
ｎＩＩ領域１５表面付近の空乏層が縮められるため順耐
圧が例えば約１５０ｖであった。本実施例でもｎＢ領域
１５の表面付近では第１の実施例と同様空乏層が縮めら
れるが、第３の電極３３下のｐｌＩ−領域１８表面付近
では負電荷が誘起されるため表面濃度が低下し空乏層が
拡がり易くなる。この結果電界強度を大巾に低減できる
。一方ｐ１１−領域１８のうち第３及び第４の電極３３
．３４下にない部分でも不純物濃度が低いことが効を奏
して空乏層が拡がるため表面の接合付近の電界強度が緩
和される。以上の結果順バイアス時の電界集中が緩和さ
れるので、本実施例の場合順耐圧を例えば約３６０■に
向上できる。

〈実施例３〉第７図は本発明の第３の実施例を示す概略平面図である
。第２の実施例と比べるとｐｍ−領域１Ｂを設けること
なしに順方向耐圧を向上せしめることにより、Ａｘ　＊
　１３ｇ間のオン抵抗を低減した点に特長がある実施例
である。

第５図と比較すると明らかなように第３及び第４の電極
３３．３４をくし形にし、且つ第２の電極３２及び第５
の電極３５もくし形にして相互にかみ合せるようにして
いる。電極パターンを改良した点及びｐｍ−領域１８を
とり除き且つｎｇ領域１４とｐｘ領域１２間の距離を約
７５μｍとした点以外は第２の実施例と同じである。

まず耐圧について説明する。Ａ２．Ｂｚ間が順バイアス
時にはｎｌ領域１５上に張り出した第２及び第５の電極
３２．３５はフィールドプレートとして作用しｎ１領域
１５表面の電界集中を緩和する。これは第２及び第５の
電極３２’、３５の電位がｎＢ領域１５の電位よりも低
いためｎ、領域１５の表面に正電荷が誘起されｎＢ領域
１５の表面濃度が低減することによる。一方、Ａｍ　ｔ
　８２間−４１’ｌ１ｌｊバイアス時に第３及び第４の
電極３３゜３４の電位が第１及び第２の電極３１．３２
の電位より高いと耐圧が低いことを第１の実施例の中で
説明した。これは第３及び第４の電極３３゜３４により
ｎ１１領域１５の表面に負電荷が誘起されることに起因
していた。しかるに、本実施例では第３及び第４の電極
３３．３４と第２及び第５の電極３２．３５をくし形に
してかみ合せた結果、上記のｎ、領域１５の表面に第３
及び第４の電極３３．３４により誘起された負電荷がｎ
Ｂ領域１５に延在する第２及び第５の電極３２．３５に
よる横方向のもれ電界により表面から排斥される。

Ａ２　、Ｂｔ間がオフ状態にあり高電圧が印加された順
バイアス時にはＡ３端子の電位すなわちｎＩＩ領域１５
の電位はＢ２端子の電位よりも十分高く、Ｇｓ　、Ｇ４
端子の電位により近い値である。従って第３及び第４の
電、極３３，３４により誘起される負電荷は第２及び第
５の電極３２．３５によりほぼ完全に排斥されるわけで
ある。この結果ｎＩＩ領域１５の表面が低濃度化し空乏
層が拡が９易くな９、高耐圧を実現できるわけである。

本実施例では第２及び第５の電極３２．３５と第３及び
第４の電極３３．３４との間隔を例えば約８μｍとした
ところ約３７０ｖの順耐圧を実現できる。なお逆耐圧は
くし形構造にしたことによる影響は与られず約４００ｖ
である。

なお本実施例ではｐ３−領域１８を削除しｎ、領域１４
と、ｐ鵞領域１２との間の距離を約７５μｍに縮めた結
果、オン抵゛抗を小さくできる。すなわち例えば、３０
ｍＡ通電時のオン抵抗は約６Ωであり、第２の実施例に
比べ約１．５Ω小さい。

〈実施例４〉第８図は本発明になる第４の実施例を示す概略断面図で
ある。第２の実施例と比較すると以下の４点以外はほぼ
同じである。

（１）　　ｐｖ−領域１６に対向する位置にのみｐＢ−
領域１８を形成した点、（２）ｎｚ　１４．　ｐｉ＋　１３．１）ｎ−１８，ｎ
ｉ＋　１５より構成されるｎチャネルＭＯ３−ＦＥＴ（
Ｄｆヤネル部がｐＥ−領域１６に対向する位置に形成さ
れるように第３の電極３３を設け、且つ第３及び第４の
電極を接続し、一体化した点、（３）　　ｐ＋ｒ領域１
８が存在しないｐＩＩ領域１３周辺のｎＢ領域１５上に
は第２の実施例の第１の電極３１と同じ考え方で第５の
電極３５もしくは第２の電極３２を延在させた点、（４）急峻な電圧ノイズに対する保護回路（図示せず）
接続用の第５の電極３５のコンタクト部を２Ｍ領域１２
に対向しない側の９ｍ領域１３上に設け、ｎｌ領域１４
，９Ｍ領域１２間距離を５５μｍに縮めた点。

本実施例では第３及び第４の電極３３下の電界集中を第
２の実施例と同じように１）ｍ″領域１８で緩和できる
ためほぼ同じ耐圧、すなわち例えば屓耐圧約３６５Ｖ、
逆耐圧約４００ｖがえられる。

一方、オン抵抗（３０ｍＡ通電時）はｎＮ領域１４．２
ｇ領域１２間が縮まった結果、約３Ω小さい４．５２程
度に低減できる。

〈実施例５〉第９図は本発明の第５の実施例になる概略断面図である
。

本実施例で第１図に示す第１の実施例と異なる点は、ｐ
ｍ−領域がない点のみで、その他は第１め実施例と同じ
である。

〈実施例６〉第１０図は本発明の第６の実施例になる概略断面図であ
る。

本実施例で、第９図に示す第５の実施例と異なる点は、
第４の領域である９ｇ領域１２がｎ、領域１５を囲む様
に設けられ、かつ第１の電極３１が半導体基体２３の他
方の主表面２４に設けられる点である。

９ｍ領域１２．ｐｍ領域ｉ３．ｎｘｍ領域１４接合深さ
は各々約２５μｍ、約２５μｍ、約１５μｍである。ｎ
ｌ領域１５の不純物濃度は１×１０”　ｔｙｎ−”であ
る。第４の電極３４の下のＩ）ｍ領域１３はガリウムの
みの拡散で形成しておシ、その他のｐＩＩ領域１３やＩ
）ｉｔ領域１２及びｐ領域１２−１はボロンのみ又はポ
ロ／とガリウムの２重拡散で形成しである。周知のごと
くガリウムはアウト・ディヒユージョンが顕著であるの
で表面付近の濃度は低くできる。従って低いゲート電圧
でｎチャネルを形成することができる。本実施例では第
４の電極３４下の表面付近の濃度を約５×１０１ｓｔｍ
−”　　である。Ｇ３．Ｇ４端子を接続した場合Ａ２　
、Ｂ！端子間をオンさせるにはＧｓ　、　Ｇ４端子電圧
を１５Ｖにする必要がある。但しｎＮ領域１４とｐＢ領
域１３との間には６にΩの外部抵抗を接続している。本
実施例ではＡ２．Ｂ２端子間に５Ａ通電時のオン電圧は
例えば約１．３５Ｖである。又Ａ２　、Ｂｚ端子間の順
・逆阻止電圧は約２００　Ｖ、Ｇｚ　　・Ｇ３端子とＡ
！　命Ｂ３端子間の絶縁耐圧は約８００ｖである。

本実施例は縦溝、造であり第１の電極３１をヒートシン
クに直接コンタクトできるので熱抵抗を小さくできる。

このため電力損失を小さくできるという特徴がある。

以上、本実施例によればｐｚ　ｎｕ　１）ｗ　ｎｚ素子
をｎ。

ｐ両チャネルのＭＯＳ　＠ＦＥＴで駆動できるようにし
た結果モノリシック構造で光結合サイリスタと同じ機能
を実現でき且つ制御電流を大巾に低減できる。さらにゲ
ート電極下に１）ｌ領域より低不純物濃度のｐｘ−領域
を（場合によってはｐＥ側にもｐｌより低濃度のｐｍ’
″も）設けることにより、逆耐圧（場合によっては順耐
圧）を著しく向上できる。

本発明は以上の実施例に限定されるものではなく同じ思
想にもとづき各種の変形一応用が可能なことは当業者に
自明なことである。

〔発明の効果〕

本発明によれば、モノリシック構造で制御部と主駆動部
を直流的に絶縁できるとともに、ユニポーラ素子の電位
がフローティング状態にあっても確実に制御でき、その
制御電流も小さくでき、かつ高集積な半導体装置を得る
ことができる。

【図面の簡単な説明】

第１図は本発明の第１の実施鉤を示す概略断面図、第２
図は従来例を示す回路図、第３図及び第４図は第１の実
施例の効果を説明するだめの概略断面図、第５図及び第
６図は本発明の第２の実施例を示す概略平面図及び概略
断面図、第７図は本発明の第３の実施例を示す概略平面
図、第８図は本発明の第４の実施例を示す概略断面図、
第９図は本発明の第５の実施例を示す概略断面図、第１
０図は本発明や第６の実施例を示す概略断面図である。１２・・・ｐｚ領領域１３・・・ｐ１領域、１４・・・
ｎｇ領領域１５・・・ｎＩＩ領域、３１・・・第１の電
極、３２・・・第２の電極、３３・・・第３の電極、３
４・・・第４の電策　１　慕策　２　図１　　　Ｄ躬　３　口も　４　日第　５　喝も　Ｃ（２）も　ｃｌ　　　日活　１０　　口

Claims

【特許請求の範囲】

１．一対の主表面を有し、その少なくとも一部に、少な
くとも一方の主表面に露出する第１導電型の第１の領域
、上記第１の領域との間に形成される第１のｐｎ接合が
上記一方の主表面に終端する様に上記第１の領域内に形
成される第２導電型の第２の領域、上記第２の領域との
間に形成される第２のｐｎ接合が上記一方の主表面に終
端する様に上記第２の領域内に形成される第１導電型の
第３の領域、上記第１の領域との間に形成される第３の
ｐｎ接合が上記第１のｐｎ接合とは離れて少なくとも上
記一方の主表面に終端する様に形成される第２導電型の
第４の領域を有する半導体基体と、上記第４の領域の少
なくとも一部と抵抗接触する第１の電極と、上記第３の
領域の少なくとも一部と低抵抗接触する第２の電極と、
上記一方の主表面に於いて絶縁膜を介して上記第２の領
域及び第３の領域上の少なくとも一部に延在する様に上
記第１の領域上の少なくとも一部に設けられる第３の電
極と、上記一方の主表面に於いて絶縁膜を介して上記第
１の領域及び第３の領域上の少なくとも一部に延在する
様に上記第２の領域上の少なくとも一部に設けられる第
４の電極と、を具備することを特徴とする半導体装置。
２．特許請求の範囲第１項に於いて、上記第４の領域は
、上記第１の領域内に設けられることを特徴とする半導
体装置。
３．特許請求の範囲第１項に於いて、上記第４の領域は
、上記第１の領域を囲む様に設けられることを特徴とす
る半導体装置。
４．特許請求の範囲第１項に於いて、上記第４の領域は
、上記第２の領域に対向する領域に低不純物濃度の第５
の領域を有することを特徴とする半導体装置。
５．特許請求の範囲第１項または、第４項に於いて、上
記第２の領域は、上記第１の領域と接する上記一方の主
表面付近に低不純物濃度の第６の領域を有することを特
徴とする半導体装置。
６．特許請求の範囲第５項に於いて、上記第５の領域と
上記第６の領域との不純物濃度はほぼ等しいことを特徴
とする半導体装置。
７．特許請求の範囲第１項または第２項に於いて、上記
第１の電極、上記第２の電極、上記第３の電極、上記第
４の電極は上記一方の主表面に設けられることを特徴と
する半導体装置。
８．特許請求の範囲第３項に於いて、上記第２の電極、
上記第３の電極、上記第４の電極は上記一方の主表面に
設けられ、上記第１の電極は他方の主表面に設けられる
ことを特徴とする半導体装置。
９．特許請求の範囲第１項に於いて、上記第２の領域の
一部と低抵抗接触する第５の電極を具備することを特徴
とする半導体装置。
１０．特許請求の範囲第１項に於いて、上記第３の電極
と上記第４の電極とは一体化されることを特徴とする半
導体装置。