JPS61120983A - デイジタル走査変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明は、レーダ等の映像の走査方式を変換するディジ
タル走査変換装置に関するものである。 〔従来の技術〕 上記のようなディジタル走査変換技術の一例とし、で、
従来、特公昭５．２−４２６３８号公報に記載するもの
がある。第２図は従来のディジタル走査変換装置の構成
を示すブロック図である。同図において、１はＡ／Ｄ変
換回路、２は入力バッファ回路、３はＸ−Ｙ配列構成の
ＲＡＭメモリからなるメモリ、４はＤ／Ａ変換回路、５
は書込みアドレス作成回路、６はアドレス切替回路、７
は出力カウンタ、８は同期掃引発生回路であり、また。 Ｔ１はビデオ信号の入力端子、Ｔ２は角度データの入力
端子、Ｔ３は変換ビデオ信号の出力端子、Ｔ４は同期掃
引信号の出力端子である。入力端子ＴＩからのビデオ信
号は、前記Ａ／Ｄ変換回路１によりディジタル信号に変
換され、入力バッファ回路２に一時的に記憶される。一
方、入力端子Ｔ２からの角度データは前記書込みアドレ
ス作成回路５で角度データの方向の各位置をＸ−Ｙ座標
に変換してアドレス切替回路６を介してメモリ３に送ら
れる。前記入力バッファ回路２に一時的に記憶されてい
たビデオ信号は書込みアドレス作成回路５からのアドレ
ス・データと同期して読出されてメモリ３に送られ、そ
の指定するアドレスに記憶される。メモリ３に記憶され
たビデオ信号は、出力カウンタ７で作成され、アドレス
切替回路６を介してメモリ３に送られるアドレスに対応
して所定の読出し走査に従ってメモリ３から順次出力さ
れる。このビデオ信号はＤ／Ａ変換回路４によりアナロ
グ信号に変換されて出力端子Ｔ３から出力されるにのよ
うにして入力のビデオ信号が極座標（Ｒ２Ｏ）走査の場
合は出力カウンタ７で規定される読出し走査（例えば直
角座標＜ｘ、、ｙ＞走査）に変換される。 〔発明が解決しようとする問題点〕 しかしながら、上記従来のディジタル走査変換装置は、
メモリ３のメモリ素子の書込みと読出しに要する時間、
すなわちメモリ素子のサイクル・タイムはＩＣの物理的
性質から一定時間以下になし得ないため、ある角度方向
のビデオ信号を基点からメモリの端まで書込むのに要す
る書込み走査時間を一定値以下にできない。したがって
入力ビデオ信号の繰り返しが速い場合には”ビデオの繰
返し毎の書込みは不可能となり、ある回数の繰返し毎に
しか書込みができない場合が生ずる、更に入力ビデオ信
号の角度変化の速度が大きい場合には書込み走査線間の
空き角度が大きくなり、放射状の信号空白部分を生ずる
。第３図（ａ）はこの様子を図示したもので、Ｍはメモ
リ３の記憶範囲、ＬＬ、Ｌ２．Ｌ３は書込み走査線を示
す。このように書込みの上で放射状の信号空白部分Ａ、
Ｂが生じると、これを読出して映像表示した場合に当然
ビデオ信号のない空白部分が放射状に存在するようにな
り各種の不都合を生じることになる。具体的には空港面
探知レーダのように、パルス繰返しが速＜（５ＫＨｚ以
上）、かつアンテナ回転速度が速い（５０ｒ、Ｐ、１１
１以上）レーダ映像を走査変換してＴＶ表示しようとす
る場合等においてレーダ・ビデオ信号は検知していても
ビデオ信号を表示していない部分が放射状に発生するこ
とが起り得るという欠点があった。 本発明は上述の点にかんがみてなされたもので。 第３図（ａ）に示すように走査線ＬＬ、Ｌ２．．Ｌ３間
の放射状の信号空白部分Ａ、Ｂを少なくするため、例え
ば同図（ｂ）に示すように走査線Ｌ１とＬ２の間に走査
線ＬＬ’、Ｌ１２．走査線Ｌ２とＬ３の間に走査線Ｌ２
’、Ｌ２″を設けて、前記放射状の信号空白部分を少な
くするディジタル走査変換装置を提供することにある。

【問題点を解決するための手段】

上記問題を解決するため、本発明は、入力ビデオ信号の
スイープ方向におけるビデオ信号を一時的に記憶する入
力バッファ回路と、後述するＸ−Ｙメ、モリの画素への
書込み期間は前記入力バッファ回路から出力されるビデ
オ信号と当該ビデオ信号を書込む画素に格納されていた
ビデオ信号との演算処理を行ないＸ−Ｙメモリの画素か
らの読出し期間は読出した画素のビデオ信号に対し演を
処理をする入力演算回路と、該入力演算回路からの演算
処理したビデオ信号を一時的に記憶するＸ−Ｙメモリと
、該Ｘ−Ｙメモリから読出したビデオ信号を一時的に記
憶する出カバソファ回路と、前記入力ビデオ信号のスイ
ープ方向の各位置を仮想のＸ−Ｙ座標に変換し前記Ｘ−
Ｙメモリ用アドアドレスて出力する書込みアドレス作成
回路とからなるｎ個の変換回路を設けると共に、該ｎ個
の変換回路のＸ−Ｙメモリ用に共通する読出しアドレス
を作成する読出しアドレス作成回路と、前記ｎ個の書込
みアドレス作成回路からのアドレスと該読出しアドレス
作成回路からのアドレスを切替えて前記ｎ個の変換回路
のＸ−Ｙメモリに出力するアドレス切替回路を設けてデ
ィジタル走査変換装置を構成した。 〔作用〕 ディジタル走査変換装置を上記のように構成することに
より、入力ビデオ信号の角度変化の速度が大きい場合で
もビデオ信号を放射状に空白部分を生じる度合が少なく
走査変換することが可能となる。また、ランダム走査信
号に対する書込み速度を等価的に増大する走査変換も可
能となる。したがって上記ディジタル走査変換装置は空
港面探知レーダの映像をはじめ、各種の高速に変化する
映像またはデータ等の走査変換に用いるこが可能となる
。 〔実施例〕 以下本発明の実施例を図面に基づいて説明する。 第１図は１本発明に係るディジタル走査変換装置の構成
を示すブロック図である。同図において。 １１はＡ／Ｄ変換回路、１２はスイープ相関回路。 １３と１４は入力バッファ回路、１５と１６は入力演算
回路、１７と１８はＸ−Ｙメモリ、１９と２０は出力バ
ッファ回路、２１は加算回路、２２はＤ／Ａ変換回路、
２３と２４は書込みアドレス作成回路、２５は読出しア
ドレス作成回路、２６はアドレス切替回路、２７は同期
信号作成回路。 ２８はタイミング作成回路であり、また、Ｔｌｌはビデ
オ信号の入力端子、Ｔ１２は角度データの入力端子、Ｔ
１３はオフセンタ・データの入力端子、Ｔ１４はトリガ
信号の入力端子、Ｔ１５はビデオ信号の出力端子、Ｔ１
６は水平同期信号の出力端子、Ｔ１７は垂直同期信号の
出力端子である。 入力端子Ｔ１１．Ｔ１２．Ｔ１３およびＴ１４に入力さ
れる信号は、それぞれ通常の極座標走査を行なうレーダ
のビデオ信号、空中線の角度データ、オフセンタ・デー
タおよびトリガ信号とする。 入力端子Ｔｌｌから入力されたビデオ信号はＡ／Ｄ変換
回路１１により量子化距離（Δｒ）毎に多値のディジタ
ルのビデオ信号に変換され、スイープ相関回路１２に送
られる。該スイープ相関回路１２は、前記Ａ／Ｄ変換回
路１１よりディジタル化されたビデオ信号をうけ、トリ
ガ毎の同一距離の信号を一定回数（４）だけ相加するス
イープ相関処理をし、スイープ相関処理をしたビデオ信
号をトリガ毎に出力し、入力バッファ回路１３と１４に
送り出す。ここで、前記一定回数はレーダのヒツト数以
内の整数値で、かつＸ−Ｙメモリ１７゜１８への書込み
が時間的に可能となるような値に選ばれる。入力バッフ
ァ回路１３と１４はライン・メモリで構成され、スイー
プ相関回路１２よリスイープ相関処理されたビデオ信号
をうけ、前記一定回数のトリガ毎に１回、ただし、バッ
ファ回路１３と１４とでは前記一定回数の約１／２のト
リガ分だけ時間的にずらして、それぞれ１スイ一プ分の
ビデオ信号をライン・メモリに格納する。入カハッフ７
１３および１４を構成するライン・メモリに格納された
ビデオ信号は、それぞれ上記と同量時間的にずらして、
入力されたのと同じ順序で、ただし入力時とは異なる所
定の速さで読出され、それぞれ入力演算回路１５と１６
に送り出される。入力演算回路１５と１６はぞれぞれ入
力バッファ回路１３と１４とから出力されるビデオ信号
と、Ｘ−Ｙメモリ１７と１８から出力されるビデオ信号
をうけ、Ｘ−Ｙメモリ１７と１８の画素（素メモリ）へ
の書込み期間内では上記ビデオ信号間の演算（例えば大
小比較）をし、ｘ−ｙメモリ１７と１８の画素からの読
出し期間内ではＸ−Ｙメモリ１７と１８から出力される
ビデオ信号に演算（例えばアフタグローのだめの減衰演
算）をし、これをそれぞれＸ−Ｙメモリ１７と１８に送
り出す。ｘ−Ｙメモリ１７と１８は、それぞれＸ−Ｙ配
列のメモリ素子とメモリ制御回路からなり同一に構成さ
れたものであり、該Ｘ−Ｙメモリ１７と１８はそれぞれ
入力演算回路１５と１６からビデオ信号を、アドレス切
替回路２６からアドレス・データをそれぞれうけ、読出
したビデオ信号を出力Ｉ＜ツファ回路１９と２０、およ
び入力演算回路１５と１６にそれぞれ送り出す。このＸ
−Ｙメモリ１７と１８はアドレス切替回路２６と連動し
て動作し、アドレス切替回路２６が書込みアドレス作成
回路２３と２４からのアドレス・データをＸ−Ｙメモリ
１７と１８に入力しているときは、画素への書込み期間
となり、アドレス切替回路２６が読出しアドレス作成回
路２５からのアドレス・データをＸ−Ｙメモリ１７と１
８に入力しているときは画素からの読出し期間となる。 上記の画素への書込み期間と画素からの読出し期間は交
互に繰返えされる。画素への書込み期間では、まず、ア
ドレス・データに対応した画素に格納しであるビデオ信
号を読出し、次に入力演算回路１５と１６で前記の所定
の演算をし、最後に演算結果のビデオ信号を上記のアド
レス・データに対応した画素に書込む動作が行われ、画
素からの読出し期間では、まずアドレス・データに対応
した画素に格納しであるビデオ信号を読出し、次に入力
演算回路１５と１６で前記の所定の演算をし、最後に演
算処理した結果のビデオ信号を上記アドレス・データに
対応した画素へ書込む動作が行われる。なお、画素から
の読出し期間では画素からの読出しと演算と画素への書
込みは、Ｘ方向の複数の画素に対して並列的に同時に行
われる。出力バッファ回路１９と２０は、ライン・メモ
リで構成され、Ｘ−Ｙメモリ１７と１８から読出したビ
デオ信号をうけ、これをそれぞれライン・メモリに並列
的に格納し、この格納したビデオ信号を順次所定の速さ
で出カバソファ回路１９と２０とで同時に読出し、読出
したビデオ信号をそれぞれ加算回路２１に送り出す。加
算回路２１は出力バッファ回路１９と２０から出力され
るビデオ信号をうけ、両ビデオ信号の加算をし、加算し
たビデオ信号を出力し、Ｄ／Ａ変換回路２２に送り出し
ている６Ｄ／Ａ変換回路２２は加算回路２２から出力さ
れるビデオ信号をアナログ信号に変換し、アナログのビ
デオ信号を出力し、このビデオ信号を出力端子Ｔ１５に
送り出している。書込みアドレス作成回路２３と２４は
入力端子Ｔ１２と７１３からそれぞれ角度データとオフ
センタ・データをうけ、角度データの方向（スイープ方
向）の各位置をオフセンタの位置より順に距離の大きい
方に前記の量子化距離（Δ「）毎に仮想のＸ−Ｙ座標に
変換しそれぞれＸ−Ｙメモリ１７と１８用のアドレスを
、入力バッファ回路１３と１４から出力されるビデオ信
号に対応して作成し、このアドレス・データをアドレス
切替回路２６にそれぞれ送り出す。読出しアドレス作成
回路２５はＸ−Ｙメモリ１７と１８に格納しであるビデ
オ信号を所定の走査（本実施例ではＸ−Ｙ走査）で読出
すためのアドレスと該アドレスに対応したタイミング信
号を作成し、アドレスデータをアドレス切替回路２６に
、またアドレスに対応したタイミング信号を同期信号作
成回路２７にそれぞれ送り出す、アドレス切替回路２６
は、書込みアドレス作成回路２３と２４から出力される
アドレス・データと読出しアドレス作成回路２５から出
力されるアドレス・データをうけ、この両アドレス・デ
ータをＸ−Ｙメモリ１７と１８の画素への書込み期間と
画素からの読出し期間に対応して交互に切替えて、ｘ−
Ｙメモリ１７と１８に出力する。同期信号作成回路２７
は、読出しアドレス作成回路２５から出力されるアドレ
スに対応したタイミング信号をうけ、ビデオ信号を所定
の走査によって表示させるためのアナログの同期信号を
作成し、水平同期信号を出力端子Ｔ１６．垂直同期信号
を出力端子Ｔ１７にそれぞれ送り出す。タイミング信号
作成回路２８は、入力端子Ｔ１４からトリガ信号をうけ
、各回路に必要なタイミング信号を作成し、各回路に送
り出す。 第４図は第１図に示すディジタル走査変換装置の動作を
説明するための時間関係を示す。同図において、（ａ）
はトリガ信号、（ｂ）はビデオ信号期間（高レベルが対
応、以下同様）　、　（ｃ）と（ｄ）はそれぞれ入力バ
ッファ回路１３と１４へのビデオ信号の入力期間、（ｃ
）と（ｇ）はそれぞれＸ−Ｙメモリ　１７と１８の書込
み走査期間、（ｆ）と（ｈ）はそ九ぞれＸ−Ｙメモリ１
７と１８の画素への書込み期間（しり）、（ｉ）はＸ−
Ｙメモリ１７と１８の画素からの読出し期間（ｔＲ）、
（ｊ）は画素への書込み期間と画素からの読出し期間の
拡大図を示し、ｔｌは読出し時間、ｔ２は読出し時の演
算時間、ｔ３は書込み時間、ｔ４は読出し時間、ｔ５は
書込み時の演算時間、ｔ６は書込み時間である。 第５図は第１図に示すディジタル走査変換装置の動作を
説明するためのＸ−Ｙメモリ１７と１８のメモリ上の走
査線等を示し、ＭはＸ−Ｙメモリの記憶範囲、ＬｌはＸ
−Ｙメモリ１７のある時刻の書込み走査線、ＬＬ”はＬ
ｌに最も近接して現われるＸ−Ｙメモリ１８上の書込み
走査線、ＮはＸ−Ｙメモリ１７と１８上の読出し走査線
の１つ。 Ｐは書込み走査線の基点（オフセンタ位置）を示す。 次に上記ディジタル走査変換装置の動作について更に説
明する６上記の説明より明らかなようにレーダのビデオ
信号は、スィーブ相関回路１２によりスイープ相関の回
数に見合ったＳ／Ｈの改善がはかられた後、入力バッフ
ァ回路１３と１４を経て、更に入力演算回路１５と１６
により、Ｘ　−Ｙメモリ１７と１８の書込もうとする画
素に書込まれているビデオ信号と演算され、その結果の
ビデオ信号がＸ−Ｙメモリ１７と１８に書込まれるわけ
であるが、入力バッファ回路１３と１４は前記一定回数
（４）の約１／２のトリガ分だけ時間差をおいてビデオ
信号を出力しているので、Ｘ−Ｙメモリ１７と１８のメ
モリ上の書込み走査線の方向は第５図のように上記の時
間差に対応した角度だけ互いにずれることになる。Ｘ−
Ｙメモリ１７と１８にこのように書込まれたビデオ信号
を共通の読出しアドレスに従って読出し、読出した両ビ
デオ信号を加算回路２１で加算しているので、出力端子
Ｔ１５に出力するビデオ信号を出力端子Ｔ１６とＴ１７
から得られる水平同期信号と垂直同期信号にもとづいて
表示した場合には、Ｘ−Ｙメモリ１７と１８から読出さ
れたビデオ信号の像はそれぞれの書込み走査の方向に現
われるが、その方向は上記の角度だけずれているため、
それぞれの方向のほぼ中間に位置することになり、放射
状の信号空白部分はＸ−Ｙメモリが１つの場合より半減
し。 改善されることになる。 上記第１図に示す実施例は、入力演算回路とＸ−Ｙメモ
リと出力バッファ回路と書込みアドレス作成回路とから
なる変換回路の数ｎをｎ＝２とした場合の例であるが、
ｎの値を大きくすることにより放射状の信号空白部に対
する改善の度はさらに向上することは当然である。 上記実施例では、入力演算回路１５と１６を用いている
ので、Ｘ−Ｙメモリ１７と１８に書込むビデオ信号と書
込んであったビデオ信号に演算をすることが可能であり
、走査変換されたビデオ信号を機能高く表示することが
できる。しかし、入力演算回路１５と１６を取り去り、
従来のように入力バッファ回路１３とＸ−Ｙメモリ１７
を、また、入力バッファ回路１４とＸ−Ｙメモリ１８を
それぞれ直接接続することも可能である。ただし、この
場合は画素へ最新のビデオ信号を書込むか。 全く書込まないかの２通りのことしかできないという不
便さがある。 上記実施例では、２つの入力バッファ回路へ時間的に異
なるスイープのビデオ信号を入力しているが、スイープ
毎のビデオ信号の入力期間をｎ分割して同一スイープの
ｎ個の分割期間毎のビデオ信号列をそれぞれｎ個の入力
バッファへ入力するよ５にしても同様の効果を期待でき
る。すなわちこの場合には、各々の入力バッファ回路へ
入力するビデオ信号の時間方向の数が減るので、書込み
走査線間の角度間隔が減り放射状の信号空白部分を減ら
すことができる。 上記実施例では、入゛力信号はレーダの信号であったが
、レーダ以外でも極座標走査を行なう信号であれば全く
同様に働く。また、極座標走査以外の例えばランダム走
査の信号を入力し、入力信号を時間的に適宜切替えて異
なるＸ−Ｙメモリに書込むようにすることもでき、この
ようにすると入力信号の書込み速度を等価的に増大する
ことが可能である。 上記のディジタル走査変換装置は、例えば、空港面探知
レーダ映像をはじめ、各種の高速に変化する映像または
データ等の走査変換に適用して極めて効果がある。 〔発明の効果〕 以上説明したように５本発明によれば、入力バッファ回
路と入力演算回路とＸ−Ｙメモリと出力バッファ回路と
書込みアドレス回路とから構成される変換回路をｎ組と
、読出しアドレス作成回路とアドレス切替回路とを備え
るようにしているので。 入力ビデオ信号の角度変化の速度が大きい場合でもビデ
オ信号を放射状に空白部分を生じる度合が少なく走査変
換することが可能となる。またランダム走査信号に対す
書込み速度を等価的に増大する走査変換も可能となる等
のすぐれた効果が得られる。

【図面の簡単な説明】

第１図は本発明に係るディジタル走査変換装置の構成を
示すブロック図、第２図は従来のディジタル走査変換装
置の構成を示すブロック図、第３図（ａ）は従来のディ
ジタル走査変換装置の書込み走査線の様子を説明するた
めの図、第３図（ｂ）は本発明に係るディジタル走査変
換装置の書込み走査線の様子を説明するための図、第４
図は第１図に示すディジタル走査変換装置の動作を説明
するタイミングチャート、第５図は同じく第１図に示す
ディジタル走査変換装置のメモリ上の走査の状態を示す
図である。 図中、１１・・・Ａ／Ｄ変換回路、１２・・・スイープ
相関回路、１３．１４・・・入力バッファ回路、１５゜
１６・・・入力演算回路、１７．１８・・・メモリ、１
９゜２０・・・出力バッファ回路、２１・・・加算回路
、２２・・・Ｄ／Ａ変換回路Ｄ／り変換回路、２３．２
４・・・書込みアドレス作成回路、２５・・・読出しア
ドレス作成回路、２６・・・アドレス切替回路、２７・
・・同期信号作成回路、２８・・・タイミング信号作成
回路。

Claims (4)

【特許請求の範囲】
1. （１）、入力ビデオ信号のスイープ方向におけるビデオ
   信号を一時的に記憶する入力バッファ回路と、後述する
   Ｘ−Ｙメモリの画素への書込み期間は前記入力バッファ
   回路から出力されるビデオ信号と当該ビデオ信号を書込
   む画素に格納されていたビデオ信号との演算処理を行な
   いＸ−Ｙメモリの画素からの読出し期間は読出した画素
   のビデオ信号に対し演算処理をする入力演算回路と、該
   入力演算回路からの演算処理したビデオ信号を一時的に
   記憶するＸ−Ｙメモリと、該Ｘ−Ｙメモリから読出した
   ビデオ信号を一時的に記憶する出力バッファ回路と、前
   記入力ビデオ信号のスイープ方向の各位置を仮想のＸ−
   Ｙ座標に変換し前記Ｘ−Ｙメモリ用アドレスとして出力
   する書込みアドレス作成回路とからなるｎ個の変換回路
   を具備すると共に、該ｎ個の変換回路のＸ−Ｙメモリに
   共通する読出しアドレスを作成する読出しアドレス作成
   回路と、前記ｎ個の書込みアドレス作成回路からのアド
   レスと該読出しアドレス作成回路からのアドレスを切替
   えて前記ｎ個の変換回路のＸ−Ｙメモリに出力するアド
   レス切替回路を具備することを特徴とするディジタル走
   査変換装置。
2. （２）、前記ｎ個の変換回路の入力バッファ回路にそれ
   ぞれ時間的に異なるスイープのビデオ信号列を入力する
   ことを特徴とする特許請求の範囲第（１）項記載のディ
   ジタル走査変換装置。
3. （３）、前記ｎ個の変換回路の入力バッファ回路に、ス
   イープ毎のビデオ信号の入力期間をｎ分割して同一スイ
   ープの該ｎ個の分割期間毎のビデオ信号列をそれぞれ入
   力することを特徴とする特許請求の範囲第（１）項記載
   のディジタル走査変換装置。
4. （４）、前記ｎ個の変換回路よりそれぞれ入力演算回路
   を除去したことを特徴とする特許請求の範囲第（１）項
   記載のディジタル走査変換装置。