JPH056872B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は防空監視システム等に使用されるレー
ダ表示システムに関し特にテレビ型の走査（ラス
タ走査）方式に変換するに当つて発生する画素間
隙による画質劣化の改善装置に関する。

（従来の技術） 従来この種のレーダ表示装置は、ラスタ走査方
式ブラウン管表示装置の表示画面画素に対応する
多数のメモリ素子で構成される画像メモリを設
け、ラスタ走査の水平方向を距離軸とし、垂直方
向を振幅軸として、３次元レーダ等の１つのビー
ム方向のレーダ受信信号の距離対振幅データを、
Ａスコープ走査（走査の動きが距離方向に移動し
つつ振幅に応じて振幅方向にも移動する走査）で
画像メモリにＡスコープ画像を記憶させ、読み出
すときはラスタ走査で読み出し、ラスタ走査方式
のブラウン管表示装置の表示画面上に距離対振幅
のＡスコープ像を表示させている。

このように、Ａスコープ走査がラスタ走査に変
換されるので走査変換装置と呼ばれる。

このようなＡスコープは当然のことながら１つ
の方向における距離対受信信号振幅のデータであ
るが、３次元レーダの方位方向或いは高低方向に
少しずつ角度の異なる方向の複数のＡスコープ像
を表示装置の表示画面上に表示させそれらのＡス
コープ像を比較することにより、その方向近傍に
存在する飛行目標の数を把握するのに用いられ
る。

（発明が解決しようとする問題点） しかしながら、上記従来技術による変換装置に
おいては、第５図に示す例の様にＹ軸側に画素空
隙が生じ認識性が悪いという欠点がある。

これを防ぐため標本化周波数の高速化を行う事
が考えられるが処理速度が高速となるため実現が
困難である。第６図に示す例の様な視認性の良い
画像を得るためにＹ軸方向に生ずる画素間隙を計
算機により処理し補間する方法、特殊な回路を用
いて補間する方法等が考えられるが、高価になる
ことおよび処理時間が必要となりレーダシステム
の様に即時性の要求されるシステムには不適であ
る。本発明の目的は、上記従来技術の問題点に顧
みて、標本化周波数の高速化や計算機処理による
補間法や特殊な回路を用いる補間法によることな
く、少ない画像メモリで、Ｙ軸方向における画素
空隙を埋め、視認性のよい走査変換を実現するレ
ーダ走査変換装置を提供することにある。

（問題点を解決するための手段） 本発明は上記の目的を達成するために次の構成
を有する。即ち、本発明のレーダ走査変換装置
は、距離軸（Ｘ軸）座標と振幅軸（Ｙ軸）座標と
によつて規定されるアドレスを有する多数の画素
記憶素子からなる画像メモリへ、レーダビデオ信
号をその距離と振幅に応じて対応するアドレスの
記憶素子に記憶させ、記憶されたレーダビデオ信
号をラスター走査で距離に対する振幅をＡスコー
プ表示する走査変換装置であつて、レーダビデオ
信号をデイジタルビデオ信号に変換するＡ／Ｄ変
換器と；該デイジタルビデオ信号を画像メモリへ
書き込む速度の変換を行うシリアル／パラレル変
換器と；画像メモリからＸ軸座標毎に順次読み出
された前記記憶ビデオＹ軸アドレスとラスタ走査
Ｙ軸アドレスとを受けて比較し、ラスタ走査Ｙ軸
アドレスが記憶ビデオＹ軸アドレスと一致した時
およびラスタ走査Ｙ軸アドレスが小さい時に信号
を出力する複数の比較器と；ラスタ走査Ｙ軸アド
レスを前記比較器へ送るラスタ走査Ｙ軸アドレス
発生器と；前記複数の比較器からＹ軸アドレスが
一致した時の信号を受けこれをシリアルデータに
変換する第１のパラレル／シリアル変換器と；前
記複数の比較器からの全信号を受けこれをシリア
ルデータに変換する第２のパラレル／シリアル変
換器と；該第２のパラレル／シリアル変換器の出
力信号を受けて各ラスタ走査Ｙ軸アドレスについ
てＸ軸方向へ走査した時に連続する信号の最初と
最後の信号のみを出力する立ち上り／立ち下り検
出回路と；前記第１のパラレル／シリアル変換器
の出力と前記立ち上り／立ち下り検出回路の出力
をタイミングを一致させて合成し、該合成信号
を、Ａスコープ画像を表示するラスタ走査式ブラ
ウン管表示装置へ送出する合成回路と；を具備す
ることを特徴とする。

（作 用） 以下、上記構成を有する本発明のレーダ走査変
換装置の作用を図面に基づいて説明する。

第１図は本発明のレーダ走査変換装置の構成を
示すブロツク図である。１はＡ／Ｄ変換器、２は
シリアル／パラレル変換器、３は画像メモリ、４
は比較器、５は第１のパラレル／シリアル変換
器、６は第２のパラレル／シリアル変換器、７は
立ち上り／立ち下り検出回路、８は合成回路、９
はラスタ走査Ｙ軸アドレス発生器である。

なお、上記の各構成部分はデイジタル動作をす
るものであり、その動作のための各種クロツク信
号やタイミング信号が加えられていることは言う
までもない。

レーダ受信機からのアナログのレーダビデオ信
号はＡ／Ｄ変換器１で距離方向に量子化された各
単位距離（距離方向の１画素に対応する）毎にそ
の振幅値がデイジタル信号に変換された時間的に
シリアルな形で出力される。この出力信号はシリ
アル／パラレル変換器２へ加えられ距離単位毎に
シリアルであつた信号をパラレル信号に変換して
画像メモリ３へ加える。シリアル／パラレル変換
器２を用いる理由は、Ａ／Ｄ変換器１の出力のシ
リアルデータのデータ速度に較べ画像メモリの書
込み速度が遅いので複数のデータをまとめて書き
込む必要からである。

画像メモリ３は距離軸（Ｘ軸）座標と振幅軸
（Ｙ軸）座標とによつて規定されるアドレスを有
する多数の画素記憶素子の集合である。シリア
ル／パラレル変換器２からの信号は各々その距離
と振幅に基づいて対応するアドレスの画素記憶素
子へ信号の存在を記憶させる。

本装置は、ラスタ走査（テレビ型走査）によつ
て、レーダビデオ信号を、距離軸（Ｘ軸）と振幅
軸（Ｙ軸）で表わされるＡスコープで表示しよう
とする装置である。即ち、走査としては、１つの
Ｙ軸座標（アドレス）についてＸ軸走査を行な
い、Ｘ軸の１走査が終るとＹ軸アドレスを１画素
分だけ進め、再びＸ軸走査を行うという手順を繰
り返す。ラスタ走査Ｙ軸アドレス発生器９は、上
記ラスタ走査を行つている時のＹ軸アドレスを発
生して、距離軸の画素数だけ設けられている比較
器１０４、同１０４、……、へ加える。

一方比較器へは画像メモリからＸ軸上の各アド
レスに対する信号を記憶している記憶素子のＹ軸
アドレス（これを標本値と呼ぶ）がラスタ走査Ｘ
軸走査に対応して順次読み出される。

各比較器はラスタ走査Ｙ軸アドレスと画像メモ
リ３からのＹ軸アドレス（標本値）とを比較し、
ラスタ走査Ｙ軸アドレスが画像メモリ３からの読
み出しＹ軸アドレス（標本値）と一致したときお
よびラスタ走査Ｙ軸アドレスが画像メモリ３から
の読み出しＹ軸アドレス（標本値）より小さい時
に所定のビデオを出力する。

そして、これらの各出力ビデオのうち標本値と
一致したときのビデオ出力のみをまとめて標本値
一致ビデオ群として第１のパラレル／シリアル変
換器５へ出力する。一方、第２のパラレル／シリ
アル変換器６へは標本値と一致したときおよび標
本値より小さいとき、即ち、標本値以下の時のビ
デオ出力が標本値以下ビデオ群として加えられ
る。

ここで、第１のパラレル／シリアル変換器５お
よび第２のパラレル／シリアル変換器６が用いら
れている理由は、ラスタ走査でＡスコープ表示を
行つているモニタ用指示装置へはシリアル信号で
送り出さなければならないところ、画像メモリ３
の読み出し速度が低く所定の速度のシリアルデー
タが得られないので、画像メモリ３からはＸ軸画
素分だけパラレルに読み出しこれを一時記憶させ
所定の速度のシリアルデータとして送り出すため
である。

今仮に、標本値一致ビデオ群が入力される第１
のパラレル／シリアル変換器５の出力ビデオをモ
ニタ指示装置１１１に表示させると、第５図によ
うに画像メモリ３に記憶された通りの画像が現わ
れる。即ちＹ軸方向には画素空隙が残つているま
まである。これに対して標本値以下ビデオ群が入
力される第２のパラレル／シリアル変換器６の出
力をモニタ指示装置１１１に表示させると、標本
値以下のＹ軸アドレス総てに信号が存在するので
第４図のようになる（今ここでは白黒の区別は考
えない）。このような空隙のない画像もそのまま
表示できないわけではないが、情報として意味を
有するのは包絡線の形であり、また、複数のＡス
コープ像を比較観察する場合、包絡線の下が塗り
つぶし状態になつているよりも従来通り包絡線だ
け表示されている方が比較し易いので、包絡線の
みを残すようにしている。従つて、第４図の〇印
の集まりの周縁部のみを残すことができればＹ軸
方向にも空隙のない画像を得ることができる。

立ち上り／立ち下り検出回路７はこの周縁部の
信号を取り出すための回路である。この検出は各
Ｙ軸アドレスについてＸ軸方向の走査を行う際に
信号の存在しない切れ目があることを利用して行
われる。従つて、第３図最下列のように信号の切
れ目がない場合には立ち上り／立ち下りの検出が
できず標本値一致ビデオが存在するにもかかわら
ずビデオが出力されない。

このため、第１のパラレル／シリアル変換器５
の出力である標本値一致ビデオ列と、第２のパラ
レル／シリアル変換器６からの標本値以下ビデオ
列を立ち上り／立ち下り検出回路７を経由させて
得た補間ビデオとを合成回路８により合成して標
本値のＹ軸方向の画素間隙を埋めた視認性のよい
Ａスコープ値を得るのである。

そしてこれを実現するための、比較器４、パラ
レル／シリアル変換器５および同６は単純回路の
集合であり、また立ち上り／立ち下り検出回路７
および合成回路８も、後述の実施例に見られるよ
うに、合せてフリツプフロツプ３個、アンドゲー
ト２個、オアゲート２個、インバータ１個という
極めて簡単小規模の回路である。

（実施例） 以下、本発明の実施例を図面を参照して説明す
る。第２図は本発明の一実施例の構成を示すブロ
ツク図である。レーダビデオ１０はローパスフイ
ルタ１００に入力され帯域制限を行なつたビデオ
１１をＡ／Ｄ変換器１に出力する。

Ａ／Ｄ変換器１ではタイミング制御回路１０５
からの標本化クロツク１４によつてアナログ／デ
ジタル変換を行いデジタルビデオ信号１２をシリ
アル／パラレル変換器２へ出力する。

標本化クロツク１４はモニタ指示装置１１１上
のＸ軸画素に対応して決まつた値である。

シリアル／パラレル変換器２は画像メモリ３の
書き込み時間を考慮するために数画素データをま
とめて同時に処理するために設けてある。

シリアル／パラレル変換器２からのデジタルビ
デオデータ１３はタイミング制御回路１０５から
の画像メモリ３に対するアドレスおよび書き込
み／読み出しを行うメモリ制御信号１５によつて
画像メモリ３に書き込まれる。

タイミング制御回路１０５はモニタ指示装置１
１１にラスタ型走査を行わせるための水平（Ｘ
軸）および垂直（Ｙ軸）の同期信号３２を発生し
モニタ指示装置１１１へ出力する。同期信号３２
に同期してラスタＹ軸アドレス１６を比較器４
に、ロード信号２０をパラレル／シリアル変換器
５および同６へ、モニタ指示装置１１１上のＸ軸
の１画素に対応する読み出しクロツク３１をパラ
レル／シリアル変換器５および同６およびフリツ
プフロツプ１０７へ出力する。

なお、第２図中、フリツプフロツプ１０７およ
びオアゲート１１０は合成回路８を構成し、フリ
ツプフロツプ１０７′、同１０７″、インバータ１
０９、アンドゲート１０８、同１０８′およびオ
アゲート１１０′は立ち上り／立ち下り検出回路
７を構成している。またタイミング制御回路１０
５はラスタ走査Ｙ軸アドレス発生器９を含んでい
る。画像メモリ３に記憶されているビデオデータ
は同期信号３２に同期信号されたアドレスに制御
されたメモリ制御信号１５により読み出しビデオ
１７が出力され各比較器４に入力される。

各比較器４では読み出しビデオ１７とラスタＹ
軸アドレス１６との比較を行い値の一致したデー
タは論理１となる標本値一致ビデオ群１８をパラ
レル／シリアル変換器５へ、又、Ｙ軸アドレス１
６以下の値のデータは全て論理１となり標本値以
下ビデオ群１９をパラレル／シリアル変換器６に
出力する。例えば、標本値一致ビデオ群１８は第
３図に示す枠１′内の「●」印に相当するもので
あり、又標本値以下ビデオ出力群１９は第４図に
示す枠２′内の「〇」印に相当するものである。

ここでパラレル／シリアル変換器５および同６
を使用しているのはＸ軸の読み出し速度に対し画
像メモリの速度が遅いために数ビツトまとめて読
み出すためのである。パラレル／シリアル変換器
５からのシリアルデータである標本値一致ビデオ
列２１はフリツプフロツプ１０７で遅延され遅延
標本値一致ビデオ列２２としてオアゲート１１０
に入力される。これは、立ち上り／立ち下り検出
回路で必然的に生ずる遅延と合せるためである。

例えばこの信号は第３図に示す枠１′内の「●」
印に相当し読み出しクロツク３１に同期してＸ軸
方向の左側から順次出力されたものである。

他方のパラレル／シリアル変換器６から出力さ
れる標本値以下ビデオ列２３は、アンドゲート１
０８、フリツプフロツプ１０７、インバータ１０
９に出力される。例えば標本値以下ビデオ列２３
は、第４図に示す枠２′内で囲まれた「〇」印に
相当し読み出しクロツク３１に同期してＸ軸方向
の左側から順次出力されたものである。

アンドゲート１０８では標本値以下ビデオ列２
３とフリツプフロツプ１０７′の負論理出力（
出力）であ反転遅延標本値以下ビデオ列２４をフ
リツプフロツプ１０７″で更に遅延されたビデオ
列との論理積を行い立ち上りビデオ２６が検出さ
れオアゲート１１０′に出力される。

これは例えば第４図に示す枠２′内の「◎」印
を検出したことにあたる。又同様にアンドゲート
１０８′では反転標本値以下ビデオ列２８とフリ
ツプフロツプ１０７′の正論理出力（Ｑ出力）で
ある遅延標本値以下ビデオ列２５と論理積を行う
ことにより立ち下りビデオ２７を検出しオアゲー
ト１１０′へ出力する。これは例えば第４図に示
す枠２′内の「」印を検出したことにあたる。

オアゲート１１０′は立ち上がりビデオ２６と
立ち下りビデオ２７の論理和を行い補間ビデオ２
９を出力する。補間ビデオ２９と遅遅延標本値一
致ビデオ列２２は、オアゲート１１０で論理和を
行いミツクスドビデオ列３０としてモニタ指示装
置１１１へ出力される。例えばミツクスドビデオ
列３０は第３図に示す枠１′内の「●」と「〇」
を示すものである。

以上の処理をテレビ走査の上部から下部へラス
タＹ軸アドレスを繰り返し行うことにより第６図
に示すような間隙のないＡスコープ表示が得られ
る。初期制御信号３３はＸ軸の左端部分が出力さ
れるのを防ぐために使用される。

（発明の効果） 以上説明したように本発明装置はレーダビデオ
の振幅値を画像メモリに記憶しておき、テレビ型
走査方式でビデオを読み出す時に同時に簡単な回
路構成によつてＹ軸方向の画素空隙の補間を行う
ことができ、少ない画像メモリで高速な補間処理
が行え、画素空隙がなく視認性の良いＡスコープ
表示ができる効果がある。

【図面の簡単な説明】

第１図は本発明の構成を示すブロツク図、第２
図は本発明の実施例の構成を示すブロツク図、第
３図はビデオの標本値画素と補間画素を示した
図、第４図は標本値以下の画素を示した図、第５
図は標本値一致ビデオのみによる表示例を示す
図、第第６図は補間処理を行なつた表示例を示す
図である。 １……Ａ／Ｄ変換器、２……シリアル／パラレ
ル変換器、３……画像メモリ、４……比較器、
５，６……パラレル／シリアル変換器、７……立
ち上り／立ち下り検出回路、８……合成回路、９
……ラスタ走査Ｙ軸アドレス発生器、１０……レ
ーダビデオ、１１……ビデオ、１２……デジタル
ビデオ、１３……デジタルビデオデータ、１４…
…標本化クロツク、１５……メモリ制御信号、１
６……ラスタＹ軸アドレス、１７……読み出しビ
デオ、１８……標本値ビデオ群、１９……標本値
以下ビデオ群、２０……ロード信号、２１……標
本値一致ビデオ列、２２……遅延標本値一致ビデ
オ列、２３……標本値以下ビデオ列、２４……反
転遅延標本値以下ビデオ列、２５……遅延標本値
以下ビデオ列、２６……立ち上りビデオ、２７…
…立ち下りビデオ、２８……反転標本値以下ビデ
オ列、２９……補間ビデオ、３０……ミツクスド
ビデオ、３１……読出しクロツク、３２……同期
信号、３３……初期制御信号、１００……ローパ
スフイルタ、１０５……タイミング制御回路、１
０７，１０７′，１０７″……フリツプフロツプ、
１０８，１０８′……アンドゲート、１０９……
インバータ、１１０，１１０′……オアゲート、
１１１……モニタ指示装置。

Claims (1)

【特許請求の範囲】
1. １ 距離軸（Ｘ軸）座標と振幅軸（Ｙ軸）座標と
   によつて規定されるアドレスを有する多数の画素
   記憶素子からなる画像メモリへ、レーダビデオ信
   号をその距離と振幅に応じて対応するアドレスの
   記憶素子に記憶させ、記憶されたレーダビデオ信
   号をラスター走査で距離に対する振幅をＡスコー
   プ表示する走査変換装置であつて、レーダビデオ
   信号をデイジタルビデオ信号に変換するＡ／Ｄ変
   換器と；該デイジタルビデオ信号を画像メモリへ
   書き込む速度の変換を行うシリアル／パラレル変
   換器と；画像メモリからＸ軸座標毎に順次読み出
   された前記記憶ビデオＹ軸アドレスとラスタ走査
   Ｙ軸アドレスとを受けて比較し、ラスタ走査Ｙ軸
   アドレスが記憶ビデオＹ軸アドレスと一致した時
   およびラスタ走査Ｙ軸アドレスが小さい時に信号
   を出力する複数の比較器と；ラスタ走査Ｙ軸アド
   レスを前記比較器へ送るラスタ走査Ｙ軸アドレス
   発生器と；前記複数の比較器からＹ軸アドレスが
   一致した時の信号を受けこれをシリアルデータに
   変換する第１のパラレル／シリアル変換器と；前
   記複数の比較器からの全信号を受けこれをシリア
   ルデータに変換する第２のパラレル／シリアル変
   換器と；該第２のパラレル／シリアル変換器の出
   力信号を受けて各ラスタ走査Ｙ軸アドレスについ
   てＸ軸方向へ走査した時に連続する信号の最初と
   最後の信号のみを出力する立ち上り／立ち下り検
   出回路と；前記第１のパラレル／シリアル変換器
   の出力と前記立ち上り／立ち下り検出回路の出力
   をタイミングを一致させて合成し、該合成信号
   を、Ａスコープ画像を表示するラスタ走査式ブラ
   ウン管表示装置へ送出する合成回路と；を具備す
   ることを特徴とするレーダ走査変換装置。