JPS61121136A - 演算処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明はマスク不能割込み処理機構を備えたマイクロ
プロセッサ等の演算処理装置に係り、特に連続して生じ
るマスク不能剤′込み処理要求の受付けを制限するよう
な演算処理装置に関する。

［発明の技術的背景］ 演算処理装置例えばマイクロプロセッサ等では、外部か
ら割込み処理要求制御信号が入力されると、現在、実行
している命令処理の実行を停止してその割込み処理要求
に応じた処理を実行するいわゆる割込み処理要求機能が
装備されている。この割込み処理要求には、優先度が付
けられ、優先度の高いものから順に割込み処理要求が受
は付けられるマスク割込みと、無条件で割込み処理要求
が受は付けられるマスク不能割込みとの二種類がある。

このうちマスク不能割込みの代表的なものとしては、マ
イクロプロセッサに供給されている電源電圧が所定値か
ら低下したりする電源異常の際に外部の検出回路から処
理要求制御信号が発生される電源異常割込みがある。こ
のような電源異常の際にそのまま処理を続行させるとマ
イクロプロセッサ内部の各種データが破壊され、その後
の正常な処理が期待できなくなる恐れがある。このため
、電源異常が検出されると、マイクロプロセッサに対し
てマスク不能割込みをかけ、これによりマイクロプロセ
ッサに所定のプログラム処理を実行させてプログラムカ
ウンタ（ＰＣ）や内部レジスタ等の記憶データをスタッ
クメモリに一時的に退避させておき、電源が復帰したら
予め退避したデータを元のプログラムカウンタや内部レ
ジスタ等に戻すようにしている。

ところで、上記のようなマスク不能割込み処理要求機能
を備えた従来のマイクロプロセッサでは、マスク不能割
込み処理の実行中に次のマスク不能割込み処理要求が生
じればこれも受付けるように構成されている。

［背景技術の問題点１ 上記のように、マスク不能割込み処理の実行中に次のマ
スク不能割込み処理要求が生じるような状態はマイクロ
プロセッサを用いたシステムではしばしば発生している
。例えば、電源異常を検出する外部回路の動作が不安定
なため、本来発生するはずのないマスク不能割込み処理
要求が連続的に発生するような場合がその一例である。

このような場合にマイクロプロセッサは連続的にマスク
不能割込み処理を実行することになる。そしてこの処理
の際にはその都度、上記のようにプログラムカウンタや
内部レジスタ等の記憶データがスタックメモリに一時的
に退避されるため、スタックメモリの容」が不足して記
憶データがオーバーフロー状態になり、この結果、マイ
クロプロセッサが暴走してしまうという欠点がある。

［発明の目的］ この発明は上記のような事情を考慮してなされたもので
あり、その目的は従来装置に簡単な回路を付加するのみ
で、暴走を未然に防止することができる演算処理装置を
提供することにある。

［発明の概要］ 上記目的を達成するためこの発明の演算処理装置にあっ
ては、マスク不能割込み要求制御信号の入力端子に入力
される信号の入力回数を計数手段によって計数し、上記
計数手段の計数値が所定値に達した際に動作停止処理を
行なわせるとともにこの処理が行われたことを状態出力
手段によって外部に出力することにより、内部スタック
メモリの記憶容量がオーバーフローする前にマスク不能
割込み要求の受付けを停止して演算処理装置の暴走を防
止するようにしている。

［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説明する。

図はこの発明に係る演算処理装置をマイクロプロセッサ
に実施した場合の要部の構成を示すブロック図である。

１１は外部からマスク不能割込み要求制御信号ＮＭＩが
入力される入力端子である。この端子１１に入力される
信号ＮＭＩはマスク不能割込み処理回路１２に供給され
るとともに５ビツトのバイナリ型アップカウンタ１３の
クロック信号入力端（ＣＬＫ）に供給される。

上記マスク不能割込み処理回路１２は上記マスク不能割
込み要求制御信号ＮＭＩが供給されると、現在実行中の
プログラム処理を中断させ、かつ前記したようにプログ
ラムカウンタや内部レジスタ等（図示せず）の記憶デー
タをスタックメモリ（図示せず）に一時的に退避させる
ための所定のに１込み処理を開始させる。また、上記カ
ウンタ１３は上記マスク不能割込み要求制御信号ＮＭＩ
をタロツク信号としてカウントアツプする。そしてこの
カウンタ１３の最上位ピットのカウント出力信号Ｑ４は
オアゲート１４を介してホールト命令処理回路１５に供
給される。

上記ホールト命令処理回路１５は上記オアゲート１４か
ら“１″レベルの信号が供給されると、マイクロプロセ
ッサとしての動作を実質的に停止させるとともに、ホー
ルト出力端子１６に”　１　”レベルのホールト状態信
号ＨＡＬＴを出力する。

１７は命令解読回路である。この命令解読回路１７は図
示しない命令レジスタから読み出される命令を制御信号
に変換するものであり、ここで解読ざれたホールト命令
信号は上記オアゲート１４に供給されている。さらにこ
こで解読されたリターン命令信号はオアゲート１８およ
びリターン命令処理回路１９に供給されている。上記オ
アゲート１８にはまた入力端子２０から入力されるリセ
ット制御信号ＲＥＳＥＴが供給されており、このオアゲ
ート１８の出力信号は上記パイナリウカンタ１３のクリ
ア端子（ＣＬＲ）にクリア信号として供給されている。

上記リターン命令処理回路１９は、上記マスク不能割込
み処理回路１２で上記のような割込み処理が行われ、こ
の後に上記命令解読回路１７からリターン命令が出力さ
れると、予めスタックメモリに一時的に退避されている
データを元のプログラムカウンタや内部レジスタ等に戻
させ、かつ割込み処理の前に実行されていたプログラム
処理を続行させるような処理を行なう。

なお、上記バイナリカウンタ１３の最大カウント数は、
図示しない内部スタックメモリがオーバーフローを起こ
さずに割込み処理の際の各データを記憶できる程度のデ
ータ記憶回数に等しいかもしくは小さな値にされている
。

また上記構成においてマスク不能割込み処理回路１２、
ホールト命令処理回路１５、命令解読回路１γおよびリ
ターン命令処理回路１９はそれぞれ従来のマイクロプロ
セッサに設けられていると同様のものであり、この実施
例装置では新たにバイナリカウンタ１３と二つのオアゲ
ート１４．１８が追加されている。

上記のような構成でなるマイクロプロセッサにおいて、
マスク不能割込み処理要求が連続的に発生したとする。

すると、マスク不能割込み処理回路１２はマスク不能割
込み要求制御信号ＮＭＩが供給される毎に前記のような
割込み処理を行なう。

そしてその都度、スタックメモリには前記のようにデー
タが退避される。他方、バイナリカウンタ１３は上記マ
スク不能割込み要求制御信号ＮＭＩが供給される毎にそ
のカウント状態を１ずつカウントアツプする。モしてカ
ウンタ１３が上記信号Ｎ〜ＩＩをその最大カウント数で
ある１６回までカウントしない場合には、それぞれの割
込み処理が終了し、命令解読回路１７からリターン命令
信号が出力されると、カウンタ１３はオアゲート１８を
介してクリアされ、る。

他方、カウンタ１３が信号ＮＭＩを１６回カウントする
と最上位ビットの出力信号Ｑ４が゛１″レベルにされる
。そしてこの゛１パレベルの信号がオアゲート１４を介
してホールト命令処理回路１５に入力すると、このホー
ルト命令処理回路１５はマイクロプロセッサとしての実
質的な動作を停止させる。

従って、これ以降、入力端子１１にマスク不能割込み処
理要求制御信号ＮＭＩが入力されてもマスク不能割込み
処理回路１２はマスク不能割込み要求を受付けず、スタ
ックメモリにはこれ以降新たなデータ退避が行われるこ
とはない。

この後、入力端子２０にリセット制御信号ＲＥＳＥＴを
入力すると、カウンタ１３がクリアされ、各ビット出力
信号ＱｏないしＱ４は全て゛０″レベルにされる。”　
ｏ　”レベルにされたカウンタ１３の最上位ビット信号
Ｑ４がオアゲート１４を介して入力することにより、ホ
ールト命令処理回路１５はプログラムを再起動させると
ともに、ホールト状態信号ＨＡＬＴを“０″レベルに戻
す。

このように上記実施例のマイクロプロセッサでは、マス
ク不能割込みの要求が１６回以上連続して多重に入力さ
れると処理動作が自動的に停止するので、従来のような
暴走を未然に防止することができる。しかも、従来のマ
イクロプロセッサに対してわずかな回路を付加するだけ
でこれを実現することができる。

なお、この発明は上記の一実施例に限定されるものでは
なく種々の変形が可能であることはいうまでもない。例
えば上記実施例ではカウンタ１３が５ビツトのものであ
り、マスク不能割込み要求信号が１６回入力したならば
ホールト処理が行われる場合について説明したが、これ
はそれ以外のビット数を持つカウンタを用いてホールト
処理が行われるまでのマスク不能割込み要求信号の入力
回数を増減するようにしてもよい。さらにはプログラム
でもって初期値を設定できるようなプリセット型のバイ
ナリアップカウンタを用いるようにしてもよい。このプ
リセット型のカウンタを用いればスタックメモリの記憶
容量に応じて信＠　Ｎ　Ｍ　Ｉの人力回数が設定でき、
より汎用性に富む。ざらには回路を簡単にするため、シ
フトレジスタを用いるようにしてもよい。

さらに高機能マイクロプロセッサの場合、マスク不能割
込みが原因で生じたホールト状態出力をステータス出力
端子に専用のコードで出力するように構成してもよい。

また、ホールト状態からの再起動はリセット制御信号Ｒ
ＥＳＥＴによらずどもよく、マスク不能割込み以外の割
込み入力端子やバス要求端子を使用するようにしてもよ
い。

［発明の効果］ 以上説明したようにこの発明によれば、従来装置に簡単
な回路を付加するのみで暴走を未然に防止することがで
きる演算処理装置を提供することができる。

【図面の簡単な説明】

図はこの発明の一実施例の構成を示すブロック図である
。 １１・・・マスク不能割込み要求制御信号の入力端子、
１２・・・マスク不能割込み処理回路、１３・・・バイ
ナリアップカウンタ、１４．１８・・・オアゲート、１
５・・・ホールト命令処理回路、１６・・・ホールト出
力端子、１γ・・・命令解読回路、１９・・・リターン
命令処理回路、２０・・・リセット制御信号の入力端子
。

Claims (3)

【特許請求の範囲】
1. （１）マスク不能割込み要求制御信号の入力端子と、上
   記端子に入力される制御信号の入力回数を計数する計数
   手段と、上記計数手段での計数値が所定値に達した際に
   動作停止処理を行なう処理手段と、上記動作停止処理が
   行われたことを外部に出力する状態出力手段とを具備し
   たことを特徴とする演算処理装置。
2. （２）前記計数手段における計数値は、前記マスク不能
   割込み要求に応じた処理が終了した後に発生されるリタ
   ーン命令もしくは外部から入力されるリセット制御信号
   に応じて初期化されるように構成されている特許請求の
   範囲第１項に記載の演算処理装置。
3. （３）前記計数手段が前記入力端子に入力される制御信
   号をクロック入力とするバイナリカウンタである特許請
   求の範囲第１項に記載の演算処理装置。