JPH0531775B2 - - Google Patents
Info
- Publication number
- JPH0531775B2 JPH0531775B2 JP61111410A JP11141086A JPH0531775B2 JP H0531775 B2 JPH0531775 B2 JP H0531775B2 JP 61111410 A JP61111410 A JP 61111410A JP 11141086 A JP11141086 A JP 11141086A JP H0531775 B2 JPH0531775 B2 JP H0531775B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- counter
- program
- central processing
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4831—Task transfer initiation or dispatching by interrupt, e.g. masked with variable priority
- G06F9/4837—Task transfer initiation or dispatching by interrupt, e.g. masked with variable priority time dependent
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、所定のカウントクロツクを計数し、
かつ処理要求を発生するハードウエアカウンタ
と、プログラムおよび各種データを記憶するメモ
リ部と、前記処理要求に基づく処理と前記プログ
ラムによる処理とを選択的に実行する中央処理装
置を備えた計数装置に関する。
かつ処理要求を発生するハードウエアカウンタ
と、プログラムおよび各種データを記憶するメモ
リ部と、前記処理要求に基づく処理と前記プログ
ラムによる処理とを選択的に実行する中央処理装
置を備えた計数装置に関する。
第３図はこの種の計数装置の従来例のブロツク
図、第４図はそのタイムチヤートである。
図、第４図はそのタイムチヤートである。
マイクロコンピユータ１００は、実行部１０
１、プログラムメモリ１０２、データメモリ１０
３、割込み制御部１０４およびカウントクロツク
１０５−１をカウントする上位ｍビツト、下位ｎ
ビツトで、周期T0のハードウエアカウンタ１０
５を有し、これらは内部バス１０６を介して相互
に接続されている。現在実行中の命令が格納され
ているアドレスを記憶するプログラムカウンタ
（以下、PCと記す）１０１−１、実行部１０１の
動作状態を示すプログラム・ステータス・ワード
（以下PSWと記す）１０１−２および汎用レジス
タセツト１０１−３を有する実行部１０１はプロ
グラムメモリ１０２から逐次命令コードを読出し
て実行し、処理データはデータメモリ１０３上に
格納される。
１、プログラムメモリ１０２、データメモリ１０
３、割込み制御部１０４およびカウントクロツク
１０５−１をカウントする上位ｍビツト、下位ｎ
ビツトで、周期T0のハードウエアカウンタ１０
５を有し、これらは内部バス１０６を介して相互
に接続されている。現在実行中の命令が格納され
ているアドレスを記憶するプログラムカウンタ
（以下、PCと記す）１０１−１、実行部１０１の
動作状態を示すプログラム・ステータス・ワード
（以下PSWと記す）１０１−２および汎用レジス
タセツト１０１−３を有する実行部１０１はプロ
グラムメモリ１０２から逐次命令コードを読出し
て実行し、処理データはデータメモリ１０３上に
格納される。
次にハードウエアカウンタ１０５の動作につい
て以下に述べる。ハードウエアカウンタ１０５は
カウントクロツク１０５−１が入力されるたびに
カウントアツプ動作を行う。カウント動作を開始
してから下位ｎビツトからキユリーが発生するま
での時間T1は T1＝T0×2n となり、この時間T1が上位ｍビツトのインクリ
メント周期になる。すなわち上位ｍビツトがイン
クリメントされる周期は下位ｎビツトからキヤリ
ーが発生するT0×2nに一度ということになる。
ハードウエアカウンタ１０５がカウンタ動作を開
始してからT0×2(m+n)の時間が経過するとハード
ウエアカウンタ１０５はオーバフローを発生し、
割込み要求信号線１０５−２をアクテイブにす
る。割込み要求信号線１０５−２がアクテイブに
なつたことを検知して割込み制御部１０４は実行
部１０１へ割込み処理実行要求線１０４−１をア
クテイブにする。実行部１０１は現在実行してい
るプログラムを中断し、PC１０１−１、PSW１
０１−２および汎用レジスタセツト１０１−３を
退避した後にプログラムメモリ１０２内に記憶さ
れている処理を実行する。
て以下に述べる。ハードウエアカウンタ１０５は
カウントクロツク１０５−１が入力されるたびに
カウントアツプ動作を行う。カウント動作を開始
してから下位ｎビツトからキユリーが発生するま
での時間T1は T1＝T0×2n となり、この時間T1が上位ｍビツトのインクリ
メント周期になる。すなわち上位ｍビツトがイン
クリメントされる周期は下位ｎビツトからキヤリ
ーが発生するT0×2nに一度ということになる。
ハードウエアカウンタ１０５がカウンタ動作を開
始してからT0×2(m+n)の時間が経過するとハード
ウエアカウンタ１０５はオーバフローを発生し、
割込み要求信号線１０５−２をアクテイブにす
る。割込み要求信号線１０５−２がアクテイブに
なつたことを検知して割込み制御部１０４は実行
部１０１へ割込み処理実行要求線１０４−１をア
クテイブにする。実行部１０１は現在実行してい
るプログラムを中断し、PC１０１−１、PSW１
０１−２および汎用レジスタセツト１０１−３を
退避した後にプログラムメモリ１０２内に記憶さ
れている処理を実行する。
上述した従来の計数処理装置では、カウンタの
ビツト数が測定しようとする周期、すなわちカウ
ンタがオーバフローを起こすまでの時間とカウン
トロツク周波数によつて決定され、カウンタの分
解能を良くしようと思えば、カウントするクロツ
クの周波数を大きくする必要があるためにカウン
ト数が多くなり、また長周期の測定を行おうとす
ると、同様にカウント数が多くなるためにカウン
タのビツト数を多くしなくてはならなくなり、そ
の結果回路規模が増大しコスト面から考えても好
ましくないという欠点がある。ところが、先に述
べたようにカウンタの上位側のビツトがインクリ
メントされる周期は下位側のビツトにくらべて非
常に長く、からなずしも有効に利用されていると
は言いがたく、ハードウエアの負担が大きい割に
は有効に活用されていない。
ビツト数が測定しようとする周期、すなわちカウ
ンタがオーバフローを起こすまでの時間とカウン
トロツク周波数によつて決定され、カウンタの分
解能を良くしようと思えば、カウントするクロツ
クの周波数を大きくする必要があるためにカウン
ト数が多くなり、また長周期の測定を行おうとす
ると、同様にカウント数が多くなるためにカウン
タのビツト数を多くしなくてはならなくなり、そ
の結果回路規模が増大しコスト面から考えても好
ましくないという欠点がある。ところが、先に述
べたようにカウンタの上位側のビツトがインクリ
メントされる周期は下位側のビツトにくらべて非
常に長く、からなずしも有効に利用されていると
は言いがたく、ハードウエアの負担が大きい割に
は有効に活用されていない。
本発明の計数装置は、クロツクをカウントしか
つオーバフロー信号を出力するハードウエアカウ
ンタと、所定のカウント数を格納するカウント数
格納領域を有するメモリ部と、プログラムメモリ
内のプログラムを実行する中央処理装置と、前記
中央処理装置に対して出された特殊割り込み要求
に対する処理または周辺装置からの通常割り込み
要求に対する処理を制御するカウンタ処理制御部
とを含んで構成され、前記カウンタ処理制御部は
特殊割り込み信号として前記オーバフロー信号を
受け取つた際に前記中央処理装置を構成するプロ
グラムカウンタ、プログラムステータスワードお
よび汎用レジスタの状態をそのまま保持して前記
プログラムによる前記中央演算装置の処理を中断
しかつ前記カウント数格納領域の内容を読み出し
前記中央演算装置内でインクリメントした後に前
記カウント数格納領域に再び書き込んだ後に前記
プログラムによる前記中央演算装置の処理を再開
し、前記周辺装置からの割り込み要求を受け取つ
た際には通常割り込み処理を行うことを特徴とす
る。
つオーバフロー信号を出力するハードウエアカウ
ンタと、所定のカウント数を格納するカウント数
格納領域を有するメモリ部と、プログラムメモリ
内のプログラムを実行する中央処理装置と、前記
中央処理装置に対して出された特殊割り込み要求
に対する処理または周辺装置からの通常割り込み
要求に対する処理を制御するカウンタ処理制御部
とを含んで構成され、前記カウンタ処理制御部は
特殊割り込み信号として前記オーバフロー信号を
受け取つた際に前記中央処理装置を構成するプロ
グラムカウンタ、プログラムステータスワードお
よび汎用レジスタの状態をそのまま保持して前記
プログラムによる前記中央演算装置の処理を中断
しかつ前記カウント数格納領域の内容を読み出し
前記中央演算装置内でインクリメントした後に前
記カウント数格納領域に再び書き込んだ後に前記
プログラムによる前記中央演算装置の処理を再開
し、前記周辺装置からの割り込み要求を受け取つ
た際には通常割り込み処理を行うことを特徴とす
る。
マクロサービスは、ハードウエアカウンタから
のＩ／Ｏ要求が発生するとそれまでの処理を中断
し、実行部中のプログラムカウンタ、PSW、汎
用レジスタセツト等を保持したままインクリメン
トおよび転送処理を行ない、マクロサービスが終
了すると中断していたプログラムの実行を再開す
るため、マクロサービスは特別なハードウエアを
付加することなく、また一連の処理は実行制御部
により全て自動的に行われるためマクロサービス
のための処理用のソフトウエアを作成する必要も
ない。
のＩ／Ｏ要求が発生するとそれまでの処理を中断
し、実行部中のプログラムカウンタ、PSW、汎
用レジスタセツト等を保持したままインクリメン
トおよび転送処理を行ない、マクロサービスが終
了すると中断していたプログラムの実行を再開す
るため、マクロサービスは特別なハードウエアを
付加することなく、また一連の処理は実行制御部
により全て自動的に行われるためマクロサービス
のための処理用のソフトウエアを作成する必要も
ない。
従来の割込み機能だけでハードウエアカウンタ
のビツト数を減らそうとすると、ハードウエアカ
ウンタでオーバフローが発生するたびに従来のソ
フトウエア割込み処理を実行するために、PC、
PSW、汎用レジスタセツトの退避・復帰処理、
割込みプログラムへの分岐処理、および命令の読
出し（以下、前記処理をオーバヘツドと記す）を
行わなければならない。その結果、カウントデー
タの値のインクリメントおよび転送処理という本
来の処理よりもオーバヘツドのためにCPUは多
くの時間をさくことになり、ビツト数が削減され
ればされるほどＩ／Ｏ要求の発生が多くなり
CPUの効率は低下する。ところが、本発明では
ハードウエアカウンタのビツト数を削減してもデ
ータメモリ中の領域を上位側カウンタのカウント
値格納領域として利用し、あわせてマクロサービ
スの機能を有することにより、オーバヘツドを必
要とせずにカウントデータの値のインクリメント
および転送処理が行え、CPUの処理能力の低下
を極力抑えることができる。また、複数本のカウ
ンタを備えた情報処理装置においてこれら複数本
のカウンタに対して本実施例で述べたマクロサー
ビスを適用すると、削減することができるハード
ウエアの量はカウンタの本数が多くなればなるほ
ど多くなりハードウエアの負担をかなり減らすこ
とができ、実用的効果はさらに大きくなる。
のビツト数を減らそうとすると、ハードウエアカ
ウンタでオーバフローが発生するたびに従来のソ
フトウエア割込み処理を実行するために、PC、
PSW、汎用レジスタセツトの退避・復帰処理、
割込みプログラムへの分岐処理、および命令の読
出し（以下、前記処理をオーバヘツドと記す）を
行わなければならない。その結果、カウントデー
タの値のインクリメントおよび転送処理という本
来の処理よりもオーバヘツドのためにCPUは多
くの時間をさくことになり、ビツト数が削減され
ればされるほどＩ／Ｏ要求の発生が多くなり
CPUの効率は低下する。ところが、本発明では
ハードウエアカウンタのビツト数を削減してもデ
ータメモリ中の領域を上位側カウンタのカウント
値格納領域として利用し、あわせてマクロサービ
スの機能を有することにより、オーバヘツドを必
要とせずにカウントデータの値のインクリメント
および転送処理が行え、CPUの処理能力の低下
を極力抑えることができる。また、複数本のカウ
ンタを備えた情報処理装置においてこれら複数本
のカウンタに対して本実施例で述べたマクロサー
ビスを適用すると、削減することができるハード
ウエアの量はカウンタの本数が多くなればなるほ
ど多くなりハードウエアの負担をかなり減らすこ
とができ、実用的効果はさらに大きくなる。
次に、本発明の実施例について図面を参照して
説明する。
説明する。
第１図は本発明の計数装置の一実施例を示すブ
ロツク図である。
ロツク図である。
本実施例では従来からを割込み処理要求を広く
解釈し、周辺装置あるいは内部回路からの処理要
求（以下、前記割込み要求をＩ／Ｏ要求と記す）
としてとらえる。
解釈し、周辺装置あるいは内部回路からの処理要
求（以下、前記割込み要求をＩ／Ｏ要求と記す）
としてとらえる。
ビツト数ｎのハードウエアカウンタ１０５はカ
ウントクロツク１０５−１をカウントし、オーバ
フローが発生するとオーバフロー信号１０５−２
を出力する。オーバフロー発生により行なわれる
処理を制御するカウンタ処理制御部５００は、
Ｉ／Ｏ要求を制御するＩ／Ｏ要求制御部２０５、
中央処理装置に対して処理を要求するＩ／Ｏ処理
実行要求線２０５−１、Ｉ／Ｏ処理形態を指定す
るＩ／Ｏ処理実行形態指定線２０５−２および
Ｉ／Ｏ処理実行要求線２０５−１とＩ／Ｏ処理実
行形態指定線２０５−２を受けて中央処理装置
（以下、CPUと記す）５１０の動作を制御する
Ｉ／Ｏ要求受付け部２０６有する。CPU５１０
は、次に実行するプログラムメモリ１０２のアド
レスを指すPC１０１−１、CPU５１０全体の動
作状態を示すPSW１０１−２、処理中のデータ
を保持する汎用レジスタセツト１０１−３、算術
論理演算機能を持つ算術論理演算ユニツト（以
下、ALUと記す）２０１、実行すべき命令を保
持する命令レジスタ２０２、命令レジスタ２０２
の内容を解読し、各種制御信号を発生する命令コ
ーダ２０３、命令デコーダ２０３の出力により
CPU５１０全体の動作を制御する実行制御部２
０４を有する。また、データメモリ部１０３はソ
フトウエアカウンタとしてｍビツトのカウントデ
ータを格納するカウントデータ格納領域１０３−
１を有する。上記各部はすべて内部バス１０６に
接続されている。
ウントクロツク１０５−１をカウントし、オーバ
フローが発生するとオーバフロー信号１０５−２
を出力する。オーバフロー発生により行なわれる
処理を制御するカウンタ処理制御部５００は、
Ｉ／Ｏ要求を制御するＩ／Ｏ要求制御部２０５、
中央処理装置に対して処理を要求するＩ／Ｏ処理
実行要求線２０５−１、Ｉ／Ｏ処理形態を指定す
るＩ／Ｏ処理実行形態指定線２０５−２および
Ｉ／Ｏ処理実行要求線２０５−１とＩ／Ｏ処理実
行形態指定線２０５−２を受けて中央処理装置
（以下、CPUと記す）５１０の動作を制御する
Ｉ／Ｏ要求受付け部２０６有する。CPU５１０
は、次に実行するプログラムメモリ１０２のアド
レスを指すPC１０１−１、CPU５１０全体の動
作状態を示すPSW１０１−２、処理中のデータ
を保持する汎用レジスタセツト１０１−３、算術
論理演算機能を持つ算術論理演算ユニツト（以
下、ALUと記す）２０１、実行すべき命令を保
持する命令レジスタ２０２、命令レジスタ２０２
の内容を解読し、各種制御信号を発生する命令コ
ーダ２０３、命令デコーダ２０３の出力により
CPU５１０全体の動作を制御する実行制御部２
０４を有する。また、データメモリ部１０３はソ
フトウエアカウンタとしてｍビツトのカウントデ
ータを格納するカウントデータ格納領域１０３−
１を有する。上記各部はすべて内部バス１０６に
接続されている。
次に、カウンタ処理における動作について述べ
る。
る。
ｎビツトのハードウエアカウンタ１０５はカウ
ントクロツク１０５−１をカウントし、その結果
オーバフローが発生すると、オーバフロー信号１
０５−２を出力する。Ｉ／Ｏ要求制御部２０５は
オーバフロー信号１０５−２を受けてＩ／Ｏ要求
受付け部２０６に対するＩ／Ｏ処理実行要求線２
０５−１をアクテイブレベルとし、同時にＩ／Ｏ
処理実行形態指定線２０５−２をハイレベルにす
る。Ｉ／Ｏ要求受付け部２０６はＩ／Ｏ処理実行
要求線２０５−１がアクテイブとなつたときに
Ｉ／Ｏ処理実行形態指定線２０５−２がハイレベ
ルであることを検出し、マクロサービスによる処
理を行うことを検知する。このＩ／Ｏ要求をマク
ロサービスで処理するため、Ｉ／Ｏ要求受付け部
２０６は実行制御部２０４を制御してPC１０１
−１のインクリメントを禁止し、PC１０１−１、
PSW１０１−２、汎用レジスタセツト１０１−
３の値を保持したまま、以下に示す処理を開始す
る。
ントクロツク１０５−１をカウントし、その結果
オーバフローが発生すると、オーバフロー信号１
０５−２を出力する。Ｉ／Ｏ要求制御部２０５は
オーバフロー信号１０５−２を受けてＩ／Ｏ要求
受付け部２０６に対するＩ／Ｏ処理実行要求線２
０５−１をアクテイブレベルとし、同時にＩ／Ｏ
処理実行形態指定線２０５−２をハイレベルにす
る。Ｉ／Ｏ要求受付け部２０６はＩ／Ｏ処理実行
要求線２０５−１がアクテイブとなつたときに
Ｉ／Ｏ処理実行形態指定線２０５−２がハイレベ
ルであることを検出し、マクロサービスによる処
理を行うことを検知する。このＩ／Ｏ要求をマク
ロサービスで処理するため、Ｉ／Ｏ要求受付け部
２０６は実行制御部２０４を制御してPC１０１
−１のインクリメントを禁止し、PC１０１−１、
PSW１０１−２、汎用レジスタセツト１０１−
３の値を保持したまま、以下に示す処理を開始す
る。
まず、Ｉ／Ｏ要求制御部２０５は、ソフトウエ
アカウンタ１０３−１のデータを読出し、次に読
出したデータをインクリメントし、再びソフトウ
エアカウンタ１０３−１に格納する。以上一連の
処理で１回のマクロサービスにおけるソフトウエ
アカウンタデータのインクリメントおよび転送処
理が終了する。そしてハードウエアカウンタ１０
５がオーバフローを発生するたびに上記マクロサ
ービスを繰り返し、その結果ソフトウエアカウン
タ１０３−１からオーバフローが発生したことを
検知すると実行制御部２０４は以下に述べる従来
の割込み処理を行なう。実行制御部２０４からの
ソフトウエアカウンタのオーバフロー信号２０４
−１がアクテイブになると、Ｉ／Ｏ要求制御部２
０５はＩ／Ｏ処理実行要求線２０５−１を再びア
クテイブにするとともに従来の割込み要求を発生
するためにＩ／Ｏ処理実行形態指定線２０５−２
をロウレベルとする。すると、Ｉ／Ｏ要求受付け
部２０６は割込処理プログラムを起動し、従来の
（ｎ＋ｍ）ビツトカウンターのオーバフロー発生
時と同様のソフトウエアによる割込処理を実行す
る。
アカウンタ１０３−１のデータを読出し、次に読
出したデータをインクリメントし、再びソフトウ
エアカウンタ１０３−１に格納する。以上一連の
処理で１回のマクロサービスにおけるソフトウエ
アカウンタデータのインクリメントおよび転送処
理が終了する。そしてハードウエアカウンタ１０
５がオーバフローを発生するたびに上記マクロサ
ービスを繰り返し、その結果ソフトウエアカウン
タ１０３−１からオーバフローが発生したことを
検知すると実行制御部２０４は以下に述べる従来
の割込み処理を行なう。実行制御部２０４からの
ソフトウエアカウンタのオーバフロー信号２０４
−１がアクテイブになると、Ｉ／Ｏ要求制御部２
０５はＩ／Ｏ処理実行要求線２０５−１を再びア
クテイブにするとともに従来の割込み要求を発生
するためにＩ／Ｏ処理実行形態指定線２０５−２
をロウレベルとする。すると、Ｉ／Ｏ要求受付け
部２０６は割込処理プログラムを起動し、従来の
（ｎ＋ｍ）ビツトカウンターのオーバフロー発生
時と同様のソフトウエアによる割込処理を実行す
る。
第２図は、カウントクロツク１０５−１、ハー
ドウエアカウンタ１０５のビツトｎ、ハードウエ
アカウンタ１０５のオーバフロー信号１０５−
２、ソフトウエアカウンタ１０３−１のビツト
ｍ、ソフトウエアカウンタ１０３−１のオーバフ
ロー信号のタイミングチヤートである。カウント
クロツク１０５−１の周期をT0とする。ハード
ウエアカウンタ１０５の最上位桁ビツトｎは時間
T0×2n-1に１回インクリメントされ、時間T0×
2n間隔でハードウエアカウンタ１０５のオーバフ
ロー信号１０５−２が発生し、マクロサービスが
実行される。マクロサービスによつてソフトウエ
アカウンタ１０３−１がインクリメントされつづ
けると、ソフトウエアカウンタ１０３−１の最上
位桁ビツトｍは時間T0×2n+m-1に１回インクリメ
ントされ、その結果時間T0×2n+m間隔でソフト
ウエアカウンタ１０３−１のオーバフロー信号が
発生する。
ドウエアカウンタ１０５のビツトｎ、ハードウエ
アカウンタ１０５のオーバフロー信号１０５−
２、ソフトウエアカウンタ１０３−１のビツト
ｍ、ソフトウエアカウンタ１０３−１のオーバフ
ロー信号のタイミングチヤートである。カウント
クロツク１０５−１の周期をT0とする。ハード
ウエアカウンタ１０５の最上位桁ビツトｎは時間
T0×2n-1に１回インクリメントされ、時間T0×
2n間隔でハードウエアカウンタ１０５のオーバフ
ロー信号１０５−２が発生し、マクロサービスが
実行される。マクロサービスによつてソフトウエ
アカウンタ１０３−１がインクリメントされつづ
けると、ソフトウエアカウンタ１０３−１の最上
位桁ビツトｍは時間T0×2n+m-1に１回インクリメ
ントされ、その結果時間T0×2n+m間隔でソフト
ウエアカウンタ１０３−１のオーバフロー信号が
発生する。
以上説明したように本発明は、ハードウエアカ
ウンタから発生するＩ／Ｏ要求により実行部が自
動的にデータメモリ中の上位カウンタとして利用
しているカウントデータ格納領域中のカウント値
をアクセスしてそのカウント値を再びもとのカウ
ントデータ格納領域へ格納することより、ハード
ウエアカウンタのビツト数を削減しても、オーバ
ヘツドを必要とせずにカウントデータの値のイン
クリメントおよび転送処理が行え、CPUの処理
能力の低下を極力抑えることができる効果があ
る。
ウンタから発生するＩ／Ｏ要求により実行部が自
動的にデータメモリ中の上位カウンタとして利用
しているカウントデータ格納領域中のカウント値
をアクセスしてそのカウント値を再びもとのカウ
ントデータ格納領域へ格納することより、ハード
ウエアカウンタのビツト数を削減しても、オーバ
ヘツドを必要とせずにカウントデータの値のイン
クリメントおよび転送処理が行え、CPUの処理
能力の低下を極力抑えることができる効果があ
る。
第１図は本発明の計数装置の一実施例を示すブ
ロツク図、第２図はそのタイムチヤート、第３図
は従来例のブロツク図、第４図は従来例のタイム
チヤートである。 １００……マイクロコンピユータ、１０１……
実行部、１０１−１……プログラムカウンタ
（PC）、１０１−２……プログラム・ステータ
ス・ワード（PSW）、１０１−３……汎用レジス
タセツト、１０２……プログラムメモリ、１０３
……データメモリ、１０３−１……ソフトウエア
カウンタ、１０４……割込み制御部、１０４−１
……割込み要求線、１０５……ハードウエアカウ
ンタ、１０６……内部バス、２０１……算術論理
演算ユニツト（ALU）、２０２……命令レジス
タ、２０３……命令レコーダ、２０４……実行制
御部、２０４−１……ソフトウエアカウンタ１０
３−１のオーバフロー信号、２０５……Ｉ／Ｏ要
求制御部、２０５−１……Ｉ／Ｏ処理実行要求
線、２０５−２……Ｉ／Ｏ処理実行形態指定線、
２０６……Ｉ／Ｏ要求受付け部、５００……カウ
ントデータ処理制御部、５１０……中央処理装置
（CPU）。
ロツク図、第２図はそのタイムチヤート、第３図
は従来例のブロツク図、第４図は従来例のタイム
チヤートである。 １００……マイクロコンピユータ、１０１……
実行部、１０１−１……プログラムカウンタ
（PC）、１０１−２……プログラム・ステータ
ス・ワード（PSW）、１０１−３……汎用レジス
タセツト、１０２……プログラムメモリ、１０３
……データメモリ、１０３−１……ソフトウエア
カウンタ、１０４……割込み制御部、１０４−１
……割込み要求線、１０５……ハードウエアカウ
ンタ、１０６……内部バス、２０１……算術論理
演算ユニツト（ALU）、２０２……命令レジス
タ、２０３……命令レコーダ、２０４……実行制
御部、２０４−１……ソフトウエアカウンタ１０
３−１のオーバフロー信号、２０５……Ｉ／Ｏ要
求制御部、２０５−１……Ｉ／Ｏ処理実行要求
線、２０５−２……Ｉ／Ｏ処理実行形態指定線、
２０６……Ｉ／Ｏ要求受付け部、５００……カウ
ントデータ処理制御部、５１０……中央処理装置
（CPU）。
Claims (1)
- １ クロツクをカウントしかつオーバフロー信号
を出力するハードウエアカウンタと、所定のカウ
ント数を格納するカウント数格納領域を有するメ
モリ部と、プログラムメモリ内のプログラムを実
行する中央処理装置と、前記中央処理装置に対し
て出された特殊割り込み要求に対する処理または
周辺装置からの通常割り込み要求に対する処理を
制御するカウンタ処理制御部とを含んで構成さ
れ、前記カウンタ処理制御部は特殊割り込み信号
として前記オーバフロー信号を受け取つた際に前
記中央処理装置を構成するプログラムカウンタ、
プログラムステータスワードおよび汎用レジスタ
の状態をそのまま保持して前記プログラムによる
前記中央演算装置の処理を中断しかつ前記カウン
ト数格納領域の内容を読み出し前記中央演算装置
内でインクリメントした後に前記カウント数格納
領域に再び書き込んだ後に前記プログラムによる
前記中央演算装置の処理を再開し、前記周辺装置
からの割り込み要求を受け取つた際には通常割り
込み処理を行うことを特徴とする計数装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11141086A JPS62266624A (ja) | 1986-05-14 | 1986-05-14 | 計数装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11141086A JPS62266624A (ja) | 1986-05-14 | 1986-05-14 | 計数装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62266624A JPS62266624A (ja) | 1987-11-19 |
| JPH0531775B2 true JPH0531775B2 (ja) | 1993-05-13 |
Family
ID=14560454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11141086A Granted JPS62266624A (ja) | 1986-05-14 | 1986-05-14 | 計数装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62266624A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03134737A (ja) * | 1989-10-19 | 1991-06-07 | Matsushita Electric Ind Co Ltd | マイクロプロセッサ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6024968B2 (ja) * | 1978-03-22 | 1985-06-15 | 富士通株式会社 | タイマ装置 |
| JPS60183639A (ja) * | 1984-03-02 | 1985-09-19 | Nec Corp | デ−タ処理装置 |
-
1986
- 1986-05-14 JP JP11141086A patent/JPS62266624A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62266624A (ja) | 1987-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4250546A (en) | Fast interrupt method | |
| KR100588790B1 (ko) | 데이터처리기에서의후속명령처리에작용하는방법및장치 | |
| US5696989A (en) | Microcomputer equipped with DMA controller allowed to continue to perform data transfer operations even after completion of a current data transfer operation | |
| JP2661222B2 (ja) | パルス出力装置 | |
| JPH0527971A (ja) | 情報処理装置 | |
| US4124892A (en) | Data processing systems | |
| JPH0531775B2 (ja) | ||
| Drótos et al. | Interrupt driven parallel processing | |
| JPH0634241B2 (ja) | 情報処理装置 | |
| JP2725419B2 (ja) | 計数回路 | |
| JPH0632051B2 (ja) | 情報処理装置 | |
| JPH0574154A (ja) | マイクロコンピユータ | |
| KR100256230B1 (ko) | 시스템감시기능을가진타이머장치 | |
| JPS62166463A (ja) | デ−タ転送方式 | |
| JPS633328B2 (ja) | ||
| JPS61121136A (ja) | 演算処理装置 | |
| SU1061144A1 (ru) | Устройство дл управлени прерыванием программ | |
| JP2715524B2 (ja) | タイマ回路 | |
| JPS621027A (ja) | カセツト型磁気テ−プ読取り制御装置 | |
| JPH0695304B2 (ja) | デ−タ処理装置 | |
| JPH05265882A (ja) | サイクル・タイムアウト検出装置付きマイクロプロセッサ | |
| JPH05120155A (ja) | マイクロプログラム制御装置 | |
| JPS6267603A (ja) | パルス計測装置 | |
| JPH0285951A (ja) | 入出力バス・サイクル制御方式 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |