JPS6112301B2 - - Google Patents
Info
- Publication number
- JPS6112301B2 JPS6112301B2 JP19345381A JP19345381A JPS6112301B2 JP S6112301 B2 JPS6112301 B2 JP S6112301B2 JP 19345381 A JP19345381 A JP 19345381A JP 19345381 A JP19345381 A JP 19345381A JP S6112301 B2 JPS6112301 B2 JP S6112301B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- service
- flop
- flip
- becomes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
本発明はマイクロプログラム制御の入出力制御
装置に関し、特に上位装置との間のインターフエ
イス信号の実際の上げ下げの制御をハードウエア
に分担させることにより、高速なデータ転送を行
う入出力制御装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a microprogram-controlled input/output control device, and in particular, allows high-speed data transfer by having hardware take over control of the actual raising and lowering of interface signals with a host device. This relates to an input/output control device.
従来のマイクロプログラム制御の入出力制御装
置における一般的動作を第１図に示す。第１図は
上位装置（チヤネル）からデータを受信する場合
の流れ図である。入出力装置からのデータ転送要
求に対してマイクロプログラムはデータ転送要求
信号であるSERVICE IN 信号を“１”にせよ
という命令（SET SRVIN命令）を発行して所定
のフリツプフロツプをセツトし、SERVICE IN
信号を“１”にする（ステツプ１）。この
SERVCE IN信号が“１”になつたことに対し、
チヤネルは、送信データがあると要求受付信号で
あるSERVICE OUT信号を“１”にして応答
し、送信データがない場合には転送中止信号を
“１”にして応答する。マイクロプログラムは、
SERVICE IN信号を“１”にセツトした後、
SERVICE OUT信号あるいは転送中止信号が
“１”になるのを監視し（ステツプ２，３）、転送
中止信号が“１”の場合は終了処理を行うが、
SERVICE OUT信号が“１”の場合は、データ
バス上のデータを受信する（ステツプ４）。そし
て、データを受信すると、SERVICE IN信号を
“０”にする命令（RESET SERVIN 命令）を
発行する（ステツプ５）。チヤネルはSERVICE
IN信号が“０”になると、SERVICE OUT信号
を“０”にする。マイクロプログラムは
SERVICE IN信号を“０”にした後、SERVICE
OUT信号が“０”になるのを監視し（ステツプ
６）、SERVICE OUT信号が“０”になると、こ
こで次のSET SRVIN命令を発行する。 FIG. 1 shows the general operation of a conventional microprogram-controlled input/output control device. FIG. 1 is a flowchart for receiving data from a higher-level device (channel). In response to a data transfer request from an input/output device, the microprogram issues a command (SET SRVIN command) to set the SERVICE IN signal, which is a data transfer request signal, to "1", sets a predetermined flip-flop, and sets the SERVICE IN signal to "1".
Set the signal to “1” (step 1). this
In response to the SERVCE IN signal becoming “1”,
The channel responds by setting the SERVICE OUT signal, which is a request acceptance signal, to "1" when there is transmission data, and responds by setting the transfer stop signal to "1" when there is no transmission data. The micro program is
After setting the SERVICE IN signal to “1”,
Monitors whether the SERVICE OUT signal or the transfer stop signal becomes "1" (steps 2 and 3), and if the transfer stop signal is "1", performs the termination process.
If the SERVICE OUT signal is "1", data on the data bus is received (step 4). When the data is received, it issues a command (RESET SERVIN command) to set the SERVICE IN signal to "0" (step 5). Channel is SERVICE
When the IN signal becomes "0", the SERVICE OUT signal is set to "0". The micro program
After setting SERVICE IN signal to “0”, SERVICE
The OUT signal becomes "0" (step 6), and when the SERVICE OUT signal becomes "0", the next SET SRVIN command is issued.
第２図は上記SERVICE IN信号とSERVICE
OUT信号のタイムチヤートである。第２図中、
ＴaはSERVICE IN信号＝１に応答して
SERVICE OUT信号が“１”になるまでの時
間、ＴbはSERVICE OUT信号＝１をテストして
SERVICE IN信号を“０”にするまでの時間、
ＴcはSERVICE IN信号＝０に応答して
SERVICE OUT信号が“０”になるまでの時
間、ＴdはSERVICE OUT信号＝０をテストして
次のSERVICE IN信号を“１”にするまでの時
間である。 Figure 2 shows the above SERVICE IN signal and SERVICE
This is a time chart of the OUT signal. In Figure 2,
T a responds to SERVICE IN signal = 1
The time it takes for the SERVICE OUT signal to become “1”, T b , is the time taken to test the SERVICE OUT signal = 1.
The time it takes to set the SERVICE IN signal to “0”
T c responds to SERVICE IN signal = 0.
The time until the SERVICE OUT signal becomes "0", Td , is the time from testing the SERVICE OUT signal=0 to setting the next SERVICE IN signal to "1".
ところで、第２図中のＴa及びＴcは入出力制御
装置とチヤネル間の信号線長等で決まる固定した
値であるが、Ｔb及びＴdのうちの大部分はマイク
ロプログラム処理によるロスタイムである。この
ように、従来のマイクロプログラムによつてイン
ターフエイス信号の上げ下げを行う方式では、マ
イクロプログラムによるロスタイムが大きく、高
速データ転送ができない欠点があつた。 By the way, T a and T c in Fig. 2 are fixed values determined by the signal line length between the input/output control device and the channel, but most of T b and T d are due to loss time due to microprogram processing. It is. As described above, the conventional method of raising and lowering the interface signal using a microprogram has the disadvantage that the loss time due to the microprogram is large and high-speed data transfer is not possible.
本発明の目的は、マイクロプログラム制御によ
るデータ転送制御という基本的な考えを変えるこ
となく、またハードウエアをあまり増加させるこ
となく、高速データ転送を行う入出力制御装置を
提供することにある。 An object of the present invention is to provide an input/output control device that performs high-speed data transfer without changing the basic concept of data transfer control using microprogram control and without significantly increasing hardware.
しかして、本発明は、データ転送を高速化する
ためには、インターフエイス信号の上り下りを待
つポーリング時間の無駄（サンプリングロス）を
少なくすればよいことに着目し、この部分の制御
を、シーケンシヤルチエツクしかできないマイク
ロプログラム制御をやめ、ハードウエアの分担と
したことを特徴とするものである。 The present invention focuses on the fact that in order to speed up data transfer, it is sufficient to reduce wasted polling time (sampling loss) for waiting for the up and down of interface signals, and the control of this part is implemented in a sequential manner. This system is characterized by eliminating microprogram control, which can only be checked manually, and instead relying on hardware.
以下、本発明の一実施例につき図面を用いて詳
細に説明する。 Hereinafter, one embodiment of the present invention will be described in detail using the drawings.
第３図は本発明の一実施例のハードウエア構成
であり、第４図はチヤネルからデータを受信する
場合のマイクロプログラムの処理フローである。 FIG. 3 shows a hardware configuration of an embodiment of the present invention, and FIG. 4 shows a processing flow of a microprogram when data is received from a channel.
データ転送開始時、マイクロプログラムがデー
タ転送要求信号であるSERVICE IN信号を
“１”にせよというSET SRVIN命令を発行する
ことにより（ステツプ４０）、セツト信号線
（REQSRVIN線）１１によつて、フリツプフロツ
プ（REQSRVIN フリツプフロツプ）１２がセ
ツトされる。フリツプフロツプ１２のセツト出力
はアンドゲート１３で信号線２７とアンド条件が
とられ、フリツプフロツプ（SRVINフリツプフ
ロツプ）１４がセツトされる。信号線２７はチヤ
ネルからの要求受付信号であるSERVICE OUT
信号が“１”のとき“０”になり、それ以外では
“１”をとる。フリツプフロツプ１４がセツトさ
れたことにより、駆動回路１５が動作し、
SERVICE IN信号線２３を“１”にして、チヤ
ネルにデータ転送を要求する。同時に、フリツプ
フロツプ１４がセツトされたことにより、フリツ
プフロツプ１２は信号線２２、オアゲート１６を
通してリセツトされる。 At the start of data transfer, the microprogram issues a SET SRVIN command to set the SERVICE IN signal, which is a data transfer request signal, to "1" (step 40). (REQSRVIN flip-flop) 12 is set. The set output of flip-flop 12 is ANDed with signal line 27 by AND gate 13, and flip-flop (SRVIN flip-flop) 14 is set. Signal line 27 is SERVICE OUT which is a request acceptance signal from the channel.
It becomes "0" when the signal is "1", and "1" otherwise. Since the flip-flop 14 is set, the drive circuit 15 operates,
The SERVICE IN signal line 23 is set to "1" to request data transfer from the channel. At the same time, since the flip-flop 14 is set, the flip-flop 12 is reset through the signal line 22 and the OR gate 16.
チヤネルがデータ転送要求を受付けると、
SERVICE OUT信号線２４が“１”になり、受
信回路１８を通してアンドゲート２０でフリツプ
フロツプ１４のセツト信号とアンド条件がとら
れ、フリツプフロツプ（SRVACPTフリツプフロ
ツプ）２１をセツトする。マイクロプログラムは
SET SRVIN命令を発行した後、フリツプフロツ
プ２１のセツト出力線２６によりSERVICE
OUT信号が“１”になるかどうかをテストして
おり（ステツプ４１）、信号線２６が“１”にな
ると、データバス上のデータを受信する（ステツ
プ４３）。そして、データを受信すると、フリツ
プフロツプ２１をリセツトする命令（REST
SRVACPT命令）を発行し、信号線２５によつて
フリツプフロツプ２１をリセツトする（ステツプ
４４）。その後、マイクロプログラムは次のデー
タ要求のため、SET SRVIN命令を直ちに発行し
てフリツプフロツプ１２をセツトする。 When a channel accepts a data transfer request,
The SERVICE OUT signal line 24 becomes "1", and the AND gate 20 takes an AND condition with the set signal of the flip-flop 14 through the receiving circuit 18, setting the flip-flop (SRVACPT flip-flop) 21. The micro program
After issuing the SET SRVIN command, the SET output line 26 of the flip-flop 21 outputs SERVICE.
It is tested whether the OUT signal becomes "1" (step 41), and when the signal line 26 becomes "1", data on the data bus is received (step 43). When data is received, a command (REST) to reset the flip-flop 21 is issued.
SRVACPT command) is issued, and the flip-flop 21 is reset via the signal line 25 (step 44). Thereafter, the microprogram immediately issues the SET SRVIN command to set the flip-flop 12 for the next data request.
一方、第３図のハードウエアの動作は、
SERVICE OUT信号線２４が“１”になつたこ
とにより、オアゲート１７を通してフリツプフロ
ツプ１４がリセツトされ、これに対応して
SERVICE IN信号線２３が直ちに“０”とな
る。即ち、第１図におけるステツプ５のマイクロ
プログラム処理を実行する必要がなく、第２図の
Ｔbが短縮される。SERVICE IN信号線２３が
“０”になると、チヤネルはSERVICE OUT信号
線２４を“０”にする。信号線２４が“０”にな
ると、インバータ１９により信号線２７が“１”
になる。この時、次のデータを要求すべくフリツ
プフロツプ１２がすでにセツトされているため、
信号線２７が“１”になると、即ち、SERVICE
OUT信号線２４が落ちた時点で直ちにアンドゲ
ート１３のアンド条件がとられ、フリツプフロツ
プ１４がセツトして、SERVICE IN信号線２３
が再び“１”になる。即ち、第１図におけるステ
ツプ６のマイクロプログラム処理を実行する必要
がなく、第２図のＴdが短縮される。 On the other hand, the operation of the hardware in Figure 3 is as follows.
When the SERVICE OUT signal line 24 becomes "1", the flip-flop 14 is reset through the OR gate 17, and in response to this, the flip-flop 14 is reset.
SERVICE IN signal line 23 becomes "0" immediately. That is, there is no need to execute the microprogram processing in step 5 in FIG. 1, and T b in FIG. 2 is shortened. When the SERVICE IN signal line 23 becomes "0", the channel sets the SERVICE OUT signal line 24 to "0". When the signal line 24 becomes “0”, the inverter 19 changes the signal line 27 to “1”.
become. At this time, since the flip-flop 12 has already been set to request the next data,
When the signal line 27 becomes “1”, that is, SERVICE
As soon as the OUT signal line 24 falls, the AND condition of the AND gate 13 is taken, the flip-flop 14 is set, and the SERVICE IN signal line 23 is set.
becomes “1” again. That is, there is no need to execute the microprogram processing in step 6 in FIG. 1, and Td in FIG. 2 is shortened.
第５図は第３図の動作をタイムチヤートで表わ
したものである。マイクロプログラムによつてフ
リツプフロツプ１２がセツトされることにより、
SERVICE IN信号線２３が“１”になる。信号
線２３が“１”になつたことでフリツプフロツプ
１２はリセツトされる。一方、SERVICE IN信
号線２３が“１”になると、所定時間遅れて
SERVICE OUT信号線２４が“１”になり、フ
リツプフロツプ２１がセツトされる。又、
SERVICE OUT信号線２４が“１”になつたこ
とにより、SERVICE IN信号線２３は“０”に
なる。マイクロプログラムはデータ受信後、フリ
ツプフロツプ２１をリセツトすると共に、
SERVICE IN信号の送出時にすでにリセツトさ
れているフリツプフロツプ１２を再びセツトす
る。SERVICE IN信号線２３が“０”になる
と、所定時間遅れてSERVICE OUT信号線２４
が“０”になり、これによつて直ちにSERVICE
IN信号線２３が再び“１”になる。即ち、
SERVICE OUT信号を受信後、SERVICE IN信
号をリセツトするまでの時間Ｔb′、及び
SERVICE OUT信号が“０”になつてから次の
SERVICE IN信号をセツトするまでの時間Ｔd′
は、それぞれ第２図のＴb，Ｔdに比べて極めて短
かくできる。 FIG. 5 is a time chart representing the operation of FIG. 3. By setting the flip-flop 12 by the microprogram,
SERVICE IN signal line 23 becomes "1". Since the signal line 23 becomes "1", the flip-flop 12 is reset. On the other hand, when the SERVICE IN signal line 23 becomes "1", there is a predetermined delay.
The SERVICE OUT signal line 24 becomes "1" and the flip-flop 21 is set. or,
Since the SERVICE OUT signal line 24 becomes "1", the SERVICE IN signal line 23 becomes "0". After receiving the data, the microprogram resets the flip-flop 21 and
The flip-flop 12, which has already been reset when the SERVICE IN signal is sent, is reset again. When the SERVICE IN signal line 23 becomes “0”, the SERVICE OUT signal line 24 becomes “0” after a predetermined time delay.
becomes “0”, which causes immediate SERVICE
The IN signal line 23 becomes "1" again. That is,
The time T b ' from receiving the SERVICE OUT signal until resetting the SERVICE IN signal, and
After the SERVICE OUT signal becomes “0”, the next
Time until setting SERVICE IN signal T d ′
can be made extremely short compared to T b and T d in FIG. 2, respectively.
以上の説明から明らかな如く、本発明の入出力
制御装置によれば、インターフエイス信号の実際
の上げ下げの制御をハードウエアに分担させるこ
とにより、上位装置との間のデータ転送を高速化
することができる。 As is clear from the above explanation, according to the input/output control device of the present invention, data transfer with a host device can be speeded up by having hardware take over control of the actual raising and lowering of an interface signal. I can do it.
第１図は入出力制御装置の従来方法によるデー
タ転送のマイクロプログラム流れ図、第２図はそ
の場合のタイミング図、第３図は本発明の一実施
例の構成図、第４図は本発明による場合のマイク
ロプログラム流れ図、第５図は第３図の動作タイ
ミング図である。
１１……REQSRVINセツト信号線、１２……
REQSRVINフリツプフロツプ、１４……
SERVICE INフリツプフロツプ、２３……
SERVICE IN信号線、２４……SERVICE OUT
信号線。
Fig. 1 is a microprogram flowchart for data transfer using a conventional method for an input/output control device, Fig. 2 is a timing diagram in that case, Fig. 3 is a block diagram of an embodiment of the present invention, and Fig. 4 is a diagram according to the present invention. FIG. 5 is an operation timing diagram of FIG. 3. 11...REQSRVIN set signal line, 12...
REQSRVIN flip-flop, 14...
SERVICE IN flip-flop, 23...
SERVICE IN signal line, 24...SERVICE OUT
Signal line.
Claims (1)
装置からのデータ転送要求を受けて、上位装置へ
データ転送要求信号を送り、これに対する上位装
置からの要求受付信号の応答を待つてデータ転送
を行う形式の入出力制御装置において、マイクロ
プログラムによりデータ転送要求信号送出指令に
よりセツトされる第１保持手段と、前記第１保持
手段がセツトされ、かつ、上位装置からの要求受
付信号がないとき信号を出力するゲート手段と、
前記ゲート手段の出力信号によりセツトされて上
位装置にデータ転送要求信号を送出する第２保持
手段と、前記第２保持手段のセツト動作に応答し
て前記第１保持手段をリセツトする手段と、上位
装置から前記データ転送要求信号に対する要求受
付信号を受信すると、その旨をマイクロプログラ
ムに通知すると共に前記第２保持手段をリセツト
する手段とを具備していることを特徴とする入出
力制御装置。1 A type of input that receives a data transfer request from an input/output control device under microprogram control, sends a data transfer request signal to the host device, and waits for a response of a request acceptance signal from the host device to transfer the data. In the output control device, a first holding means is set by a data transfer request signal sending command by a microprogram, and a gate outputs a signal when the first holding means is set and there is no request acceptance signal from a host device. means and
a second holding means that is set by an output signal of the gate means and sends a data transfer request signal to a higher-level device; a means for resetting the first holding means in response to the setting operation of the second holding means; An input/output control device characterized by comprising means for notifying a microprogram of the reception of a request acceptance signal for the data transfer request signal from the device and for resetting the second holding means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19345381A JPS5896328A (en) | 1981-12-01 | 1981-12-01 | input/output control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19345381A JPS5896328A (en) | 1981-12-01 | 1981-12-01 | input/output control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5896328A JPS5896328A (en) | 1983-06-08 |
| JPS6112301B2 true JPS6112301B2 (en) | 1986-04-07 |
Family
ID=16308242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19345381A Granted JPS5896328A (en) | 1981-12-01 | 1981-12-01 | input/output control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896328A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62119654A (en) * | 1985-11-20 | 1987-05-30 | Fujitsu Ltd | Channel busy control system |
-
1981
- 1981-12-01 JP JP19345381A patent/JPS5896328A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5896328A (en) | 1983-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5847050B2 (en) | I/O Interrupt System | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JPH0259949A (en) | Daisy chain interruption processor | |
| JPH03100806A (en) | Data processing method and input/output device | |
| JPS5896328A (en) | input/output control device | |
| JP2845660B2 (en) | Serial data transfer method | |
| JPS5887621A (en) | Information transmission and reception system | |
| JP2713204B2 (en) | Information processing system | |
| JP2752456B2 (en) | Channel device | |
| JPH063924B2 (en) | Polling control method | |
| JP2747154B2 (en) | Input/Output Processor | |
| JPH06334705A (en) | Communication controller | |
| JP2502850B2 (en) | Communication method for SCSI system | |
| JP2917369B2 (en) | Line network controller | |
| JP2539517B2 (en) | Communication control method | |
| JPH05265773A (en) | Information processor | |
| JPS59123026A (en) | Output system of answer signal for asynchronous bus | |
| JPH06131271A (en) | How to avoid illegal timeout processing | |
| JPH0773136A (en) | How a computer system works | |
| JPH06103464B2 (en) | Interrupt signal control method | |
| JPS61250762A (en) | Data transmission equipment | |
| JPH027240B2 (en) | ||
| JPS6165351A (en) | Control system | |
| JPH0682348B2 (en) | Input/Output Control Method | |
| JPS6113625B2 (en) |