JPS6112301B2 - - Google Patents
Info
- Publication number
- JPS6112301B2 JPS6112301B2 JP19345381A JP19345381A JPS6112301B2 JP S6112301 B2 JPS6112301 B2 JP S6112301B2 JP 19345381 A JP19345381 A JP 19345381A JP 19345381 A JP19345381 A JP 19345381A JP S6112301 B2 JPS6112301 B2 JP S6112301B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- service
- flop
- flip
- becomes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
本発明はマイクロプログラム制御の入出力制御
装置に関し、特に上位装置との間のインターフエ
イス信号の実際の上げ下げの制御をハードウエア
に分担させることにより、高速なデータ転送を行
う入出力制御装置に関するものである。
装置に関し、特に上位装置との間のインターフエ
イス信号の実際の上げ下げの制御をハードウエア
に分担させることにより、高速なデータ転送を行
う入出力制御装置に関するものである。
従来のマイクロプログラム制御の入出力制御装
置における一般的動作を第１図に示す。第１図は
上位装置（チヤネル）からデータを受信する場合
の流れ図である。入出力装置からのデータ転送要
求に対してマイクロプログラムはデータ転送要求
信号であるSERVICE IN 信号を“１”にせよ
という命令（SET SRVIN命令）を発行して所定
のフリツプフロツプをセツトし、SERVICE IN
信号を“１”にする（ステツプ１）。この
SERVCE IN信号が“１”になつたことに対し、
チヤネルは、送信データがあると要求受付信号で
あるSERVICE OUT信号を“１”にして応答
し、送信データがない場合には転送中止信号を
“１”にして応答する。マイクロプログラムは、
SERVICE IN信号を“１”にセツトした後、
SERVICE OUT信号あるいは転送中止信号が
“１”になるのを監視し（ステツプ２，３）、転送
中止信号が“１”の場合は終了処理を行うが、
SERVICE OUT信号が“１”の場合は、データ
バス上のデータを受信する（ステツプ４）。そし
て、データを受信すると、SERVICE IN信号を
“０”にする命令（RESET SERVIN 命令）を
発行する（ステツプ５）。チヤネルはSERVICE
IN信号が“０”になると、SERVICE OUT信号
を“０”にする。マイクロプログラムは
SERVICE IN信号を“０”にした後、SERVICE
OUT信号が“０”になるのを監視し（ステツプ
６）、SERVICE OUT信号が“０”になると、こ
こで次のSET SRVIN命令を発行する。
置における一般的動作を第１図に示す。第１図は
上位装置（チヤネル）からデータを受信する場合
の流れ図である。入出力装置からのデータ転送要
求に対してマイクロプログラムはデータ転送要求
信号であるSERVICE IN 信号を“１”にせよ
という命令（SET SRVIN命令）を発行して所定
のフリツプフロツプをセツトし、SERVICE IN
信号を“１”にする（ステツプ１）。この
SERVCE IN信号が“１”になつたことに対し、
チヤネルは、送信データがあると要求受付信号で
あるSERVICE OUT信号を“１”にして応答
し、送信データがない場合には転送中止信号を
“１”にして応答する。マイクロプログラムは、
SERVICE IN信号を“１”にセツトした後、
SERVICE OUT信号あるいは転送中止信号が
“１”になるのを監視し（ステツプ２，３）、転送
中止信号が“１”の場合は終了処理を行うが、
SERVICE OUT信号が“１”の場合は、データ
バス上のデータを受信する（ステツプ４）。そし
て、データを受信すると、SERVICE IN信号を
“０”にする命令（RESET SERVIN 命令）を
発行する（ステツプ５）。チヤネルはSERVICE
IN信号が“０”になると、SERVICE OUT信号
を“０”にする。マイクロプログラムは
SERVICE IN信号を“０”にした後、SERVICE
OUT信号が“０”になるのを監視し（ステツプ
６）、SERVICE OUT信号が“０”になると、こ
こで次のSET SRVIN命令を発行する。
第２図は上記SERVICE IN信号とSERVICE
OUT信号のタイムチヤートである。第２図中、
ＴaはSERVICE IN信号＝１に応答して
SERVICE OUT信号が“１”になるまでの時
間、ＴbはSERVICE OUT信号＝１をテストして
SERVICE IN信号を“０”にするまでの時間、
ＴcはSERVICE IN信号＝０に応答して
SERVICE OUT信号が“０”になるまでの時
間、ＴdはSERVICE OUT信号＝０をテストして
次のSERVICE IN信号を“１”にするまでの時
間である。
OUT信号のタイムチヤートである。第２図中、
ＴaはSERVICE IN信号＝１に応答して
SERVICE OUT信号が“１”になるまでの時
間、ＴbはSERVICE OUT信号＝１をテストして
SERVICE IN信号を“０”にするまでの時間、
ＴcはSERVICE IN信号＝０に応答して
SERVICE OUT信号が“０”になるまでの時
間、ＴdはSERVICE OUT信号＝０をテストして
次のSERVICE IN信号を“１”にするまでの時
間である。
ところで、第２図中のＴa及びＴcは入出力制御
装置とチヤネル間の信号線長等で決まる固定した
値であるが、Ｔb及びＴdのうちの大部分はマイク
ロプログラム処理によるロスタイムである。この
ように、従来のマイクロプログラムによつてイン
ターフエイス信号の上げ下げを行う方式では、マ
イクロプログラムによるロスタイムが大きく、高
速データ転送ができない欠点があつた。
装置とチヤネル間の信号線長等で決まる固定した
値であるが、Ｔb及びＴdのうちの大部分はマイク
ロプログラム処理によるロスタイムである。この
ように、従来のマイクロプログラムによつてイン
ターフエイス信号の上げ下げを行う方式では、マ
イクロプログラムによるロスタイムが大きく、高
速データ転送ができない欠点があつた。
本発明の目的は、マイクロプログラム制御によ
るデータ転送制御という基本的な考えを変えるこ
となく、またハードウエアをあまり増加させるこ
となく、高速データ転送を行う入出力制御装置を
提供することにある。
るデータ転送制御という基本的な考えを変えるこ
となく、またハードウエアをあまり増加させるこ
となく、高速データ転送を行う入出力制御装置を
提供することにある。
しかして、本発明は、データ転送を高速化する
ためには、インターフエイス信号の上り下りを待
つポーリング時間の無駄（サンプリングロス）を
少なくすればよいことに着目し、この部分の制御
を、シーケンシヤルチエツクしかできないマイク
ロプログラム制御をやめ、ハードウエアの分担と
したことを特徴とするものである。
ためには、インターフエイス信号の上り下りを待
つポーリング時間の無駄（サンプリングロス）を
少なくすればよいことに着目し、この部分の制御
を、シーケンシヤルチエツクしかできないマイク
ロプログラム制御をやめ、ハードウエアの分担と
したことを特徴とするものである。
以下、本発明の一実施例につき図面を用いて詳
細に説明する。
細に説明する。
第３図は本発明の一実施例のハードウエア構成
であり、第４図はチヤネルからデータを受信する
場合のマイクロプログラムの処理フローである。
であり、第４図はチヤネルからデータを受信する
場合のマイクロプログラムの処理フローである。
データ転送開始時、マイクロプログラムがデー
タ転送要求信号であるSERVICE IN信号を
“１”にせよというSET SRVIN命令を発行する
ことにより（ステツプ４０）、セツト信号線
（REQSRVIN線）１１によつて、フリツプフロツ
プ（REQSRVIN フリツプフロツプ）１２がセ
ツトされる。フリツプフロツプ１２のセツト出力
はアンドゲート１３で信号線２７とアンド条件が
とられ、フリツプフロツプ（SRVINフリツプフ
ロツプ）１４がセツトされる。信号線２７はチヤ
ネルからの要求受付信号であるSERVICE OUT
信号が“１”のとき“０”になり、それ以外では
“１”をとる。フリツプフロツプ１４がセツトさ
れたことにより、駆動回路１５が動作し、
SERVICE IN信号線２３を“１”にして、チヤ
ネルにデータ転送を要求する。同時に、フリツプ
フロツプ１４がセツトされたことにより、フリツ
プフロツプ１２は信号線２２、オアゲート１６を
通してリセツトされる。
タ転送要求信号であるSERVICE IN信号を
“１”にせよというSET SRVIN命令を発行する
ことにより（ステツプ４０）、セツト信号線
（REQSRVIN線）１１によつて、フリツプフロツ
プ（REQSRVIN フリツプフロツプ）１２がセ
ツトされる。フリツプフロツプ１２のセツト出力
はアンドゲート１３で信号線２７とアンド条件が
とられ、フリツプフロツプ（SRVINフリツプフ
ロツプ）１４がセツトされる。信号線２７はチヤ
ネルからの要求受付信号であるSERVICE OUT
信号が“１”のとき“０”になり、それ以外では
“１”をとる。フリツプフロツプ１４がセツトさ
れたことにより、駆動回路１５が動作し、
SERVICE IN信号線２３を“１”にして、チヤ
ネルにデータ転送を要求する。同時に、フリツプ
フロツプ１４がセツトされたことにより、フリツ
プフロツプ１２は信号線２２、オアゲート１６を
通してリセツトされる。
チヤネルがデータ転送要求を受付けると、
SERVICE OUT信号線２４が“１”になり、受
信回路１８を通してアンドゲート２０でフリツプ
フロツプ１４のセツト信号とアンド条件がとら
れ、フリツプフロツプ（SRVACPTフリツプフロ
ツプ）２１をセツトする。マイクロプログラムは
SET SRVIN命令を発行した後、フリツプフロツ
プ２１のセツト出力線２６によりSERVICE
OUT信号が“１”になるかどうかをテストして
おり（ステツプ４１）、信号線２６が“１”にな
ると、データバス上のデータを受信する（ステツ
プ４３）。そして、データを受信すると、フリツ
プフロツプ２１をリセツトする命令（REST
SRVACPT命令）を発行し、信号線２５によつて
フリツプフロツプ２１をリセツトする（ステツプ
４４）。その後、マイクロプログラムは次のデー
タ要求のため、SET SRVIN命令を直ちに発行し
てフリツプフロツプ１２をセツトする。
SERVICE OUT信号線２４が“１”になり、受
信回路１８を通してアンドゲート２０でフリツプ
フロツプ１４のセツト信号とアンド条件がとら
れ、フリツプフロツプ（SRVACPTフリツプフロ
ツプ）２１をセツトする。マイクロプログラムは
SET SRVIN命令を発行した後、フリツプフロツ
プ２１のセツト出力線２６によりSERVICE
OUT信号が“１”になるかどうかをテストして
おり（ステツプ４１）、信号線２６が“１”にな
ると、データバス上のデータを受信する（ステツ
プ４３）。そして、データを受信すると、フリツ
プフロツプ２１をリセツトする命令（REST
SRVACPT命令）を発行し、信号線２５によつて
フリツプフロツプ２１をリセツトする（ステツプ
４４）。その後、マイクロプログラムは次のデー
タ要求のため、SET SRVIN命令を直ちに発行し
てフリツプフロツプ１２をセツトする。
一方、第３図のハードウエアの動作は、
SERVICE OUT信号線２４が“１”になつたこ
とにより、オアゲート１７を通してフリツプフロ
ツプ１４がリセツトされ、これに対応して
SERVICE IN信号線２３が直ちに“０”とな
る。即ち、第１図におけるステツプ５のマイクロ
プログラム処理を実行する必要がなく、第２図の
Ｔbが短縮される。SERVICE IN信号線２３が
“０”になると、チヤネルはSERVICE OUT信号
線２４を“０”にする。信号線２４が“０”にな
ると、インバータ１９により信号線２７が“１”
になる。この時、次のデータを要求すべくフリツ
プフロツプ１２がすでにセツトされているため、
信号線２７が“１”になると、即ち、SERVICE
OUT信号線２４が落ちた時点で直ちにアンドゲ
ート１３のアンド条件がとられ、フリツプフロツ
プ１４がセツトして、SERVICE IN信号線２３
が再び“１”になる。即ち、第１図におけるステ
ツプ６のマイクロプログラム処理を実行する必要
がなく、第２図のＴdが短縮される。
SERVICE OUT信号線２４が“１”になつたこ
とにより、オアゲート１７を通してフリツプフロ
ツプ１４がリセツトされ、これに対応して
SERVICE IN信号線２３が直ちに“０”とな
る。即ち、第１図におけるステツプ５のマイクロ
プログラム処理を実行する必要がなく、第２図の
Ｔbが短縮される。SERVICE IN信号線２３が
“０”になると、チヤネルはSERVICE OUT信号
線２４を“０”にする。信号線２４が“０”にな
ると、インバータ１９により信号線２７が“１”
になる。この時、次のデータを要求すべくフリツ
プフロツプ１２がすでにセツトされているため、
信号線２７が“１”になると、即ち、SERVICE
OUT信号線２４が落ちた時点で直ちにアンドゲ
ート１３のアンド条件がとられ、フリツプフロツ
プ１４がセツトして、SERVICE IN信号線２３
が再び“１”になる。即ち、第１図におけるステ
ツプ６のマイクロプログラム処理を実行する必要
がなく、第２図のＴdが短縮される。
第５図は第３図の動作をタイムチヤートで表わ
したものである。マイクロプログラムによつてフ
リツプフロツプ１２がセツトされることにより、
SERVICE IN信号線２３が“１”になる。信号
線２３が“１”になつたことでフリツプフロツプ
１２はリセツトされる。一方、SERVICE IN信
号線２３が“１”になると、所定時間遅れて
SERVICE OUT信号線２４が“１”になり、フ
リツプフロツプ２１がセツトされる。又、
SERVICE OUT信号線２４が“１”になつたこ
とにより、SERVICE IN信号線２３は“０”に
なる。マイクロプログラムはデータ受信後、フリ
ツプフロツプ２１をリセツトすると共に、
SERVICE IN信号の送出時にすでにリセツトさ
れているフリツプフロツプ１２を再びセツトす
る。SERVICE IN信号線２３が“０”になる
と、所定時間遅れてSERVICE OUT信号線２４
が“０”になり、これによつて直ちにSERVICE
IN信号線２３が再び“１”になる。即ち、
SERVICE OUT信号を受信後、SERVICE IN信
号をリセツトするまでの時間Ｔb′、及び
SERVICE OUT信号が“０”になつてから次の
SERVICE IN信号をセツトするまでの時間Ｔd′
は、それぞれ第２図のＴb，Ｔdに比べて極めて短
かくできる。
したものである。マイクロプログラムによつてフ
リツプフロツプ１２がセツトされることにより、
SERVICE IN信号線２３が“１”になる。信号
線２３が“１”になつたことでフリツプフロツプ
１２はリセツトされる。一方、SERVICE IN信
号線２３が“１”になると、所定時間遅れて
SERVICE OUT信号線２４が“１”になり、フ
リツプフロツプ２１がセツトされる。又、
SERVICE OUT信号線２４が“１”になつたこ
とにより、SERVICE IN信号線２３は“０”に
なる。マイクロプログラムはデータ受信後、フリ
ツプフロツプ２１をリセツトすると共に、
SERVICE IN信号の送出時にすでにリセツトさ
れているフリツプフロツプ１２を再びセツトす
る。SERVICE IN信号線２３が“０”になる
と、所定時間遅れてSERVICE OUT信号線２４
が“０”になり、これによつて直ちにSERVICE
IN信号線２３が再び“１”になる。即ち、
SERVICE OUT信号を受信後、SERVICE IN信
号をリセツトするまでの時間Ｔb′、及び
SERVICE OUT信号が“０”になつてから次の
SERVICE IN信号をセツトするまでの時間Ｔd′
は、それぞれ第２図のＴb，Ｔdに比べて極めて短
かくできる。
以上の説明から明らかな如く、本発明の入出力
制御装置によれば、インターフエイス信号の実際
の上げ下げの制御をハードウエアに分担させるこ
とにより、上位装置との間のデータ転送を高速化
することができる。
制御装置によれば、インターフエイス信号の実際
の上げ下げの制御をハードウエアに分担させるこ
とにより、上位装置との間のデータ転送を高速化
することができる。
第１図は入出力制御装置の従来方法によるデー
タ転送のマイクロプログラム流れ図、第２図はそ
の場合のタイミング図、第３図は本発明の一実施
例の構成図、第４図は本発明による場合のマイク
ロプログラム流れ図、第５図は第３図の動作タイ
ミング図である。 １１……REQSRVINセツト信号線、１２……
REQSRVINフリツプフロツプ、１４……
SERVICE INフリツプフロツプ、２３……
SERVICE IN信号線、２４……SERVICE OUT
信号線。
タ転送のマイクロプログラム流れ図、第２図はそ
の場合のタイミング図、第３図は本発明の一実施
例の構成図、第４図は本発明による場合のマイク
ロプログラム流れ図、第５図は第３図の動作タイ
ミング図である。 １１……REQSRVINセツト信号線、１２……
REQSRVINフリツプフロツプ、１４……
SERVICE INフリツプフロツプ、２３……
SERVICE IN信号線、２４……SERVICE OUT
信号線。
Claims (1)
- １ マイクロプログラム制御により、入出力制御
装置からのデータ転送要求を受けて、上位装置へ
データ転送要求信号を送り、これに対する上位装
置からの要求受付信号の応答を待つてデータ転送
を行う形式の入出力制御装置において、マイクロ
プログラムによりデータ転送要求信号送出指令に
よりセツトされる第１保持手段と、前記第１保持
手段がセツトされ、かつ、上位装置からの要求受
付信号がないとき信号を出力するゲート手段と、
前記ゲート手段の出力信号によりセツトされて上
位装置にデータ転送要求信号を送出する第２保持
手段と、前記第２保持手段のセツト動作に応答し
て前記第１保持手段をリセツトする手段と、上位
装置から前記データ転送要求信号に対する要求受
付信号を受信すると、その旨をマイクロプログラ
ムに通知すると共に前記第２保持手段をリセツト
する手段とを具備していることを特徴とする入出
力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19345381A JPS5896328A (ja) | 1981-12-01 | 1981-12-01 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19345381A JPS5896328A (ja) | 1981-12-01 | 1981-12-01 | 入出力制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5896328A JPS5896328A (ja) | 1983-06-08 |
| JPS6112301B2 true JPS6112301B2 (ja) | 1986-04-07 |
Family
ID=16308242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19345381A Granted JPS5896328A (ja) | 1981-12-01 | 1981-12-01 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896328A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62119654A (ja) * | 1985-11-20 | 1987-05-30 | Fujitsu Ltd | チヤネルビジ−制御方式 |
-
1981
- 1981-12-01 JP JP19345381A patent/JPS5896328A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5896328A (ja) | 1983-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5309567A (en) | Structure and method for an asynchronous communication protocol between master and slave processors | |
| JPS5847050B2 (ja) | 入出力割込みシステム | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JPS6112301B2 (ja) | ||
| JPH0259949A (ja) | ディジーチェーン割込み処理装置 | |
| JPH03100806A (ja) | データ処理方法及び入出力装置 | |
| US4679045A (en) | Sequencing data transmission process | |
| JP2845660B2 (ja) | シリアルデータ転送方式 | |
| JP3230339B2 (ja) | 通信制御装置 | |
| JP2842639B2 (ja) | データ転送方式 | |
| JPS5887621A (ja) | 情報授受方式 | |
| JP2752456B2 (ja) | チャネル装置 | |
| JPH063924B2 (ja) | ポーリング制御方法 | |
| JP2747154B2 (ja) | 入出力処理装置 | |
| JP2502850B2 (ja) | Ｓｃｓｉシステムのコミュニケ―ション方法 | |
| JP2917369B2 (ja) | 回線ネットワークコントローラ | |
| JP2539517B2 (ja) | 通信制御方法 | |
| JPH05265773A (ja) | 情報処理装置 | |
| JPS59123026A (ja) | 非同期バスにおける応答信号出力方式 | |
| JPH06131271A (ja) | 不正なタイムアウト処理の回避方法 | |
| JPH0773136A (ja) | コンピュータシステムの動作方法 | |
| JPH06103464B2 (ja) | 割込信号制御方式 | |
| JPS61250762A (ja) | デ−タ転送装置 | |
| JPH027240B2 (ja) | ||
| JPS6165351A (ja) | 制御システム |