JPS61128551A - 半導体装置用リ−ドフレ−ム - Google Patents

半導体装置用リ−ドフレ−ム

Info

Publication number
JPS61128551A
JPS61128551A JP59250255A JP25025584A JPS61128551A JP S61128551 A JPS61128551 A JP S61128551A JP 59250255 A JP59250255 A JP 59250255A JP 25025584 A JP25025584 A JP 25025584A JP S61128551 A JPS61128551 A JP S61128551A
Authority
JP
Japan
Prior art keywords
lead
lead frame
semiconductor device
tie
sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59250255A
Other languages
English (en)
Inventor
Masami Shimada
島田　政見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59250255A priority Critical patent/JPS61128551A/ja
Publication of JPS61128551A publication Critical patent/JPS61128551A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H10W70/427—Bent parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07352—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置、特に樹脂封止型半導体装置の製造
に用いるリードフレームの改良に関する。
〔発明の技術的背景〕
半導体装置、特に樹脂封止型半導体装置の製造において
、個々の半導体チップをパッケージングする工程は銅、
ＮＳＣ（Ｎｉ　／Ｓｎ合金）等の導電性材料でできた５
第１図のようなリードフレームを用いて行なわれる。同
図において、１はリードフレームの外枠である。該外枠
１で囲まれた中央には半導体チップのマウント部２が配
設され、該マウント部２はタイバーリード３を介して外
枠１に連結支持されている。また、マウント部２の周囲
にはこれに離間して多数の内部リード４・・・が配設さ
れ、該内部リード３・・・は外部リード５・・・として
延設されている。そして、この内部リード４・・・及び
外部リード５・・・は前記外枠１に連結支持されている
。従来のリードフレームでは、ベッド部２、タイバー３
、内部リード４及び外部リード５の表面は何れも平坦に
形成されてる。
上記リードフレームを用いて樹脂封止型半導体装置を製
造する際には、まず半導体チップをリードフレームのマ
ウント部２上にマウント（ダイボンディング）し、半導
体チップ表面のポンディングパッドと対応する内部リー
ド３・・・の先端部との間を金線またはアルミニウム線
等のボンディングワイヤで接続した後、エポキシ樹脂等
のトランスファーモールドにより樹脂封止を行なう。第
２図は樹脂封止後の状態を示す平面図であり、図中６は
樹脂封止層である。続いて、リードフレームの所要箇所
を切断して個々のリードを分離形成しくリードフォーミ
ング）、更にこれらリードを所定方向に折り曲げて第３
図に示す樹脂封止型半導体装置が得られる。
〔背景技術の問題点〕
前記のダイボウディング工程において半導体チップをマ
ウント部２上に接合するための材料としては、材料コス
ト及び作業性の点で優れた導電性ペースト、例えば銀／
エポキシ系接着剤が広く用いられている。この場合、従
来のりドフレームは既述のようにそのベッド部２が平坦
であるため、使用ペースト量が多すぎたりマウント位置
がズしたすした場合には、ダイボンディングの際に導電
性ペーストがチップの周辺にはみ出して盛り上がった状
態になることが多い。第４図（Ａ）（Ｂ）はこのような
状態でダイボンディングされた樹脂封止型半導体装置の
断面図で、図中７は半導体チップ、８は導電性ペースト
、９はボンディングワイヤである。
上記第３図（Ａ）（Ｂ）の状態で製造された樹脂封止型
半導体装置では、特に次理由から信頼性に劣るという問
題があった。
樹脂封止パッケージはセラミックパッケージに比較して
耐湿性が低く、特に第３図（Ｂ）に示すようにタイバー
イード３の切断端面が樹脂封止層６の側面に露出してい
るため、外部からタイバーリードの表面を通してベッド
部２まで水分が侵入し易い。侵入した水分は導電性ペー
スト８に含まれるハロゲン或いはアルカリ金属（ＣＩ−
。
Ｎａ”、に＋等）を活性化するから、第３図（Ａ）（Ｂ
）の状態ではこうして活性化されたイオンがチップ７の
表面に到達し易く、従ってチップ表面の電極や配線を腐
蝕して信頼性の低下を生じ易いのである。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、樹脂封止型
半導体装置の信頼性を向上することができる半導体装置
用リードフレームを提供するものである。
〔発明の概要〕
本発明による半導体装置用リードフレームは、半導体チ
ップをマウントすべき金属性のベッド部と、先端をこの
ベッド部近傍に位置させて配設された金属製リードパタ
ーンと、該リードパターンの他端部に連結されてこれを
支持する支持体と、該支持体に一端部が連結されると共
に他端部が前記ベッド部に連結されてこれを支持するタ
イバーリード部と、前記ベッド部において半導体チップ
のマウント予定部周縁の内側近傍から外側近傍に亙る溝
幅で形成された凹溝と、前記ベッド部との連結部近傍に
おいて前記タイバーリード部の表面にその全幅に亙って
形成された凸条とを具備したことを特徴とするものであ
る。
本発明のリードフレームを用いて樹脂封止型半導体装置
を製造すれば、前記凹溝により導電性ペーストの這い上
りを防止して半導体チップのダイボンディングを行なう
ことができる。また、樹脂封止した状態においてタイバ
ーリード表面と樹脂封止層との界面が屈曲し、水の侵入
経路が長くなるため、外部から侵入する水がベッド部に
達する時間を遅延させることができる。この二つの作用
によって、本発明のリードフレームを用いた樹脂封止型
半導体装置では信頼性が顕著に向上する。
〔発明の実施例〕
第１図（Ａ）は本発明の一実施例になるリードフレーム
の要部を示す平面図であり、同図（Ｂ）はそのＢ−Ｂ線
に沿う断面図である。これらの図において、第１図（Ａ
）と同じ部分には同一の参照番号を付しである。即ち、
２はベッド部、３はタイバーリード部である。タイバー
リード部３は第２図（Ａ）の場合と同様、図示しないフ
レーム外枠１に連結されている。この実施例において、
ベッド部２の表面には環状の凹溝１１が形成されている
。この環状凹溝１１は、第１図（Ｂ）に示したようにマ
ウントされる半導体チップ７（図中想像線で示す）の周
縁がその上に位置するように形成されている。他方、前
記タイバーリード部３には、ベッド部２との連結部近傍
表面を幅方向に横断する凸条１２・・・が設けられてい
る。これら凸条１２・・・および前記凹溝１１はリード
フレームをプレス加工して形成されており、このため第
１図（Ｂ）に示したように凹溝１１の裏面側は凸部、凸
条１２・・・の裏面側は凹部になっている。なお、その
他の構成は第２１ｉ１（Ａ）に示した従来のリードフレ
ームと同様であり、ベッド部２の周囲には図示しない内
部リード部の先端が配置され、該内部リード部が延設さ
れた外部リード部はフレーム外枠に連結されている。
上記実施例のリードフレームを用い、第２図（Ａ）〜（
Ｃ）について説明したのと同様の方法で樹脂封止型半導
体装置を製造すると、そのタイバーリード３，３に沿う
断面構造は第１図（Ｃ）に示すような特徴を具備するよ
うになる。第一に、半導体チップ７をダイボンディング
する際、チップ７の周縁では導電性ペースト８が凹溝１
１内に貯溜されて這い上りが防止されるから、チップ７
の表面とペースト層８との間に充分な距離が保たれる。
第二には、凸条１２・・・によってタイバーリード部３
表面を通る水の侵入経路が従来の場合よりも延長されて
いる。この結果、侵入した水が導電性ペースト層８に達
するまでの時間が遅延されるから、水の侵入による悪影
響を抑制できることになる。従って、上記実施例のリー
ドフレームを用いることにより、樹脂封止型半導体装置
の信頼性を著しく向上することができる。
これらの基本的な効果に加えて、上記の実施例になるリ
ードフレームではベッド部表面に形成された環状の凹溝
１１が半導体チップ７のマウント位置を明示することに
なる。従ってダイボンディングをマニュアル的に行なう
場合に、チップのマウント位置の判明が容易になるとい
う効果が得られる。
〔発明の効果〕
以上詳述したように、本発明による半導体装置用リード
フレームは、これを用いて製造された樹脂封止型半導体
装置の信頼性顕著を図れる等、顕著な効果が得られるも
のである。
【図面の簡単な説明】
第１図（Ａ）は本発明の一実施例になる半導体装置用リ
ードフレームの要部を示す平面図であり、同図（Ｂ）は
その断面図、第１図（Ｃ）は同図（Ａ）（Ｂ）の実施例
になるリードフレームを用いて製造された樹脂封止型半
導体装置の断面構造を示す説明図、第２図（Ａ）〜（Ｃ
）は従来の半導体装置用リードフレーム及びこれを用い
て樹脂封止型半導体装置を製造する工程を示す説明図、
第３図（Ａ）（Ｂ）は第２図（Ａ）〜（Ｃ）で製造され
た樹脂封止型半導体装置の構造および問題点を示す断面
図である。 １・・・フレーム外枠、２・・・ベッド部、３・・・タ
イバーリード部、４・・・内部リード部、５・・・外部
リード部、６・・・樹脂封止層、７・・・半導体チップ
、８・・・導電性ペースト層、９・・・ボンディングワ
イヤ、１１・・・環状凹溝、１２・・・凸条。 出願人代理人　弁理士　鈴江武彦 （Ｃ） ＾ 第２図 （Ｃ）

Claims (1)

    【特許請求の範囲】
  1. 　半導体チップをマウントすべき金属性のベッド部と、
    先端をこのベッド部近傍に位置させて配設された金属製
    リードパターンと、該リードパターンの他端部に連結さ
    れてこれを支持する支持体と、該支持体に一端部が連結
    されると共に他端部が前記ベッド部に連結されてこれを
    支持するタイバーリード部と、前記ベッド部において半
    導体チップのマウント予定部周縁の内側近傍から外側近
    傍に亙る溝幅で形成された凹溝と、前記ベッド部との連
    結部近傍において前記タイバーリード部の表面にその全
    幅に亙つて形成された凸条とを具備したことを特徴とす
    る半導体装置用リードフレーム。
JP59250255A 1984-11-27 1984-11-27 半導体装置用リ−ドフレ−ム Pending JPS61128551A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59250255A JPS61128551A (ja) 1984-11-27 1984-11-27 半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59250255A JPS61128551A (ja) 1984-11-27 1984-11-27 半導体装置用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS61128551A true JPS61128551A (ja) 1986-06-16

Family

ID=17205158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59250255A Pending JPS61128551A (ja) 1984-11-27 1984-11-27 半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS61128551A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303985B1 (en) * 1998-11-12 2001-10-16 Micron Technology, Inc. Semiconductor lead frame and package with stiffened mounting paddle
EP0788157A3 (en) * 1996-02-01 2004-02-25 NEC Compound Semiconductor Devices, Ltd. Resin molded package with excellent high frequency characteristics
JP2016122811A (ja) * 2014-12-25 2016-07-07 Ｓｈマテリアル株式会社 リードフレーム及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0788157A3 (en) * 1996-02-01 2004-02-25 NEC Compound Semiconductor Devices, Ltd. Resin molded package with excellent high frequency characteristics
US6303985B1 (en) * 1998-11-12 2001-10-16 Micron Technology, Inc. Semiconductor lead frame and package with stiffened mounting paddle
JP2016122811A (ja) * 2014-12-25 2016-07-07 Ｓｈマテリアル株式会社 リードフレーム及びその製造方法

Similar Documents

Publication Publication Date Title
US7262491B2 (en) Die pad for semiconductor packages and methods of making and using same
US9362210B2 (en) Leadframe and semiconductor package made using the leadframe
KR100265563B1 (ko) 볼 그리드 어레이 패키지 및 그의 제조 방법
KR970011649B1 (ko) 반도체 장치의 제조방법
JP2957168B2 (ja) リードフレーム及びこれを用いた半導体パッケージ
US8138026B2 (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
US20010017410A1 (en) Mounting multiple semiconductor dies in a package
US7788800B2 (en) Method for fabricating a leadframe
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
JPH0774287A (ja) ヒートシンク付き半導体装置及びそのヒートシンクの製造方法
JPS6086851A (ja) 樹脂封止型半導体装置
US5998857A (en) Semiconductor packaging structure with the bar on chip
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
JPS61241954A (ja) 半導体装置
JPS62263665A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP2564595B2 (ja) 半導体装置の製造方法
JPH0567069B2 (ja)
KR200295664Y1 (ko) 적층형반도체패키지
JPH0720924Y2 (ja) 半導体装置
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
JPH11186447A (ja) 樹脂封止半導体装置、その製造方法及びその製造装置
JPH05136320A (ja) リードフレームの製造方法
JPH03169057A (ja) 半導体装置
JPS58123744A (ja) リ−ドフレ−ム及び半導体装置の製造方法