JPS61128748U - - Google Patents

Info

Publication number
JPS61128748U
JPS61128748U JP1192985U JP1192985U JPS61128748U JP S61128748 U JPS61128748 U JP S61128748U JP 1192985 U JP1192985 U JP 1192985U JP 1192985 U JP1192985 U JP 1192985U JP S61128748 U JPS61128748 U JP S61128748U
Authority
JP
Japan
Prior art keywords
memory access
address
bus
line switching
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1192985U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1192985U priority Critical patent/JPS61128748U/ja
Publication of JPS61128748U publication Critical patent/JPS61128748U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Description

【図面の簡単な説明】
第１図は、本考案の実施例によるメモリアクセ
ス制御回路のブロツク図、第２図は、本考案の実
施例によるメモリアクセス制御回路のアドレス線
入替え回路とアドレスバス、アドレス入力を表わ
す図、第３図は、アドレス線入替え回路の切り換
え信号ｓ（信号）の周期図、第４図ａ，ｂ
は、本考案の実施例によるメモリアクセス制御回
路においてＭＰＵがＲＡＭにアクセスした際の図
、第５図ａ，ｂは、本考案の実施例によるメモリ
アクセス制御回路においてＤＭＡＣがＲＡＭにア
クセスした際の図、第６図は、本考案の実施例に
よるメモリアクセス制御回路のビツト情報対応図
、第７図は、従来のメモリアクセス制御回路のブ
ロツク図、第８図ａ，ｂはＭＰＵがＲＡＭをアク
セスする際のデータ、付加情報のバツフアエリア
を表わす図、第９図はａ，ｂはＤＭＡＣがＲＡＭ
をアクセスする際のデータのバツフアエリアを表
わす図、第１０図は、ＤＭＡＣがＲＡＭをアクセ
スする際の通信バスラインの図である。 １……マイクロプロセツサＭＰＵ、２……ダイ
レクトメモリアクセス制御器ＤＭＡＣ、３……ラ
ンダムアクセスメモリＲＡＭ、４……通信ポート
、５……メモリアクセスデバイス検出回路、６…
…アドレス線入替え回路、Ｂ……入出力バス、Ｂ
１……アドレスバス、Ｂ２……データバス、コン
トロールバス。

Claims (1)

    【実用新案登録請求の範囲】
  1. マイクロプロセツサまたはダイレクトメモリア
    クセス制御器に入出力バスを介してアクセスされ
    データ情報が入出力されるメモリと、前記マイク
    ロプロセツサと前記ダイレクトメモリアクセス制
    御器のどちらが前記メモリアクセスするかの検出
    信号をアドレス線切り換え信号としてアドレスバ
    スのアドレス線の入替えを行なうアドレス線入替
    え回路よりなるメモリアクセス制御回路。
JP1192985U 1985-01-30 1985-01-30 Pending JPS61128748U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1192985U JPS61128748U (ja) 1985-01-30 1985-01-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1192985U JPS61128748U (ja) 1985-01-30 1985-01-30

Publications (1)

Publication Number Publication Date
JPS61128748U true JPS61128748U (ja) 1986-08-12

Family

ID=30494510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1192985U Pending JPS61128748U (ja) 1985-01-30 1985-01-30

Country Status (1)

Country Link
JP (1) JPS61128748U (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59135530A (ja) * 1983-01-21 1984-08-03 Fujitsu Kiden Ltd Ｄｍａによるメモリ読み出し方式
JPS59189432A (ja) * 1983-04-12 1984-10-27 Fujitsu Kiden Ltd ダイレクトメモリアクセスによるメモリ格納方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59135530A (ja) * 1983-01-21 1984-08-03 Fujitsu Kiden Ltd Ｄｍａによるメモリ読み出し方式
JPS59189432A (ja) * 1983-04-12 1984-10-27 Fujitsu Kiden Ltd ダイレクトメモリアクセスによるメモリ格納方式

Similar Documents

Publication Publication Date Title
JPS6034648U (ja) マイクロコンピユータにおけるメモリ・ページング・システム
JPS62169831U (ja)
JPS6392971U (ja)
JPS63163540U (ja)
JPH022751U (ja)
JPH02116352U (ja)
JPH02116344U (ja)
JPS6142649U (ja) デ−タ転送装置
JPS62195863U (ja)
JPS59159059U (ja) デ−タ伝送装置
JPS6116654U (ja) アクセス制御装置
JPS6071961U (ja) 読出専用記憶装置
JPH0474344U (ja)
JPS62162756U (ja)
JPS61145992U (ja)
JPS6030050U (ja) デ−タメモリアクセス方式
JPH0482736U (ja)
JPS6184953U (ja)
JPS618354U (ja) ダイレクトメモリアクセス装置
JPH0350262U (ja)
JPS6392970U (ja)
JPS6294498U (ja)
JPH01102937U (ja)
JPS6057855U (ja) デュアルｃｐｕ方式情報処理装置
JPS60167462U (ja) 画像処理装置