JPS61129910A - デジタル周波数変調器 - Google Patents
デジタル周波数変調器Info
- Publication number
- JPS61129910A JPS61129910A JP25213184A JP25213184A JPS61129910A JP S61129910 A JPS61129910 A JP S61129910A JP 25213184 A JP25213184 A JP 25213184A JP 25213184 A JP25213184 A JP 25213184A JP S61129910 A JPS61129910 A JP S61129910A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- carry
- loaded
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデジタル周波数変調器に関する。
従来のデジタル周波数変調器としては、カウンタ及びス
イッチドキャパシタフィルタを用いたものがあった。
イッチドキャパシタフィルタを用いたものがあった。
しかし、かかる従来のデジタル周波数変調器には、その
フィルタのカットオフ周波数が固定されているために、
低域の変調信号に対する被周波数変調信号に、変調信号
の３次高調波が残存し、更にはそのフィルタの初期値に
ドリフトがある場合には正しい変調が行えないなどの欠
点があった。
フィルタのカットオフ周波数が固定されているために、
低域の変調信号に対する被周波数変調信号に、変調信号
の３次高調波が残存し、更にはそのフィルタの初期値に
ドリフトがある場合には正しい変調が行えないなどの欠
点があった。
かかる点に鑑み本発明は、このような欠点のないデジタ
ル周波数変調器を提案しようとするものである。
ル周波数変調器を提案しようとするものである。
本発明によるデジタル周波数変調器は、入力デジタル信
号がロードされると共に、クロック信号を計数する第１
のカウンタ（３）と、この第１のカウンタ（３）よりの
キャリー信号を計数する第２０カウンタ（５）と、この
第２のカウンタ（５）の計数出力がアドレス信号として
供給されて、記憶されている波形データが読出される記
憶素子（６）と、この記憶素子（６）よりデジタル被周
波数変調信号が優られるようにしたことを特徴とするも
のである。
号がロードされると共に、クロック信号を計数する第１
のカウンタ（３）と、この第１のカウンタ（３）よりの
キャリー信号を計数する第２０カウンタ（５）と、この
第２のカウンタ（５）の計数出力がアドレス信号として
供給されて、記憶されている波形データが読出される記
憶素子（６）と、この記憶素子（６）よりデジタル被周
波数変調信号が優られるようにしたことを特徴とするも
のである。
かかる本発明によれば、第２のカウンタ（５１から記憶
素子（６）にアドレス信号が供給されることによって、
記憶素子（６）から、その記憶されている波形データを
搬送波とする入力デジタル信号の被周波数質ｖＩ４信号
が優られる。
素子（６）にアドレス信号が供給されることによって、
記憶素子（６）から、その記憶されている波形データを
搬送波とする入力デジタル信号の被周波数質ｖＩ４信号
が優られる。
〔実施例１〕
以下に、第１図を参照して、不発明の一実施例を説明す
る。（２ｊはラッチ回路で、これに入力端子（１）から
の１サンプルが連列８ビットのデジタル信号（例えばデ
ジタル静止画信号）が供給されて、後述する第２のカウ
ンタ（５）よりのキャリー信号により１サンプルずつラ
ッチされる。
る。（２ｊはラッチ回路で、これに入力端子（１）から
の１サンプルが連列８ビットのデジタル信号（例えばデ
ジタル静止画信号）が供給されて、後述する第２のカウ
ンタ（５）よりのキャリー信号により１サンプルずつラ
ッチされる。
ラッチ回路（２）にラッチされたデジタル信号は、第１
のカウンタ（例えば２進カウンタ）（３）に供給されて
、そのキャリー信号によりロードされる。
のカウンタ（例えば２進カウンタ）（３）に供給されて
、そのキャリー信号によりロードされる。
（４）はクロック信号発生器である。カウンタ（３）に
ロードされた１サンプルのデジタル信号の値が、１０進
数で表わして例えば１２だとすれば、カウンタ（３）に
クロック信号発生器（水晶発掘器）（４）よりのクロッ
ク信号が供給されて、そのロードされたデジタル値１２
が１２．１１．１０． ＠・−・・、 ２．１．０とｍ
欠減算される。カウンタ（３）の計数内容が０になると
、カウンタ（３）よりキャリー信号が得られて、第２の
カウンタ（例えば２進カウンタ）（５）に供給されると
共に、カウンタ（３）自身のロード端子にも供給される
。かくして、ラッチ回路（２）にラッチされている同じ
デジタル信号が再びカウンタ（３）にロードされ、その
ロードされたデジタル値１２が１２ 、１１ 。
ロードされた１サンプルのデジタル信号の値が、１０進
数で表わして例えば１２だとすれば、カウンタ（３）に
クロック信号発生器（水晶発掘器）（４）よりのクロッ
ク信号が供給されて、そのロードされたデジタル値１２
が１２．１１．１０． ＠・−・・、 ２．１．０とｍ
欠減算される。カウンタ（３）の計数内容が０になると
、カウンタ（３）よりキャリー信号が得られて、第２の
カウンタ（例えば２進カウンタ）（５）に供給されると
共に、カウンタ（３）自身のロード端子にも供給される
。かくして、ラッチ回路（２）にラッチされている同じ
デジタル信号が再びカウンタ（３）にロードされ、その
ロードされたデジタル値１２が１２ 、１１ 。
１０、・・・・・、２，１，０と順次減算される。カウ
ンタ（３）の計数内容が０になると、これよりキャリー
信号が得られる。以下、これが繰返えされ、カウンタ（
５］に、カウンタ（３）からのキャリー信号が１６個供
給されると、カウンタ（５）からキャリー信号が得られ
て、ラッチ回路（２）に供給されて、入力端子（１）か
らの次の１サンプルのデジタル信号がラッチされる。こ
のランチ回路（２）にラッチされたデジタル信号は、カ
ウンタ（３）に供給されて、そのキャリー信号によりロ
ードされる。以下、上述と同様な動作が繰返えされる。
ンタ（３）の計数内容が０になると、これよりキャリー
信号が得られる。以下、これが繰返えされ、カウンタ（
５］に、カウンタ（３）からのキャリー信号が１６個供
給されると、カウンタ（５）からキャリー信号が得られ
て、ラッチ回路（２）に供給されて、入力端子（１）か
らの次の１サンプルのデジタル信号がラッチされる。こ
のランチ回路（２）にラッチされたデジタル信号は、カ
ウンタ（３）に供給されて、そのキャリー信号によりロ
ードされる。以下、上述と同様な動作が繰返えされる。
一方、ＲＯＭ ＋６１のθ〜１５番地には、第２図に示
すように１サイクルの正弦波の横軸の１６等分に夫々対
応する量子数を表わす８ビツトのデジタル値（波形デー
タ）が記憶されているものとする。
すように１サイクルの正弦波の横軸の１６等分に夫々対
応する量子数を表わす８ビツトのデジタル値（波形デー
タ）が記憶されているものとする。
かくすると、カウンタ（５ンにカウンタ（３）からのキ
ャリー信号が供給される度に、カウンタ（５）の計数内
容は０ （「０ＯＯＯＪ ）、１ （ｒｏｏｏｘＪ ）
、２ （１’−００１０ｊ ）、・・・・・・、１５（
「１１１１」）と変化し、これに応じてＲＯＭ （６１
の０．１．２、・・・・、１５番地の記憶内容が順次読
出され、ＲＯＭ ＋６１かられるので、これより第２図
に示す量子化正弦波信号が得られ、更にこの信号がロー
パスフィルタ（又はバンドパスフィルタ）（受動素子を
用いた簡単な構成のフィルタで良い）（８）に供給され
る。
ャリー信号が供給される度に、カウンタ（５）の計数内
容は０ （「０ＯＯＯＪ ）、１ （ｒｏｏｏｘＪ ）
、２ （１’−００１０ｊ ）、・・・・・・、１５（
「１１１１」）と変化し、これに応じてＲＯＭ （６１
の０．１．２、・・・・、１５番地の記憶内容が順次読
出され、ＲＯＭ ＋６１かられるので、これより第２図
に示す量子化正弦波信号が得られ、更にこの信号がロー
パスフィルタ（又はバンドパスフィルタ）（受動素子を
用いた簡単な構成のフィルタで良い）（８）に供給され
る。
かくして、出力端子（９）には第３図に示す如き、平滑
化された正弦波信号が出力される。
化された正弦波信号が出力される。
しかして、クロック発生器（４）よりのクロック信号の
周期なτ、カウンタ（３）にロードされた１サンプルの
デジタル信号の値（１０進にて示す）をＮとすると、Ｒ
ＯＭ＋６１又は出力端子（９）から得られる１す・イク
ルの正弦波の周期Ｔは、Ｔ＝１６Ｎτとなる。
周期なτ、カウンタ（３）にロードされた１サンプルの
デジタル信号の値（１０進にて示す）をＮとすると、Ｒ
ＯＭ＋６１又は出力端子（９）から得られる１す・イク
ルの正弦波の周期Ｔは、Ｔ＝１６Ｎτとなる。
従って、ＲＯＭ （６１又は出力端子（９）から得られ
る被周波数変調信号は、厳密には入力端子（１）に供給
される入力デジタル信号の被周期変調信号である。そこ
で、ＲＯＭ （６１又は出力端子（９）から厳密な意味
の被周波数変調信号を得る場合には、入力デジタル信号
を予め逆対数変換するか、又は、ＲＯＭ １６１若しく
はフィルタ（８）の出力側に夫々デジタル、アナログ逆
対数変換器を設ければ良い。
る被周波数変調信号は、厳密には入力端子（１）に供給
される入力デジタル信号の被周期変調信号である。そこ
で、ＲＯＭ （６１又は出力端子（９）から厳密な意味
の被周波数変調信号を得る場合には、入力デジタル信号
を予め逆対数変換するか、又は、ＲＯＭ １６１若しく
はフィルタ（８）の出力側に夫々デジタル、アナログ逆
対数変換器を設ければ良い。
かかる出力端子（９）より得られたアナログ被周波数変
調信号は電話回線による伝送が容易である。
調信号は電話回線による伝送が容易である。
次に、第４図を参照して、本発明の詳細な説明する。こ
の第４図は電話回線を用いて静止画信号を伝送する伝送
システムを示す。αＤ及び（１２１は夫、々送信側及び
受信側を示し、夫々ＣＰＵ （中央処理装置）（１３，
これに接続された夫々メモリ（静止画信号を２フレ一ム
分記憶できる）、モニタ受像機四及び外部記憶装置（静
止画信号を記憶する例えばフロッピーディスク駆動装置
）Ｈを備えている。
の第４図は電話回線を用いて静止画信号を伝送する伝送
システムを示す。αＤ及び（１２１は夫、々送信側及び
受信側を示し、夫々ＣＰＵ （中央処理装置）（１３，
これに接続された夫々メモリ（静止画信号を２フレ一ム
分記憶できる）、モニタ受像機四及び外部記憶装置（静
止画信号を記憶する例えばフロッピーディスク駆動装置
）Ｈを備えている。
送信側（１１）で（１、光学系よりの被写体像を光寛変
換素子に投影し、光電変換素子よりの撮像信号を磁気デ
ィスクに記録するようにした電子式スチルカメラ（図示
せず）の磁気ディスクよりの再生信号をメモリα滲に書
込み、これを読出して逆対数変換した後、本発明を適用
したデジタル周波数変調器（１１に供給して変調する。
換素子に投影し、光電変換素子よりの撮像信号を磁気デ
ィスクに記録するようにした電子式スチルカメラ（図示
せず）の磁気ディスクよりの再生信号をメモリα滲に書
込み、これを読出して逆対数変換した後、本発明を適用
したデジタル周波数変調器（１１に供給して変調する。
そして、そのアナログ被周波数変調信号を音響カプラ（
図示せず）を介して電話機（１９に供給し、その送信信
号を電話回線りを介して受信側α２の電話機（イ）に伝
送する。電話機■よりの受信信号は音響カプラ（図示せ
ず）を介して、デジタル周波数復調器に供給して、元の
静止画デジタル信号を得、メモリ（１４１−に書込む。
図示せず）を介して電話機（１９に供給し、その送信信
号を電話回線りを介して受信側α２の電話機（イ）に伝
送する。電話機■よりの受信信号は音響カプラ（図示せ
ず）を介して、デジタル周波数復調器に供給して、元の
静止画デジタル信号を得、メモリ（１４１−に書込む。
そして、メモリーより読出された信号をモニタ受像機（
Ｉ５Ｉ、外部記憶装置顛等に供給して、モニタ及び記憶
を行なう。
Ｉ５Ｉ、外部記憶装置顛等に供給して、モニタ及び記憶
を行なう。
上述せる本発明によれば、変調信号の３次高調波成分が
大幅に減少した被周波数変調信号が得られると共に、精
度及び安定度が高く、ＩＣ化に好適なデジタル周波数変
調器を得ることができる。
大幅に減少した被周波数変調信号が得られると共に、精
度及び安定度が高く、ＩＣ化に好適なデジタル周波数変
調器を得ることができる。
第１図は本発明の一実施例を示すブロック線図、第２図
及び第３図はその説明に供する波形図、第４図は本発明
を適用して好適な静止画信号伝送システムを示すブロッ
ク線図である。 （１）は入力端子、（２）はラッチ回路、（３）は第１
のカウンタ、（４１はクロック信号発生器、（５）は第
２のカウンタ、（６）は記憶素子（ＲＯＭ ’）、（７
１はＤ／Ａ変換器、（８）はフィルタである。
及び第３図はその説明に供する波形図、第４図は本発明
を適用して好適な静止画信号伝送システムを示すブロッ
ク線図である。 （１）は入力端子、（２）はラッチ回路、（３）は第１
のカウンタ、（４１はクロック信号発生器、（５）は第
２のカウンタ、（６）は記憶素子（ＲＯＭ ’）、（７
１はＤ／Ａ変換器、（８）はフィルタである。
Claims (1)
- 入力デジタル信号がロードされると共に、クロック信号
を計数する第１のカウンタと、該第１のカウンタよりの
キャリー信号を計数する第２のカウンタと、該第２のカ
ウンタの計数出力がアドレス信号として供給されて、記
憶されている波形データが読出される記憶素子とを有し
、該記憶素子よりデジタル被周波数変調信号を得るよう
にしたことを特徴とするデジタル周波数変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25213184A JPS61129910A (ja) | 1984-11-29 | 1984-11-29 | デジタル周波数変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25213184A JPS61129910A (ja) | 1984-11-29 | 1984-11-29 | デジタル周波数変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61129910A true JPS61129910A (ja) | 1986-06-17 |
Family
ID=17232905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25213184A Pending JPS61129910A (ja) | 1984-11-29 | 1984-11-29 | デジタル周波数変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61129910A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02212794A (ja) * | 1989-02-10 | 1990-08-23 | Honda Motor Co Ltd | 周波数変調装置 |
| JPH0425308U (ja) * | 1990-06-25 | 1992-02-28 |
-
1984
- 1984-11-29 JP JP25213184A patent/JPS61129910A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02212794A (ja) * | 1989-02-10 | 1990-08-23 | Honda Motor Co Ltd | 周波数変調装置 |
| JPH0425308U (ja) * | 1990-06-25 | 1992-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4680556A (en) | Digital modulation apparatus | |
| JPS61129910A (ja) | デジタル周波数変調器 | |
| US5140256A (en) | PWM signal demodulation method and apparatus | |
| FR2435161A1 (fr) | Unite terminale a courant porteur | |
| IT8421964A1 (it) | Demodulazione di segnale modulato di frequenza mediante ritardo digitale ed autocorrelazione | |
| JPH04502540A (ja) | 非整数ビット間隔に対処するデジタルｇｍｓｋ変調器 | |
| JPS61131916A (ja) | デジタル周波数・振幅変調器 | |
| JPS61131901A (ja) | デジタル周波数変調器 | |
| JPS61131902A (ja) | 周波数変調器 | |
| KR930003963B1 (ko) | 일반전화 회선을 이용한 영상신호전송장치 | |
| JPS61131903A (ja) | デジタル周波数復調器 | |
| JP2891602B2 (ja) | ディジタル・シンセサイザ | |
| JPH0360502A (ja) | ディジタル式ｆｍ変調器 | |
| JPS62189844A (ja) | 変調装置 | |
| JPS6023761Y2 (ja) | 遅延変調回路の位相制御回路 | |
| KR910010116B1 (ko) | 화상통신기의 디지탈 영상신호 진폭위상 변조장치 및 그 방법 | |
| JP2503568Y2 (ja) | 位相変調回路 | |
| JPS60117967A (ja) | 画像処理装置 | |
| KR900005636B1 (ko) | 디지탈 필터를 사용하여 음질의 손상을 제거한 디엠퍼시스 회로 | |
| KR950001181Y1 (ko) | 진폭위상 변조 방식의 변조장치 | |
| JP3092239B2 (ja) | 情報処理方法及び装置 | |
| JPH0734586B2 (ja) | 映像記憶装置 | |
| JPH0494283A (ja) | 画像メモリ装置 | |
| JPH01298806A (ja) | 復調回路 | |
| JPS59211394A (ja) | デイジタルカラ−エンコ−ダ |