JPS61129947A - 符号誤り検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は伝送符号の誤シを検出するだめの回路に係９、
特にｍＢ１ｃ符号における符号誤υを検出するための符
号誤り検出回路に関するものでちる。

〔従来の技術〕

伝送路の伝送品質の監視を行う場合、または端局や中継
器の動作状態の監視を行う場合には、伝。

送符号の誤９を検出することによって監視を行う。

従来このような伝送符号の誤り検出は、送信側端局で伝
送符号にフレームごとにパリティビットを挿入し、受信
側端局でフレーム同期をとってパリティピットが正しい
か否かを観測することによって符号誤りを検出する、い
わゆるパリティチェック方式が多く用いられている。

〔発明が解決しようとする問題点〕

しかしながら、パリティチェック方式を採用した場合、
送信側および受信側における回路規模が増大する。また
伝送路に中継器を含む場合には、一般には回路規模の増
大金防ぐため中継器では７レーム同期がとられないため
、中継器でパリティチェックを行うことができず、従っ
て中継器で誤９が発生してもこれを他の個所と区別して
検出することができない。

本発明はこのような従来技術の問題点を解決しようとす
るものであって、伝送符号としてｍＢ１ｃＢ１上用いる
場合に簡易な回路で符号誤）を検出することができ、従
って中継器における誤り検出も容易な符号誤り検出回路
を提供しようとするものである。

〔問題点を解決するための手段〕

本発明の符号誤シ検出回路は、入力信号を各ワードごと
の特定ビットとこれと補符号の関係にある付加ビットと
のビット差だけ位相を変化させた信号と入力信号との不
一致を検出した出力を発生するとともに、分周一手段に
よってビット周期のクロックｉ（ｍ＋１）（ｍはワード
長）分周した出力を発生し、分周出力に応じて不一致検
出出力を記憶手段に読み込んで次の分周出力発生まで保
持させ、この記憶手段の出力を平均化した出力が一定レ
ベル以下のときビット周期°より長い周期のパルスによ
って分周手段へのクロック入力ｆｃ！止するようにした
ものでおる。

〔作　用〕

本発明の符号誤り検出回路では、同期確立状態において
、入力信号に符号則の誤りがあったときは記憶手段から
パルス出力を生じるので、これによって入力信号の誤９
検出を行うことができる。

〔実施例〕

ｍ８１ｃ符号は光ファイバによるディジタル信号伝送等
の場合に多く用いられている。これはｍＢＩＣ符号にお
いては′１”または”０”の同符号が長期間連続するこ
とがないため、光−電気又換部におけるタイミング抽出
と直流再生が容易なためである。　　　　　　□ 第２図はｍＢ１ｃＢ１上構成の一例を示したものである
。ｍＢ１ｃ符号方式はデータｆ　ｍ　（ｍは自然数）ビ
ットごとに区切り、その中の特定順位の１ビツトの補符
号（ｃｏｍｐｌｉｍｅｎｔ　）　ｆ　１ビツト追加した
ものであって、第２図においてＣビットはこのような追
加されたビットを示し、同図においてはＣビットの２ビ
ツト前のビットＢの補符号をＣビットとしている。

第１図は本発明の符号誤９検出回路の一実施例の構成を
示したものであって、１は遅延回路、２は排他的論理和
（ＥＸ−ＯＲ）回路、３は分周回路、４はフリップ７０
ツブ（ＦＦ’）、５は低域Ｐ波器、６は比較器、７はタ
イマ、８はナンド回路、９はアンド回路である。

また第３図は第１図の回路における各部信号を示し、ａ
は入力ｍＢ１ｃＢ１式力、ｂは遅延回路１の出力信号、
ＣはＥＸ−ＯＲ回路２の出力信号、ｄはクロック、ｅは
１分周器３の出力信号、ｆはＦＦ４の出力信号、ｇは低
域ν波器５の出力信号、ｈは比較器６の出力信号、１は
タイマ７の出力信号、ｊはナンド回路８の出力信号、ｋ
はアンド回路９の出力信号である。

ｍＢ１ｃＢ１上らなる入力信号ａは第２図に示されたご
とく２ビツト前のビットの補符号をＣビットとして追加
されている。信号ａは遅延回路１において２ビツト分遅
延されて生じた信号すとともにＥＸ　−ＯＲ回路２に入
力されて不一致を検出されて信号ｃｔ−生じるが、この
信号は符号誤シがなければ、（ｍ＋１）ビットごとに１
”が出力される信号である。第３図においてはこの状態
を太線によって示している。一方、分周器３はビット周
期のクロックｄを（ｍ＋１）分周して信号ｅを生じる。

ＦＦ４は信号Ｃをデータ人力りに、信号ｅｆクロック人
力Ｃに加えられることによって周期が確立した状態で符
号誤りがないときは、連続して１″の出力信号ｆを生じ
るが、符号誤シがあったときは、第３図に点線で示すよ
うにＯ”のパルスを１個発生するので、これをエラー信
号として誤シ（支）出を行うことができる。

分周器３で分周された信号ｅの位相が、ＥＸ−ＯＲ回路
２の信号Ｃの（ｍ＋ｘ）ビットごとの１１”の位置と位
相が一致しないときは、ＦＦ４の出力信号ｆはマーク率
％のランダムな信号になる。従って信号ｆｉ低低域波波
器を経て平滑化した信号ｇのレベルは、位相が一致して
いる場合に比べて低い。

比較器６は信号ｇのレベルを基準電圧Ｖｒｅｆと比較し
、一定レベル以上のときだけハイレベルになる信号ｈ’
ｌ生じる。一方、タイマ７はクロックｄの周期と無関係
で、これより周期の長いパルスからなる信号ｌｔ−生じ
る。同期が確立せず比較器６の出力信号りがローレベル
のときは、ナンド回路８からタイマ７のパルスごとにロ
ーレベルになる信号ｊｔ−生じ、アンド回路９は信号ｊ
がローレベルになるごとにクロック信号ａ６ｔパルス欠
落させて信号ｋを発生し、分周器３はこれによって分周
出力信号ｅを発生する。このような動作を繰り返すこと
によって分周器３の出力信号ｅの位相は次第に遅れ、信
号Ｃの位相と一致してワード同期が確立するようになる
。比較器６の出力信号りはこの状態では前述のようにハ
イレベルであり（符号誤りがあっても誤り一率が小さい
限り、信号りのレベルには影響がない）、従ってタイマ
７の信号ｉはナンド回路８において阻止されるので、一
旦ワード同期がとれればこの状態は以後保持される。

このように第１図の回路では、同期確立状態でＦＦ４か
ら発生するエラー信号パルスによって、誤９率の検出を
行うことができる。

〔発明の効果〕

以上説明したように本発明の符号誤り検出回路によれば
、ｍＢＩＣ符号およびこれと類似の構成を有する符号に
よって伝送を行う場合、上述した本発明の回路によって
ワード同期をとり符号則を監視することによって符号誤
９を検出することができる。本発明の回路ではｍＢ１ｃ
符号におけるＣビットと、これと補符号の関係にある情
報ビットのみを観測することになるので、誤りパルスの
検出確率は２７ｍ＋１となる。従って真の符号誤り率Ｐ
ｔは観測された誤フ率ｔ”Ｐｏとしたとき、次式のよう
になる。

本発明の符号誤シ検出回路は簡単な回路で符号誤シの検
出を行うことができるので、中継器においても特許誤り
の監視を行うような場合に適用して、特に有用なもので
ある。

【図面の簡単な説明】

第１図は本発明の符号誤シ検出回路の一実施例を示す図
、第２図はｍＢ１ｃ符号の構成例を示す図、第３図は第
１図の回路における各部信号を示すタイムチャートであ
る。 １・・・遅延回路、２・・・排他的論理和（ＥＸ−ＯＲ
）回路、３・・・分周回路、４・・・フリップフロップ
（ＦＦ）、５・・・低域Ｐ波器、６・・・比較器、７・
・・タイマ、８・・・ナンド回路、９・・・アンド回路
。

Claims (1)

【特許請求の範囲】
1. 各ワードの特定ビットの補符号のビットを各ワードごと
   に付加した符号の誤りを検出する回路において、入力信
   号を前記特定ビットと付加ビットとのビット差だけ位相
   を変化させた信号と入力信号との不一致を検出して出力
   を発生する不一致検出手段と、ビット周期のクロックを
   （ｍ＋１）（ｍはワード長）分周して出力を発生する分
   周手段と、該分周手段の出力に応じて前記不一致検出手
   段の出力を読み込んで次の分周手段の出力発生まで保持
   する記憶手段と、該記憶手段の出力を平均化した出力が
   一定レベル以下のとき、ビット周期より長い周期のパル
   スによつて前記分周手段へのクロック入力を禁止する手
   段とを具え、前記記憶手段の同期確立時の出力パルスに
   よつて入力信号の誤り検出を行うことを特徴とする符号
   誤り検出回路。