JPS6113260B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、コンピユータシステムに関し、特に
データベース演算の部分における改良されたデイ
ジタルコンピユータに関する。 エレクトロニクスによるコンピユータは、主と
して真空管による第１世代ハードウエアから、ト
ランジスタによる第２世代ハードウエア、更には
集積回路を主体とする第３世代へと成長してき
た。 こられの異なる世代のハードウエアに伴い、ソ
フトウエアにも異なる世代が存在し、その第１世
代は主として機械語、アセンブラおよびサブルー
チンを特徴とし、第２世代は高級言語、モニター
およびマクロアセンブラを特徴としていた。第３
世代のソフトウエアは、オペレーテイングシステ
ム、オンラインリアルタイムシステム、マルチプ
ログラミングシステム、およびデータベース管理
システムを特徴としている。 第１世代のソフトウエアと組合わされた第１世
代のハードウエアおよび第２世代のソフトウエア
と組合わされた第２世代のハードウエアは、各ジ
ヨブが主として直列に実行されるバツチ演算処理
を主としていた。更に、第３正代のハードウエ
ア／ソフトウエアシステムも又バツチ処理を目的
としているがマルチプログラミングの出現により
いくつかのジヨブは直列ではなく並列に実行でき
処理の為の入力情報が生じた時にこれを受入れる
事が可能となる。 第４世代のシステムは、主として多様に変化し
たプロセサアプリケーシヨンが可能な伝送系およ
び制御系として分類され、情報の提供がバツチプ
ログラムによらず総じてリアルタイムである様な
主として伝送データにより（即ち、システムの制
御がオペレータ操作によらず主として入力により
行われる）動作させられる。 前記の各世代のコンピユータシステムの変遷に
おいて、最も大きな要望はコンピユータシステム
のデータベースのアクセスの為の有効な方法の開
発であつた。システムのデータベースの開発にお
いては、最初の成界は各々の使用の為の多様なデ
ータベースの発達であつた。この様なデータベー
スの数が増大した結果、過度の記憶容量の要求と
冗長なデータ記憶が問題となり、この為異なる時
点において冗長データをある領域では正確に他の
領域では不正確に更新させることによりその問題
を悪化させる事になつた。あるシステムは多くの
データベースを単一のデータベースに綜合する事
によりこれ等の問題の解決策を講じた。ハネウエ
ル社の集中データ記憶装置（IDS）はこれらの問
題緩和の為に設計されたシステムの一例であつ
た。この集中データ記憶装置は１つの中央データ
ベースからなつており、このデータベースは例え
ば棚卸し管理システム、社内監査手続、および賃
金支払手続等によりデータベース中の関連データ
アクセスの為使用できた。この中央集中データベ
ースにおいては、いくつかの演算機能の需要に共
通の単一の記録解説情報が収められていた。例え
ば、棚卸し管理および社内監査処理はウエアハウ
ス内のある部分の数値をアクセスする事になる。 集中データベースを用いる有効な手法は、ソフ
トウエア技術の絶え間ない改良により変ぼうを遂
げた。「セツト概念」とは、各記録間の関係を基
にして集中データベースにおける記録のアクセス
を可能にする手法である。典型的な関係は、例え
ば製造部等の如き特定の部内の全従業員である。
この製造部門は「オーナ記録」と呼ばれるものに
より記述され、同部の従業員は「メンバー記録」
と呼ばれるものにより記述される。ある部門の部
員の如き関係を記述するセツトは、これによりオ
ーナ記録によりアクセスができ、この記録により
ソフトウエアをして全てのメンバー記録を得さし
め、例えばその部内の全ての従業員名を打出させ
る。 この開発の段階においては、集中データ記憶装
置は、前記の純粋なデータの諸問題のあるもの、
即ち異なるデータベース内の冗長データおよび多
くの記録コピーの更新の問題を解決した。この問
題は単一の記録により解決され、従つてこの記録
はデータ記憶装置の大きさの減少を可能にさせ、
データの単一コピーを行う。データベースを用い
る他の問題が演算実行効率の領域に残る。このセ
ツト概念はコンピユータの新しい利用法を与える
が、それ以来この新しい技法を補佐する為現在の
中央処理装置に存在する専用のハードウエア命令
はなかつた。その結果、セツトの第１のメンバー
の発見の如きセツト演算は、加算、ロード、記憶
等の一連の標準的な機械の命令によりソフトウエ
アにおいて編成される事になる。その結果、第１
のメンバー発見は、セツト内への記録の挿入、お
よび他のセツト演算等の比較的簡単なセツト演算
に対して長い実行時間を要する。 必要とされるのは、セツト演算法を用いる集中
データ技法で既に解決された如き伝統的なデータ
問題を解決し、更に実行時間および他のシステム
効率パラメータにおいて有効なデータベースシス
テムである。これを実行する為には、専用のハー
ドウエア／フアームウエアが維持する諸命令が前
記セツト演算において補助作用を行うために必要
とされた。例えば、ある記録に対するデータベー
スポインタを見出す単一命令により、伝統的な計
算機における同一の演算を実施するのに必要な一
連の５乃至10の標準的なハードウエア命令よりも
ずつと短い時間で実行が可能になる。 本発明の主目的は、改良された汎用デイジタル
コンピユータの提供にある。 本発明の他の目的は、データベースマネージメ
ント演算の改良された性能を有する改良された汎
用デイジタルコンピユータの提供にある。 本発明の更に他の目的は、データベースポイン
タを対応するセグメント化されたアドレスに変換
し、次いで前記のセグメント化されたアドレスを
データレジスタにロードするハードウエア／フア
ームウエア命令の提供にある。 本発明の更に別の目的は、ユーザプログラムお
よびオペレーテイングシステムプログラムにおけ
る命令数の減少にある。 前記の各目的は、メモリーからデータベースポ
インタを取出し、このポインタをそのポインタク
ラスに従つてセグメント化されたアドレスに変換
し、このセグメント化されたアドレスをベースレ
ジスタにロードする一連のハードウエア／フアー
ムウエアで編成された諸命令の１つを与える本発
明の１実施態様により達成される。もしポインタ
がデータベース型の記録の一部である場合、この
ポインタは又インデツクスレジスタにもロードさ
れる。 本発明による装置の動作環境は、アドレス指定
可能なスペースの複数個のセグメントからなるメ
モリー（第１図の１０２）を有し、前記各セグメ
ントが１つのセグメント番号（SEG）によつて
識別されて１つ以上の記録（第１５図）のセツト
を記憶するものであり、各セツトは１つのオーナ
ー記録と１つ以上のメンバー記録とを有し、各記
録はそのセグメント番号と、該セグメント内でそ
の記録を予め定められた記憶位置から相対的に位
置決めするためのオフセツトアドレス情報
（SRA）とによつて前記メモリー内で位置決めさ
れ、前記複数のセツトの各々の中の各記録は、そ
のセツト内の他の複数の記録の内の所定のもの即
ちポイント記録の夫々の識別を与えるための１つ
以上のデータベースポインター（第１５ｂ図の１
５１３）を記憶しており、各ポインターは、それ
によつて前記セツトの予め定められた記録に関し
て相対的に識別される前記ポイント記録の記憶位
置を表すような、内部にプログラムされたデータ
処理装置である。そしてその用途は、前記の環境
において用いられる、データベース記録をその記
録を指示するポインタにより直接発見するための
XI命令を実現する装置であつて、この装置は、 (a) 前記命令のアドレスシラブル（第１９ｂ図の
１９２２）により前記複数のセツトの内の１つ
の中の１つの記録から前記データベースポイン
ターの内の１つ（第１５ｇ図、第１５ｈ図）を
アクセスし、該ポインターをスクラツチパツド
記憶内の便宜的に「Ｘ」と呼ばれる第１の一時
的レジスタへ転送するための第１の手段（第２
０ａ図の２００５）と、 (b) 前記セツトの内の所用のものを保持する前記
メモリーの１区分の実際の構造を定義し、かつ
該１区分が存在するセグメントの番号（第１６
ｂ図の１６２５）を含む、ページデイスクリプ
タ（第１６ｂ図）を記憶位置から得るために、
前記第１の一時的レジスタ内の前記データベー
スポインターの内容の「領域−ページ」フイー
ルド（第１５ｈ図の１５７２，１５７３）に応
答する第２の手段（第１７図，第２０ａ図２０
０７）と、 (c) 前記セツト中の行オフセツト要素の配列表
（第１６ａ図の１６０２）から、前記セツト内
の予め定めた記憶位置に関する前記ポイント記
録の各セツト内相対的位置即ちオフセツト（第
１６ａ図の１６０３）を得るために、前記第１
の一時的レジスタ内の前記データベースポイン
タの内容のもう１つの「行」フイールド（第１
５ｈ図の１５７４）に応答する第３の手段（第
２０ｂ図の２０２１）と、 (d) 前記ポイント記録を保持するメモリーの記憶
位置の表示を得るために、前記セグメント番号
（第１６ｂ図の１６２５）と前記ポイント記録
の相対位置即ちオフセツト（第１６ａ図の１６
０３）とを第２の一時的レジスタBRへロード
するための第４の手段（第２０ｃ図の２０２
４）と、 から成り、前記識別される記録のポインターの識
別情報をそのメモリー中の記憶位置を表示するセ
グメント化アドレスに自動的に変換するように動
作する装置である。 １ 解説 Ａ 開示の範囲および構成 大規模なコンピユータにおいて直接発見データ
ベース命令に用いられる手段は必然的に複雑にな
る。更に、本発明の教示する内容の完全な理解は
この様な手段が帰属する分野に対してある程度の
知識があれば得られる。この為、本発明の原理が
有効に用いられる型式の典型的な大規模データ処
理システムの全般的な構成を簡単に解決する事が
望ましい。又、本発明がこれに基く基本的概念を
最初に確定しかつこれを理解する事も望ましい事
である。 このデータベースのセツト概念は、コンピユー
タ特にプログラミングの歴史の殆んどにおいて共
通して使用されてきたいくつかの技法（テーブ
ル、リスト、チエーン、リング、フアイル、およ
びフイールド配列）を統一するものである。（こ
の概念は、「データ構造セツト」がその名称と性
質の多くを得る更に一般的な数学的セツト概念の
特定化である。本文の開示においては、「セツ
ト」なる語は常にデータ構造において用いられ数
学的な意味ではない。） 多くのシステムは前記のセツト概念をソフトウ
エアにおいてのみ有する。データベースマネージ
メント領域において、ハネウエル社の集中データ
記憶装置（IDS）は、複雑な製造作業および銀行
業の諸問題の処理の為このセツト概念の広範囲の
使用を最初に開拓している。IDSはセツト実現の
チエーン（リング）形態を用いている。これ等の
基本的概念は、ハードウエア／フアームウエアに
偏成され、漸新で改良されたデイジタルコンピユ
ータとする為に現存の計算機内に内蔵される。 このセツトとは、自然世界の対象物を緊密に近
似させるデータ構造を形成しかつこれを記憶する
のに必要な３つの補完的な概念（記録、フイール
ドおよびセツト）の１つである。もし自然世界が
実在する実体に照して考慮される場合はこれ等の
実体を記述する特性、又これ等実体を関連付ける
関係があり、これらに対等な情報システムの概念
は、それぞれ、記録、フイールド、およびセツト
である。学校における単純な事例においては、こ
の実体とは教師および子供となろう。教師の特性
のあるものは、「名前」、「学年」および「教室」
である。子供の特性のあるものは、「名前」、「年
令」および「両親の名前」である。教師と子供と
の間にはある関係が存在する。この自然世界の状
態のある情報システムのモデルにおいては、記録
の２つのクラス（１つは教師、他は子供）が形成
される。各教師の記録においてはあるフイールド
があり、１つは教師の名前を、他は学年を、他は
クラスの室番号を記憶する。各々の子供の記録
は、子供の名前のフアイルと、彼の年令のフアイ
ルと、更に彼の両親の名前のフアイルとを有す
る。 この情報システムは各子供の記録を前記セツト
概念を偏成する様に選択されたいくつかの方法の
１つによりこの教師の記録に結び付ける事ができ
る。これは、フアイル内で全ての子供の記録をそ
の教師の記録配列の後に物理的に配置させる事に
より行われよう。これはテーブル又は記録配列と
呼ばれる。本実施態様はセツト概念のチエーン
（リング）編成技法を包含する。この形態におい
ては、オーナ記録は第１のメンバー記録に対する
ポインタを含んでいる。各メンバー記録は更に後
続のメンバー記録に対するポインタを含んでい
る。このセツトの最後のメンバー記録は再びオー
ナ記録に対するポインタを含んでいる。又、オー
ナ記録又はオーナ記録及び全メンバー記録により
前の記録のアドレスと、又できればメンバー記録
用のオーナー記録に対するポインタとを保持する
附加的ポインタフイールドを与える様な変更が可
能である。 前述の如きデータ構造セツト概念は数学的なセ
ツト概念における改善であり、即ちデータ構造セ
ツトにおいてはこのセツトの定義は「オーナー」
ロールの場合に実施されている。セツトのメンバ
ーシツプは「メンバー」ロールの場合に実施され
る。各記録は現在異なるセツトのオーナおよびメ
ンバーの如き多くのロールを有する。この特性の
為、実世界の複雑性をモデル化する複雑なデータ
構造の形成および諸操作が可能になる。この数学
的セツト概念の改善においては、定義としてのオ
ーナーから各メンバーへ、又任意のメンバーから
オーナへセツトの定義を再編成することができ
る。 データ構造セツトに対しては、セツト定義は通
常オーナー記録内のあるフイールドの数値に基づ
き、このセツトのメンバーシツプは可能なメンバ
ー記録内の対等のフイールドのマツチした値によ
りコンピユータ内に再編成される。この事象の利
点は、マツチングデータを保持するメンバー記録
からこのフイールドを除去し、かつ再偏成の為オ
ーナー記録に依存させる事により屡々利用され
る。 前述の学校の例においては、教師は教師／子供
のセツトの「オーナー」の役割を有するものとさ
れた。この例を拡張する為次の如く設定する。即
ち、殆んどの学校においては、教師と子供間の関
係は単純な関係（１：ｎ）ではなく、子供が異な
る課目に対して異なる教師を有するとする複雑な
関係（ｍ：ｎ）であるとする。この教師対子供の
複雑な関係は、新しい人間関係の実体である「生
徒」、および２つの単純な関係「教師対生徒」お
よび「子供対生徒」に転換される。教師はそのク
ラスの生徒として多くの子供を持ち、生徒として
の子供は多くの教師を持つている。この新しい
「生徒」の実体は、その一を他から識別記述する
為の「課目」と「時限」なる属性を有する。１人
の子供はいくつかの課目に対して同一の教師を持
ち得る。 このデータ構造セツト概念は４つの基本的な特
質を有する。即ち、 (1) １つのセツトはオーナーロールにおいて１つ
それも唯一で常に１つの記録を有する。 (2) １つのセツトはメンバーロールにおいては
零、１又はそれ以上の記録を有し、その数は時
間と共に変化する。 (3) どの記録も同時に零、１又はそれ以上のセツ
トのオーナーたり得る。 (4) どの記録も同時に零、１又はそれ以上のセツ
トにおけるメンバーたり得て、この為同時にい
くつかのオーナー記録により所有され得る。各
記録は特定のセツトのメンバーとして唯１度形
成される。メンバーロールはオーナーロールと
干渉しない。 「次の」と「前の」なる記事は記憶装置プログ
ラムコンピユータにおける問題の解に対する基礎
となる手続のアルゴリズムに対して重要な概念で
ある。同時に１つの記録を取扱う手続上の制約に
加えて、もしセツト中のメンバー記録が予め定め
たデータ数値で並べられたシーケンス又は時間的
挿入順のシーケンス（FIFO：先入れ先出し、又
はLIFO：後入れ先出し）において伝送できる場
合、あるアルゴリズムに対して更に重要な簡素化
と言う結果が得られる。「最初」および「最後」
なる記述はデータのアルゴリズムの反復的実行の
開始および停止に関して重要である。この様に、
あるセツトにおけるメンバーの順序はそのセツト
の合理的な諸操作に対する前提要件である。 各記録のフアイル内のセツトへの関与操作の第
１の要因は、現実世界の諸関連のモデル化であ
り、又ある特定の関係を表わすフアイル内の選択
された記録の呼出しを助長する事である。これ等
は表１に列記されている。

【表】 クセス法 ル中の各記録の検索
最初の４つのアクセス法は主として変動処理お
よび間合せ処理において使用され、この場合は、
特定の実体と、実体の関連するグループとの記録
状態の決定、又はそれ等の記録状態の更新に対応
する必要がある。フアイルシーケンスアクセス法
は主として周期的なバツチフアイルの更新とレポ
ートの形成の為に使用される。同一記録において
は必要に応じ５つの全ての方法によるアクセスが
可能である。同様に、これらのアクセス法を特定
の効果を得るために組合わせて使用する事も可能
である。 前述の事例を用いれば、ある教師の記録は「デ
ータキーアクセス法」により検索され、従つてそ
の教師の全生徒の記録は「セツトメンバーアクセ
ス法」で検索できる。各生徒の記録については、
子供の記録は「セツトオーナーアクセス法」で検
索できる。あるいは、検索は子供の記録に対して
は「データキーアクセス」から開始して、次いで
全ての子供の生徒記録を呼出し、次に教師の記録
を呼出す。このセツトから得られる基本的な検索
の機会は下の表２に示される。

【表】 各メンバー セツトオーナー セツトのオーナー
各セツトに適用する１組の基本的演算がある。
これらは、更に良く知られる記録およびフイール
ドに関する基本的演算に対する補足となる。各セ
ツトに関する基本的演算結果の収集と、記録とフ
イールドに対する補足的な基礎演算は、ユーザが
演算を行うデータをアクセスし、修正し、移動さ
せ、消去する等を行うハードウエア／フアームウ
エアの命令の集合である処の操作用施設として知
られるものを構成する。基礎事項（即ち、ハード
ウエア／フアームウエアの命令）のこの集合は、
フイールド（即ち、データ項目）、記録、セツ
ト、および手続用論理制御に関する諸演算に再分
割する事ができる。 下記のハードウエア／フアームウエアの命令群
はフイールド中のデータの操作を行うものであ
る。実行すべき演算に必要なフイールド記述情報
（例、大きさ、ロケーシヨン、記録モード）は、
演算と関連するデータデイスクリプタの一部とし
て保持される。このグループに含まれる演算と
は、例えば移動（move）、比較、ハツシユ、加
算、減算、乗算および除算等である。 以下のハードウエア／フアームウエアの命令群
はデータの直接アクセスおよび直列アクセス処理
の両方を行う。これ等は、データ記録の発生、そ
の後の検索、修飾、テスト、および破壊を行う。
記録フアームウエア／ハードウエア命令とは、記
録の発生、記録破壊、直接記録の発見、直列記録
の発見および記録タイプのテストである。 以下のセツトのハードウエア／フアームウエア
命令の群は、従来のデータ処理の内容と、前のデ
ータベースとメツセージマネージメントシステム
の組込みブロツクを提供する。これらはセツトの
発生、そのアクセス、およびその操作およびテス
トを行う。このハードウエア／フアームウエアの
命令とは、記録の挿入、記録の取出し、相対的記
録の発見（最初、最後、次の、前の、およびｉ番
目の発見）、オーナー記録の発見、空のセツトの
テスト、挿入されたメンバーのテスト、オーナー
記録の開始、およびメンバー記録の開始である。 ベースレジスタのハードウエア／フアームウエ
ア命令の下記のグループは、データベースのアク
セスに対する現時点のプロセス状態の決定および
修飾を与える。このハードウエア命令とは、ベー
スレジスタのアンロード、ベースレジスタおよび
ベースレジスタをロードする前述の「発見」命令
のナル（null）化である。 アプリケーシヨン用データベースにおける記録
のアクセスを構成しかつこれを行う為に使用され
ると同様に、各セツトも又非常に多種のシステム
のソフトウエア領域において使用できる。 以下の表に示されるのは、システムのソフトウ
エアの領域のリストで、その各々についてはセツ
ト概念の前記領域におけるある用途を列挙したも
のである。この表は明確な用途を示すもので、完
全を期すものではない。 １ データベースシステム ａ インデツクス構成（シーケンスインデツクス
とランダムインデツクス） ｂ データ記述構造 ｃ 共有アクセス制御リスト ｄ プロセスリスポンスビリテイ構造 ２ フアイルシステム ａ カタログ構成 ｂ アクセス権制御 ３ メツセージシステム ａ メールボツクスインデツクスの構成 ｂ キユー用メツセージ ｃ マルチエレメントメツセージの呼出し ４ プログラミングシステム ａ プログラムライブラリの管理 ｂ テキスト編集 ｃ プログラム制御構造 ｄ バインデイングの為のシンボル参照とシンボ
ル定義構造 ｅ コンパイルの為の中間プログラム形態 ５ オペレーテイング・システム ａ ジヨブのキユー（待ち行列） ｂ 資源割付け表 ｃ デツドロツク検出 ｄ イベントのプロセスの待ちキユー（Ｉ／Ｏ完
了、タイマー） ｅ デイスパツチングキユー １ 一般的論義 本発明は、オペレーテイングシステムにより関
連させられた以下に記述されたハードウエアシス
テム環境（エンバイロメント）において作用を行
うものである。第１図において、サブシステムと
は、プロセササブシステム１０１、記憶装置サブ
システム１０２、および１個以上（32個迄）の周
辺装置サブシステム１０３である。プロセササブ
システムは１つの中央処理装置（CPU）１０４
と４個迄の入出力制御装置（IOC）１０５とを含
んでいる。各周辺装置サブシステムは、１個の周
辺装置制御装置（PCU）１０６と、多数の機器
アダプタ（DA）１０７と、256個迄の周辺装置の
入出力機器１０８を含む。記憶装置サブシステム
１０２は、各々32乃至512キロバイトの１乃至４
個の半導体メモリーモジユールからなる。 プロセササブシステム１０１においては、
CPU１０４はシステムの為の基本処理演算を行
い、又メモリー１０２とインターフエイスしてい
る。 IOC１０５は、記憶装置サブシステム１０２と
周辺機器１０６間の全ての情報交換を制御する。 Ａ 中央処理装置（CPU） 中央処理装置（CPU）は、主メモリーシンク
ロナイザ１０９と、バツフア記憶装置１１０と、
計算ユニツト１１１からなる各種要素と、オプシ
ヨンのエミユレーシヨン設備１１２とを含む。主
メモリーシンクロナイザ１０９は、計算ユニツト
１１１とバツフア記憶装置１１０とIOC１０９と
の間の主メモリーの使用上の競合を解決する。こ
の競合は以下の如く優先順位で解決される。即
ち、IOCはメモリー書込み（計算ユニツトから）
が続き、次いで（バツフア記憶装置への）メモリ
ー読込みが続く最も高い優先順位を有する。主
CPUは又、主メモリー指定を制御するアドレス
制御ユニツトACU１３１と、主メモリーの最後
に使用されたアドレスの記憶に用いられた連想メ
モリAS１３２とを含んでいる。バツフア記憶装
置１１０は小形の高速バツフアメモリーであつ
て、主メモリーの選択された領域を再生して、平
均メモリーアクセス時間を減らす様計算ユニツト
とインターフエイスする。各メモリー読出しの
間、バツフア記憶装置と主メモリーの両方がアク
セスされる。取出すべき情報が既にバツフア記憶
装置内にある場合、主メモリ読出しは終了して情
報はバツフア記憶装置から取出される。さもなけ
れば、主メモリ１０２が読出される。これが行わ
れる都度、CPU１０４は所望の情報を含む32バ
イトを取出す。この情報は将来のメモリー照会の
為バツフア記憶装置内に残される。このバツフア
記憶装置はソフトウエアに対し透過的である。
（transparentto）為、コンピユータを制御するプ
ログラムは、コンピユータが処理する情報がバツ
フア記憶装置からあるいは主メモリから取出され
たかどうかを決定できない。 計算ユニツト１１１はCPU内で全てのデータ
処理およびアドレス形成を行う。計算ユニツト内
の典型的な制御記憶装置１３０（プレンテイスホ
ール社刊サミールＳハツセン著「マイクロプログ
ラミング、その原理と応用」参照）は、システム
を始動し、CPU１０４とIOC１０５を制御し、か
つ命令セツトを復合するフアームウエアを含む。
制御記憶装置は任意に科学的命令、テストルーチ
ン、エミユレーシヨン（emulation）パツケー
ジ、を与え、又はプロセササブシステムの能力を
拡張する特殊目的の特性を具有する。 選択的に、CPUは本システム以外のシステム
のエミユレーシヨンを行う。エミユレータ１１２
はフアームウエア、ソフトウエア、およびある場
合にはハードウエアの構成要素である。 Ｂ 入出力制御ユニツト プロセササブシステムのIOC１０５部分は、全
ての周辺装置サブシステム１０３と記憶装置サブ
システム１０２間のデータ経路を提供する。この
経路は周辺装置のコマンドの開始を可能にし結果
として得られるデータ伝送を制御する。１つの
IOCは一般に32チヤンネル迄の制御ユニツト（図
示せず）を取扱う事ができる。 Ｃ 周辺装置サブシステム 第１図の周辺装置サブシステム１０３において
は、PCU１０６は独立のマイクロプログラミン
グプロセサであり、入出力操作の間入出力機器１
０８を制御する事によりCPU１０４のロードを
解除する。このPCUは、あるチヤンネルプログ
ラムに含まれる各命令の実行により前記操作を行
う。このプログラムは、算術的、論理的転送と桁
送り（shift）を惹起し、ブランチ演算がPCUで
行われる。PCUにはいくつかの種類があり、機
器の種類によりそれぞれ単位記録、マス（デイス
ク）記憶装置、磁気テープ、コミユニケーシヨン
等を制御する。 機器アダプタ１０７は各PCUとその制御する
機器間に介在する。その各々は、特定の種類の機
器との通信を行うのに必要な決められたフアーム
ウエアとロジツクを含んでいる。DA１０７はそ
の種類により１つ又はいくつかの機器を制御す
る。 周辺装置サブシステム１０３により実施される
主な機能は以下の通りである。即ち、 １ CPU命令の直列の周辺機器に対する変換 ２ CPU又は適当な周辺機器により必要とされ
る形態へのデータのパツクおよびアンパツク ３ CPUに対するサブシステムとその制御下に
ある各機器との状態の報告維持 ４ エラー手続きおよび回復手続きの独立的な開
始および処理 ５ 関連する周辺装置プロセサの機器分担能力を
阻げる事のない機器のオンライン状態での診断
の許容 PCUはこれに付属する各機器間での主メモリ
ーに対する競合を解消するが、IOCはPCU間の競
合を解消する。 Ｄ 記憶装置サブシステム 各メモリーモジユール１乃至４は４又は８バイ
トの幅である。モジユールの数、大きさ、および
データ経路の幅はコンピユータの大きさによつて
変化する。メモリーモジユールは、４つのモジユ
ールが順次アクセスされる様に４重にインターリ
ーブされている（モジユール１は最初の８バイト
を含み、モジユール２は２番目の８バイトを含む
と言う様に）。このインターリーブ処置は、主メ
モリーのアクセスの為の競合数を減少し、これに
より平均メモリーアクセス時間を減少する。メモ
リーは故障の際再構成できる。即ち、１つのモジ
ユール内のメモリーの各ブロツクは隣接するアド
レス指定を破壊する事なく除去できる。 主メモリー１０２は、金属酸化膜半導体MOS
チツプの形態の容量性の記憶媒体からなる。この
媒体は情報を維持する様リフレツシユ
（refresh）原理で作用する。各メモリーのロケー
シヨンは２ミリ秒毎に少くとも１回リフレツシユ
され、この設計によりリフレツシユのタイミング
とメモリー呼出しとの間の競合が少くなる様保証
する。（競合の生じた場合はリフレツシユ操作が
優先する） 主メモリーの最初の領域はハードウエアとフア
ームウエアの為に確保される。この領域の上限
は、システムのソフトウエアから見える境界アド
レスレジスタ（BAR、これについては以下に記
述する）の内容により決められている。この
BARの内容はシステムの起動時にセツトされ
る。BAR内に規定されたアドレス以下のメモリ
ー領域はIOC表を包含でき、これは周辺装置サブ
システム、CPUを制御するフアームウエア、又
はエミユレーシヨンの為のマイクロプログラムお
よび表の構成を決める。このBAR内に規定され
たアドレスの下方の領域の大きさはシステム構成
に依存する。マイクロプログラムが主メモリーに
あるか制御記憶装置内にあるかはシステム構成お
よびシステムにおけるアプリケーシヨン実行に依
存する。 ２ 基本的な計算機構造 一般に、このハードウエアに使用されるものに
は３つの基本的なデータ構造がある。即ち、デー
タフオーマツト（書式）、ソフトウエアから見え
るレジスタ、および命令フオーマツトである。 Ａ データフオーマツト 情報はメモリーとCPU間で８並列ビツトの倍
数で転送される。情報の各８ビツトユニツトはバ
イトと呼ばれる。パリテイ即ちエラー補正データ
も又データと共に転送されるが、ソフトウエアに
より影響を受ける事はできない。従つて、この明
細書においては、データは関連するパリテイ即ち
エラー補正データを除外する。 Ｂ バイト（Bytes） １バイト内の各ビツトは左から右へ０から７迄
番号が付されている。各バイトは個別に又はグル
ープで処理される。２つのバイトが半ワードを、
４バイトで１ワード、８バイトで２ワード、16バ
イトで４ワードを形成する。これ等は命令を含む
全データに対する基本フオーマツトである。 Ｃ データの提示 全データは２進形態であるが、２進法、10進法
あるいは英数字符号にも翻訳できる。データビツ
トは４個のグループでは２進符号化された10進デ
ータ、８個のグループでは英数字符号、又は16乃
至64個では２進法のデイジツトとして翻訳され
る。後者は２進法の記号を付した数、固定小数点
数又は浮動小数点数として翻訳される。２ワード
迄のどんな連続ビツトも又ストリングとして操作
できる。英数字のセツトはEBCDIC（コード）で
表わされる。ASCIIを代替コードとして使用でき
る。 Ｄ バイトアドレス 主メモリーにおけるバイトロケーシヨンは零で
始まる連番を付し、各数はバイトのアドレスであ
る。連続するバイト群は、もし１グループ内の左
方のバイトのアドレスがそれぞれ２，４，８又は
16の倍数である場合、半ワード、１ワード、２ワ
ード又は４ワードに整列されていると言う。半ワ
ード、１ワード、２ワード、又は４ワードと言う
様に整列される時は常にそのユニツトはそのアド
レスから取出す事ができる。主メモリーのデータ
のロケーシヨンは、アドレス形成の間間接的に呼
出されるデータデイスクリプタにより指定され
る。（本願と同一人に譲渡された昭和51和２月10
日特許の「セグメント化されたアドレス形成」な
る名称の米国特許第3938096号参照） Ｅ 可視レジスタ 第１図のCPU１０４には33個のユーザが参照
できるレジスタがあり、その内容はCPUの状態
を綜合的に規定する。それ等には４つの形態があ
る。（第２図参照）即ち、 １ 汎用レジスタ ２ ベースレジスタ ３ 科学データ用レジスタ（任意） ４ 各種レジスタ Ｆ 汎用レジスタ 第２図の汎用レジスタ（GR）２０１は固定小
数点およびビツトストリングの操作に用いられ
る。CPU１０４においては16個の32ビツト汎用
レジスタ即ちGR０乃至GR１５がある。汎用レジ
スタGR８乃至GR１５は又インデツクスレジスタ
としても使用可能である。インデツクスとして使
用する時は、本文ではＸ０乃至Ｘ７と呼び、イン
デツクシングは32ビツトを有し１レジスタ中に含
まれる２の補数の整数を用いて実施される。 Ｇ ベースレジスタ ベースレジスタ（BR）は命令カウンタICとス
タツクレジスタ２０２〜２０３と同じフオーマツ
トを有する。ベースレジスタはアドレス計算の間
使用されてメモリーの一部を規定する。一般に８
つの32ビツトベースレジスタBR０乃至BR７があ
る。 Ｈ 科学データ用レジスタ 科学データ用レジスタ（SR）は浮動小数点２
進数による計算の為のオプシヨンの装置である。
４つの８バイト科学計算レジスタがあり、これ等
はSR０乃至SR３と呼ばれる。科学用レジスタは
第２図のフオーマツト２０４〜２０５を有する。 Ｉ 各種レジスタ 他に５種類のレジスタがある。即ち、 ・ フオーマツト２０２〜２０３を有する命令カ
ウンタ ・ フオーマツト２０７を有する状態レジスタ ・ スタツクレジスタ（Ｔレジスタと呼ぶ） ・ フオーマツト２０６を有する境界アドレスレ
ジスタ、および ・ フオーマツト２０８を有するハードウエア制
御マスクレジスタ 命令カウンタICは32ビツトのレジスタで実行
される命令のアドレスを含む。状態レジスタ
（STR）２０７は８ビツトのレジスタで、現在実
行されつゝある手続に関する事実、例えばアンダ
ーフローが最後の演算により生じたかどうかを記
録する。スタツクレジスタは又Ｔレジスタとして
も知られ、現在稼動中の手続と関連するプツシユ
ダウンスタツクの先頭部に対するポインタを含
む。以下に記述するスタツクは、作業スペース、
および局部変数の保持および手続エントリの保護
の為の機構、およびリターン情報を与える。境界
アドレスレジスタ（BAR）２０６は28ビツトの
レジスタで、ソフトウエアによりアクセス可能な
最も下位の絶対主メモリーアドレスを規定する。
このレジスタはシステム起動の間にロードされ、
ソフトウエアによつて読出しのみ可能である。ハ
ードウエア制御マスクレジスタ２０８は８ビツト
のレジスタで計算機の条件情報を記録する。 Ｊ 命令フオーマツト 約200個の命令があつてともかく使用される。
各命令は４つの異なる長さの内１つを有するが、
常に偶数個のバイト長さである。各命令は連続す
る記憶装置のロケーシヨンに記憶される。左端部
のバイトのアドレスは２の倍数で、この命令のア
ドレスである。 ある命令の８個の最も上位のビツト（およびあ
る場合にはビツト８乃至１１又は１２乃至１５）
は演算コードを表わし、残りのビツトは１つ以上
のオペランド（演算数）を表わす。１つのオペラ
ンドはあるレジスタの指示子、変位の指示子、ア
ドレスシラブル（論理的アドレス）、リテラル
値、即値リテラル値でよい。オペランドの種類お
よび数値は命令のフオーマツトにより決まる。 ３ システムの構造 Ａ ジヨブステツプとタスク コンピユータシステムにより実施されるべき作
業はジヨブ制御言語を介して一連のジヨブステツ
プにより外部で規定される。ジヨブステツプは、
ハードウエアの資源が割付けされる作業の一単位
である。一般に１ジヨブステツプはいくつかのタ
スクからなる。１タスクは、並列になる事なく実
行される一連の命令からなるユーザの規定になる
作業の最小単位である。 Ｂ プロセス タスクおよびジヨブステツプのユーザ側の概念
は、１つのプロセスとプロセス群によりそれぞれ
ハードウエア中に示されている。１プロセスは、
CPUにより非同期的に実行し得る命令のある順
序として定義される（即ち、いくつかのプロセス
が活動できかつ資源を分割できるが、実際にある
時点では唯１のプロセスのみが実行されてい
る）。あるプロセス群は１つのジヨブステツプを
実施するのに必要なプロセスの関連する組であ
る。 Ｃ プロセス制御ブロツクとシステムベース 各プロセスはその実行中に多くの点でCPU制
御を止める事ができる為、主メモリーのある記憶
領領域はCPUの状態を保管するためにプロセス
に利用可能とされる。この状態の情報は、あるプ
ロセスが再びCPUの制御下に入る以前にCPUを
予め条件けする為に利用される。 あるプロセスに割当てられた記憶領域は、第４
図においてプロセス制御ブロツク（PCB）４００
と呼ばれる。１つのPCBに含まれるデータはこの
プロセスに割当てられたメモリー領域のアドレス
（アドレススペース）と、全ての関連するレジス
タの内容と、プロセスの状態を含んでいる。この
様な、PCBはいかなる情報ロスもなくあるプロセ
スを起動又は再起動する為に必要な情報に対する
一時的な記憶領域として作用する。各PCBはハー
ドウエアから見え、システムの始動の間に形成さ
れシステム演算の間修飾される一組のハードウエ
ア表（第５図）によりオペレーテイングシステム
によりアドレスを指定できる。 システムベース（第５および６図）と呼ばれる
絶対主メモリー領域がある。この領域はフアーム
ウエアにより形成され、読出しは出来るが書込み
はできないベースアドレスレジスタ（BAR）５
０１を介してアクセス可能である。このシステム
ベース５０２は多数のシステム属性を有し、これ
等には現在実行中のプロセスに対してそれぞれジ
ヨブステツプ番号とプロセスグループ番号（J.
P）が含まれる。このシステムベースにおける別
の属性はＪ表503として知られるハードウエア規
定のデータ構造に対するポインタである。この表
はシステム中の現行の各ジヨブステツプを含む。
Ｊ表503への各エントリは関連するＰ表504を指示
し、これも又ハードウエア規定のデータ構造であ
る。この表は、あるプロセスグループを規定し、
又そのプロセスグループにおける各プロセスに対
するエントリを含む。各Ｐ表エントリはPCB４０
０を指示する。 第５図において、計算ユニツト１１１（第１
図）の算術演算部５０６を介してＪ番号値により
インデツクスされたＪ表ポインタ５０５はＪ表の
エントリ５０３のアクセスを行う。このエントリ
はＰ表ポインタを含み、これは計算ユニツト５０
６を介してＰ番号値によりインデツクスされる時
Ｐ表のエントリ５０４のアクセスを行う。このＰ
表エントリは現在実行中のプロセスのPCBに対す
るポインタ５０７を含む。この様に、オペレーテ
イングシステムは、BAR５０１の内容を用いて
活動PCBをアクセスでき、又その関連する（J.
P）ロジツクネームを与える他のどんなPCBもア
クセスできる。 Ｄ メモリーセグメンテーシヨン 以下に記述する様なマルチプロセス条件におい
ては、いかなる時点でもメモリには多くのプロセ
スがある。これ等のプロセスは大きさが異なり、
メモリーの割付け問題を惹起するメモリー要求を
する。本文においてあるオペレーテイングシステ
ム（図示せず）と協働する様に起述されるハード
ウエアは、メモリースペースを動的に割付ける事
によりこの問題を解決する。メモリーの要求の任
意性の故に、メモリーは多様な大きさのセグメン
トに割付けされ、このメモリー割付けはプロセス
実行時間中再構成できる。このように、１つのプ
ロセスは多数の非隣接メモリーセグメントに割付
けが可能である。このメモリー割付け法はセグメ
ンテーシヨンと呼ばれる。 セグメンテーシヨンは、メモリーのアドレスが
あるプロセスの一部又は全部が再配置される時は
常に修飾されねばならないという別の問題を提起
する。この問題の解決の為、本文に述べるシステ
ムはあるプロセスに用いられるアドレスが絶対主
メモリーアドレスよりも論理的なものとなる手法
を提供する。これ等の論理アドレスは絶対アドレ
スの形成に用いられる。 又、セグメンテーシヨンは、一式のセグメント
デイスクリプタを介して各プロセスの自身の又は
関連するアドレスセグメントを各プロセスがアク
セス可能にする。あるセグメントデイスクリプタ
のアクセスにより、あるプロセスはあるセグメン
トのアドレスを得る事ができる。セグメントデイ
スクリプタは主メモリーに含まれ、オペレーテイ
ングシステムにより維持される。 各プロセスは2068個迄のメモリーセグメントの
アクセスができる。通常この為にはプロセス当り
同数のセグメントデイスクリプタが必要とされ
る。然し、セグメントは共有できる為、オペレー
テイングシステムはセグメントデイスクリプタを
セグメント表に分類する。この分類は、１プロセ
ス（タスク）、１プロセスグループ（ジヨブステ
ツプ）、又は全体（システム全体）によるアクセ
ス能力に基づく。各プロセスはこれと関連する15
個のセグメント表を有する。この手法は、あるセ
グメント表を介してプロセスによりアクセス可能
な各セグメントに対して唯１つのセグメントデイ
スクリプタを必要とする丈である。この様に、セ
グメントデイスクリプタに必要なメモリースペー
スが減少し、再配置の間のメモリー更新は低減
し、あるプログラムの保護が行われる。（プログ
ラム保護の為の主要機構はリングシステムであ
る。昭和50年10月28日特許の「マルチプログラ
ム、マルチプロセサコンピユータシステムにおけ
る情報の保護」なる名称の米国特許第3916385号
参照） プロセスは、これがアクセスできるセグメント
を決める事が可能でなければならない。従つて、
システムはプロセスに２つのセグメント表ワード
配列（STWA）を与える。これ等の配列はプロ
セスがアクセスできる全てのセグメント表のアド
レスを含んでいる。大小の２つのセグメントサイ
ズがある為、プロセス毎に２つのセグメント表の
ワード配列がある。大きなセグメントは最大サイ
ズ2²²バイトを有し、小さいセグメントは最大サ
イズ2¹⁶バイトを有する。全てのセグメントは最
大サイズ迄の16バイト宛の増分においてそのサイ
ズが変化する。１システムは一般に28の大きなセ
グメントと204の小さなセグメント迄収納でき
る。 セグメント表ワード配列はオペレーテイングシ
ステムにより再配置でき、従つて、プロセスはそ
の関連するSTWAの絶対アドレスを知らねばな
らない。どのプロセスのPCBも２つのワードを含
み、これ等は第４図のアドレススペースワード
ASW０〜１として知られるこの情報を含んでい
る。各ワードは１つのセグメント表のワード配列
STWAを指示する。オペレーテイングシステム
は、関連するSTWAが再配置される時は必ず
ASWの内容を更新する。ポインタのチエーンの
下方向の動作およびセグメントデイスクリプタの
復号はフアームウエアの一機能であり、こうして
一旦始動されるとオペレーテイングシステムから
でも見えない。 セグメンテーシヨンは、プロセスに利用可能な
様にアドレススペースの２億バイト以上を規定す
る。この数は主メモリーの容量を超過し、従つて
２次記憶装置（磁気デイスク又はドラム）が主メ
モリーと関連して使用される。このオペレーテイ
ングシステムは、それが実際に利用可能なものよ
りはるかに大きな主メモリーを有すると言う錯覚
を与える。この概念は仮想メモリーと呼ばれる。 いかなる時点でも、規定されるセグメントは物
理的に主メモリー内にあるかないかわからない。
セグメントデイスクリプタの内容は関連するセグ
メントが主メモリーにあるかどうかを示す。ハー
ドウエアは、主メモリーにないセグメントのアク
セスを行うプロセスによる如何なる試みをも検出
し、オペレーテイングシステムに通知する。オペ
レーテイングシステムは所望のセグメントを２次
記記憶装置から主メモリーにロードさせる。次い
で、オペレーテイングシステムは、あるセグメン
トの絶対アドレスが発見できる唯一の場所である
セグメントデイスクリプタにセグメントのメモリ
ーアドレスを格納する。この演算はプロセスから
見えず、この為セグメントが主メモリーになかつ
た事、又は主メモリーに再配置される必要がある
かも知れない事は判らない。（メモリーセグメン
テーシヨンに関する詳細については、昭和51年２
月10日特許の「セグメント化されたアドレス形
成」なる名称の米国特許第3938096号参照） 本文に記述するコンピユータシステムは、各プ
ロセスを相互に干渉しない様にする事によるか、
又は相互のアドレススペースを非認可方式
（unauthorizedmanner）で共有する事によりデー
タおよび手続の保護を行う。この保護は、メモリ
ーセグメンテーシヨンを介するアドレス指定能力
に限定する事により、又リングシステムにより実
施される。 セグメント表はシステム内の各プロセスのアド
レススペースを分離する。各プロセスは常に演算
の実行中にセグメント化されたアドレスを使用す
る。セグメント化されたアドレスは、セグメント
番号とセグメント内の相対的アドレスとからなる
（セグメント化されたアドレスの生成に関する前
述の特許参照）。ハードウエアは、プロセスに使
用されたアドレスがプロセスに割当てられたアド
レススペースの一部である事をチエツクする。も
しこのアドレスが予定されたアドレススペースの
外側にある場合は、例外操作が生じる。プロセス
は別のプロセスのアドレススペース内のデータを
参照する事ができないが、その理由はハードウエ
アは参照するプロセスのセグメント表を使用して
いる為である。この様に、１プロセス又はプロセ
ス群には別のプロセスグループに属する実体を参
照する可能性はない。 一般に、システム内のアドレススペースにおけ
るオーバーラツプは、全てのプロセスにより共有
されるこれ等のセグメントに対して生じる。これ
等の共有セグメントは、アドレスの競合がない事
の保証を確認するシステムプログラムにより開設
される。このように、セグメンテーシヨンはユー
ザのプログラムを相互に保護し、ユーザのプログ
ラムに対してオペレーテイングシステムを保護す
る。 いくつかのプロセスにより共有されるセグメン
トは、これらのプログラムの１つによる誤用から
保護されない。この問題を解決する為にリングシ
ステムが利用され、これにより手続およびデータ
セグメントは４クラスの体系に分類される。この
４つのリングクラスは０から３迄番号を付されて
いる。各リングはシステムの優先順位を示し、レ
ベル０（最も内側のリング）は最優先順位を、レ
ベル３（最も外側のリング）は最後の順位を示
す。システムの各手続は、どれがその手続を呼出
し得るかを示す、手続に割当てられた最小又は最
大の実行リング番号を有する。１つの手続はサブ
ルーチンで、他の手続を呼出しでき、又これらに
複数のパラメータを送る事ができる。 即ち、このリングシステムの一般法則は次の如
くである。 １ １つの内側リングの手続は外側リング内のデ
ータを自由にアクセスする。逆に、外側リング
の手続は内側リングのデータをアクセスできな
い。 ２ 外側リングの手続は内側リングの手続にブラ
ンチできるが、その逆はできない。 ３ データを含むセグメントは、２つのリング番
号値に割当てられ、その１つは読出し（RD）
他の１つは書込み（WR）である。これらのリ
ング字号値は手続が、読出し又は書込みの何れ
かのモードでデータのアクセスを行う時実行で
きる最大のリング番号値を指定する。 ある手続命令が実行される都度、その手続のリ
ング番号値（有効アドレスリング、BAR）は、
参照されたデータを含むセグメントに割当てられ
たリング番号値に対して検査される。このEAR
は、命令カウンタにおけるプロセスリング番号値
の最大値であり、又アドレス指定経路において見
出されたベースレジスタとデータデイスクリプタ
における全てのリング番号値である。このデータ
のアクセスはリング番号値の比較に基づいて行わ
れたり拒絶されたりする事になる。例えば、もし
あるシステム表が、最大読出しリング値３と最大
書込みリング値１を有するセグメントにあるもの
とすれば、リング３で実行されるユーザ手続はそ
の表を読出すがこれを更新しない。 事前の設定により、リング０と１はオペレーテ
イングシステムの為にリザーブされ、リング２と
３はユーザ用としてリザーブされる。リング０は
全システム演算に重要なセグメントを含む。リン
グ１は前記システムの各セグメントの集りを包含
し、その故障は決定的ではなく回復が可能であ
る。ユーザは、検査済みプログラムに対してリン
グ２を用い、デバツクされるプログラムに対して
はリング３を用いる。 Ｆ 手続の呼出し 手続の呼出しは本文に記述するシステムにおい
ては重要な機能である。手続の呼出しは１つの手
続から他の手続への通過し、ユーザ手続によるオ
ペレーテイングシステム作業の許容と、オペレー
テイングシステム内のモジユラー構造の達成の為
に用いられる。手続呼出しは、各命令により実施
され、ハードウエアが認識した構成要素はあるス
タツクを呼出す（第７Ａ図）。 あるスタツクはLIFOによるデータの検索を受
入れ、記憶しかつ許容する一機構である。各スタ
ツクはスタツクセグメントと呼ばれる特殊なセグ
メントに存在する。１つのスタツクセグメントは
動的に各手続に割付けられるスタツクフレーム７
０１（第７Ａおよび７Ｂ図）と呼ばれる多数の隣
接する部分からなる。最初のスタツクフレームは
セグメントの頂部にロードされ、これに続くフレ
ームはこの部分の後にロードされる。最後のロー
ドされたフレームはスタツクの頂部と考えられ
る。Ｔ−レジスタ７０２Ａは、現在動作中のプロ
セスに対するスタツクの頂部を見出す。実際のＴ
レジスタは本システムにおける他の全プロセスの
PCBに存在する。 第７Ｂ図のスタツクフレーム７０１は３つの領
域からなる。即ち、変数を記録する作業領域７０
２と、レジスタの内容を保管する保管領域７０３
と各手続間にパラメータを送る通信領域７０４で
ある。手続呼出しに先立ち、ユーザは、保管を望
むこれ等のレジスタを指定し、呼出される手続に
送られるパラメータを通信領域にロードしなけれ
ばならない。呼出しが行われる時、このハードウ
エアは、命令カウンタICの内容を保管し、呼出
し手続からのリターンを容易にする為ベースレジ
スタを指定する。 各手続呼出しはスタツクセグメント７０１内の
スタツクフレームを開設し、後続の入れ子状の呼
出しは別のフレームを開設する。これらの呼出さ
れた手続の１つからの各出口はスタツクフレーム
をスタツクから削除させる。このように、呼出し
の履歴は維持され、これが順次のリターン操作を
容易にする。 異なるリングで実行される各手続間の保護を確
保する為、異なるスタツクセグメントが用いられ
る。各プロセス毎の保護リングに対応する１つの
スタツクセグメントがある。１つのPCBは３つの
スタツクベースワードを含み、これらはプロセス
と関連する各リング０，１および２に対するスタ
ツクセグメントの開始を指示する。リング３のス
タツクセグメントは内側の呼出しによつては決し
てエントリされず、従つて、そのスタツク起動ア
ドレスはPCBにおいて要求されない。 ４ プロセスマネージメントと同期操作 本文のシステムは、ソフトウエア、ハードウエ
アおよびフアームウエアの組合せを用いるオペレ
ーテイングシステムにより制御されるマルチプロ
セシング演算を行うものである。ソフトウエアは
システム中の各プロセスの発生および削除を行
い、一方ハードウエアとフアームウアエアは
CPUにおける各プロセスのマルチプレクサを行
う。更に、ソフトウエア、ハードウエアおよびフ
アームウエアの組合せは各プロセス間の同期操作
を行う。 通常、プロセスは、常にではないが、関連する
ジヨブ取扱いの間およびオペレーテイングシステ
ムにより必要と見なされる諸目的の為の別の機会
に、入出力演算の開始と終了時に起動および停止
させられる。従つて、関連するプロセスを有効に
起動および停止し、その間に情報を送る為に通信
システムが必要である。本文におけるハードウエ
アシステムはセマフオアと呼ばれる内部メツセー
ジを与えて各プロセス間に通信リンクを与える。 Ａ プロセスの状態 プロセスはいつでも４つの状態即ち実行、レデ
イ、待機および中断のいずれかにあり得る。ハー
ドウエアはこれらの４つのプロセスの状態を認識
して、プロセスのデイスパツチと状態の変更を行
い、あるプロセスの状態に基くデータ構造を維持
するように各種のフアームウエア手続を実行す
る。PCBはその関連するプロセスの現在の状態を
規定する状態のフイールドを含んでいる。 プロセスは、これがCPUの制御の行う時実行
の状態にある。この状態は、あるアドレススペー
ス（セグメント表）と開始アドレスのCPUへの
供給を含む。次いでCPUはプロセスの手続セグ
メントにおいて命令を実行する。現在実行中のプ
ロセスに対するPCBのプロセスネームＪ表のワー
ド（論理的アドレス）は、システムベース（第６
図）の実行プロセスワード（BAR＋60）に保持
される。（注：第５図に示すシステムベースは第
６図に示すものと同じであるが、細かい点を省略
してある）。 レデイ状態は、プロセスがCPUにより認識さ
れなかつた為、CPUの制御を行わない点を除き
実行状態と等しい。レデイ状態のプロセスは、他
のレデイ位置の各プロセスと実行プロセスとの
CPUに対する競合状態にある。 プロセスは、セマフアオを介するメツセージの
如き特殊な事象が生じる迄継続し得ない時待機状
態にある。待機プロセスはCPUに対して競合状
態にないが、所要の事象に対しては他の待機状態
の各プロセスと競合関係にある。 中断されたプロセスは、ソフトウエアによりあ
る時間停止されたプロセスであり、これについて
は以下に取止げる。プロセスを停止させ再び起動
する決定はそのプロセスの外部である。このよう
に中断されたプロセスは動作状態になく、従つて
事象の通知を受取れず、CPUを使用できない。 プロセスは以下の条件下で中断される。即ち、 (1) 「停止」命令の実行による（全ての機能の完
了の結果） (2) オペレーテイングシステムによる「中断」命
令の実行による (3) 例外条件の発生によるもので、これにより制
御はオペレーテイングシステムに移行される。 Ｂ プロセスのデイスパツチ プロセスは、実行中その作用により任意に１つ
の状態から他の状態に移行し、又は他のプロセス
の作用により強制的に他の状態に移行する。デイ
スパツチヤとして知られるCPUフアームウエア
は、各状態間のプロセスのトランザクシヨンを制
御する。デイスパツチヤは１組のキユー（待ち行
列、以下に記述）を用いてレデイ（作動可能）又
は待機状態にある各プロセスを操作する。中断さ
れたプロセスはソフトウエアにより制御される。 第６，８および９図においては、レデイ又は待
機状態のプロセスはあるPCBと、プロセスリンク
と呼ばれる特殊なキユーエントリにより表わされ
る。第９図はGOセグメント８０２の内容の展開
図を示し、動作中のプロセスのプロセスリンク８
０３ａ〜８０３ｂおよび８０３ｃ〜８０３ｇと、
中断されたプロセスの自由プロセスリンク８０５
ａ〜８０５ｃを含む。各プロセスリンクはプロセ
スネーム（J.P）を指定し、そのプロセスの優先
順位と、キユーにおいて次のプロセスリンクに対
するポインタを指定する。待機キユー８０３ａ〜
８０３ｂとレデイキユー８０３ｃ〜ｇの如き各種
のキユーがある。 Ｇ表として知られるＪ表（第６および８図）に
類似したハードウエア機器は全ての汎用（システ
ム全体にわたる事が知られる）セグメント８０２
〜８０２ｎに対するポインタを含む。Ｇ表８０１
の最初の要素であるGOはデイスパツチヤキユー
を含む前記セグメント８０２を指示する。Ｇ表８
０１に対するＧ表ポインタは第５図のシステムベ
ースに見出される。又、システムベースにはエン
トリ呼出しによる内部プロセスキユーワード
（IPQW）があり、これはGOセグメント８０２に
おけるレデイキユー８０３ｃ〜８０３ｄのヘツド
８０３を識別する。 このように、デイスパツチヤはレデイキユー８
０３ｃ〜８０３ｄを参照する事により全てのレデ
イプロセスを検討できる。現在実行中のプロセス
が状態を変化させる時、デイスパツチヤはレデイ
キユーのヘツドにおいてプロセスリンクを除去
し、そのPCBをアクセスする為J.Pネームを用い
る。次いでPCBにより規定されたプロセスは新ら
しい実行プロセスとなる。 １つ以上のプロセスが同一事象で待機している
かも知れない為、待機プロセスのキユー８０３ａ
〜８０３ｂは各事象に対して存在する。又、待機
プロセスは、GOセグメントに存在するプロセス
リンク８０４を介して一体に配列されている。待
機キユーのヘツドに対するポインタはセマフオア
９０３（以下に記述）に存在する。あるプロセス
が待機する多くの事象が存在し、従つて、各々が
関連するセマフオア９０３，９０４を有する多数
の待機キユーがある。 レデイ状態又は待機状態のプロセスの数は動的
に変化する。このように、レデイ状態又は待機状
態のキユーを必要とするプロセスリンクの数も又
変動する。この事実はデイスパツチヤに対するメ
モリーマネージメントの問題を惹起する。この問
題は自由プロセスリンクキユー８０５ａ〜ｃと呼
ばれる別のキユーにより解決される。このキユー
はレデイ又は待機状態のキユーにより使用され
ず、レデイ又は待機状態のプロセスの特定のキユ
ーを拡張する為に使用できるセグメントGOにお
ける全てのプロセスリンクを一緒にリンクする。
自由プロセスリンクキユー８０５のヘツド９０２
に対するポインタ９０１は、GOセグメント８０
２の始めの部分付近に存在する。 Ｃ プロセスの同期操作 プロセスの同期操作は、同じタスク上で動作す
る２つのプロセスの嫁動性を関連させる為に必要
である。この同期操作は、通信用プロセスのアド
レススペースに存在するデータ構造であるセマフ
オア９０３〜９０４を用いて達成される。セマフ
オアは、事象の発生を信号し、メツセージのキユ
ーを取扱う為に使用される。この場合の事象と
は、別のあるプロセスにとり興味のある１プロセ
スにより観察されるものである。この事象は非同
期演算の完了か、あるいはある資源の利用度であ
る。 プロセスは２つのセマフオア演算を用いて事象
の発生を信号する。演算は信号をセマフオアに送
り、他の演算はセマフオアから信号を取出す。
（この送信操作は屡々Ｖ操作と呼ばれ、受信操作
はＰ操作と呼ばれる。）この送信操作は、あるプ
ロセスにデータ又はデータが準備されたという信
号を送らせる。セマフオアは、別のプロセスが信
号を取上げる準備ができる迄この信号を記憶す
る。このように、送信プロセスは、このデータを
送つた為自由に進行できる。受信操作は特定のセ
マフオアを検討してこの信号を取上げる。もし信
号があれば、受信操作は実行を続行する。しかし
ながら、セマフオアに信号がなければ受信プロセ
スは待機状態に入る。次にこのセマフオアは待機
キユーのヘツドに対するポインタとして作用す
る。このプロセスは、別のプロセスが前記のセマ
フオアに対して信号を送出する迄セマフオアを待
機する待機状態を維持する。このように、セマフ
オアは、プロセスが信号を取上げる迄この信号を
保持でき、あるいはセマフオアは信号がプロセス
に対し送られる迄そのプロセスを保持する。 メツセージも又プロセスからプロセスに送られ
る。メツセージは信号に別の情報が加わつたもの
と同じ存在性又は非存在性を有する。情報の一部
はハードウエアにより供給され、一部はこのメツ
セージを送つたプロセスの手続により供給され
る。メツセージは送るプロセスのプロセスネーム
を有する。このように多くのプロセスは送出側の
ネームを付した単一のセマフオアを介して情報を
送る事ができる。 メツセージセマフオアは、プロセスにより取上
げられるのを待機するメツセージのキユーを有す
る。信号セマフオアにおけるように、メモリース
ペースに対する要求は増減して、メモリーマネー
ジメント問題が提起される。再び、この問題も自
由メツセージリンクのキユーで解決される。これ
等のリンクは、メツセージリンクを供給又は吸収
する為に必要な時容易に発見できるセグメントの
既知の場所に存在する。 これらのリンクに構成されたセマフオアとキユ
ーが異なるプロセスにより共有される為、全セマ
フオア構造は保護される。これは、セマフオアを
含むどのセグメントのアクセスをも制限するハー
ドウエアおよびソフトウエアの約束により実施さ
れる。従つて、そのいくつかがＧセグメント（シ
ステム通信が必要な場合）であるセマフオアデイ
スクリプタ中にセマフオアは存在しなければなら
きい。しかしながら、全てのＧセグメント（GO
を除く）はセマフオアデイスクリプタセグメント
である。 各セマフオアデイスクリプタはセマフオアに対
するポインタを含んでいる。セマフオアのアドレ
スはセマフオアデイスクリプを介して生成され、
こうしてこのセマフオアの為の保護を強化する。
セマフオアセグメントは、セグメント番号値と、
そのセグメント内の相対的ロケーシヨンを用い、
あるいはG.D番号を直接用いて論理的にアドレス
指定できる。 Ｄ プロセス制御ブロツク構造 第４図において、プロセス制御ブロツク
（PCB）のフオーマツトが示されている。このプ
ロセス制御ブロツク４００は、CPUの状態を保
管する為プロセスに利用できる主メモリーの記憶
領域である。PCBのアドレス指定は第５図に関連
して既に述べた如く実施される。PCBポインタ５
０７（第５図）は第４図のメモリロケーシヨン０
におけるプロセス制御ブロツクPCBを指示する。
下方向へのメモリーロケーシヨンを進めれば４バ
イト宛増加し、一方メモリーロケーシヨン０から
上方へ進むと８バイト宛増加する事に留意すべき
である。下方のメモリーロケーシヨンは０から正
と考えられ、同ロケーシヨン０から上方のロケー
シヨンは負の方向と考えられる。上方のロケーシ
ヨンはオプシヨンであり、プロセス制御ブロツク
内に含まれても含まれなくても良く、又ロケーシ
ヨン１４８〜１７６もオプシヨンである。（下方
のメモリーロケーシヨンの数字は、プロセス制御
ブロツクPCBの０参照ロケーシヨンからのバイト
の変位を示し、添付図面の部分識別に用いられる
共通の数字と混同してはならない。）バイト０か
らバイト１６より小のバイトから考えると、４つ
のプロセス主ワードPMW０乃至PMW３が記憶さ
れ、各プロセス主ワードPMWは長さにおいて４
バイトである。プロセス主ワード０はバイト０乃
至３を占有し、４つの部分即ち能力（ケイパビリ
テイ）バイト、優先順位バイト、状態バイトおよ
びデコール（decor）拡張バイトDEXTからな
る。第１０ａ乃至１０ｄにおいて、プロセス主ワ
ードPMW０の詳細が示され、能力バイト１００
１の更に詳細については第１０ｂ図に示される。
第１０ｂ図においては、最初のビツト１００５
は、時間アカウント機能がそのプロセスについて
実施されるかどうかを示すアカウンテイングモー
ドビツトである。このアカウンテイングモードビ
ツト１００５が２進数の０にセツトされる時、そ
のプのプロセスについては時間アカウント機能は
実施されないが、アカウンテイングモード１００
５が２進数の１にセツトされる時は時間アカウン
トがなされる。科学モードビツト１００６が零に
セツトされる時、計算機の科学データ用レジスタ
の保管は行われず、第４図のバイト１４８乃至１
７６に配置される科学データ用レジスタ保管領域
はプロセス制御ブロツクPCBに存在しない事を示
す。科学モードビツト１００６が２進数１にセツ
トされると、科学演算機能が存在しプロセス中に
使用され、必要に応じて科学データ用レジスタの
内容を保管する為科学データ用レジスタ保管領域
が使用される。コードモードビツト１００７は、
標準コードセツト又は互換コードセツトのどちら
がプロセスに用いられているかを示し、前記ポジ
シヨンの２進数の０は標準コードセツトが使用さ
れている事を示す一方、第３のビツトポジシヨン
１００７における２進数の１は互換コードセツト
が使用されている事を示す。この能力バイトの各
ビツトの残部は零にセツトする。 優先順位バイト１００２の詳細は第１０ｃ図に
示される。第１０ｃ図において、優先順位バイト
１００２の最初の４つのビツト１００８は、与え
られたプロセス制御ブロツクPCBと関連するプロ
セスの優先順位をセツトする様に使用される。各
プロセスは、優先順位の16のレベルの１つに割当
てられ、競合するプロセスの順位決定即ち(a)レデ
イ状態のプロセス間に実行されるプロセスの選
択、および(b)プロセスをキユー内への投入の為に
使用される。優先順位は０から15に向けて減少
し、与えられた優先順位に対してはFIEO（先入
れ先出し）の原則が与えられる。優先順位バイト
１００２の次の４ビツト１００９は零である。 第１０ｄ図において状態バイト１００３の詳細
が示される。状態バイトは、プロセス制御ブロツ
クPCB４００と関連するプロセスに関する情報を
提供するように使用される。嫁動フイールドビツ
トＡ１０１０は、プロセスが嫁動されている時２
進数の１にセツトされる。中断フイールドＳ１０
１１は、プロセスが中断されている時２進数の１
にセツトされている。サブステートフイールド
SS１０１２は２ビツトのフイールドで、プロセ
スの下記のサブステートを規定する。即ち、(a)２
進数00にセツトされた時プロセスは不嫁動であ
る、(b)２進数01にセツトされた時プロセスはレデ
イ状態プロセスのキユー（Ｑ／PR／RDY）に待
機状態にある、(c)２進数10にセツトされた時プロ
セスはセマフオアのキユー（Ｑ／PR／Ｓ）中の
セマフオアに待機状態にある、(d)２進数11にセツ
トされた時プロセスはプロセサにより実行中であ
る。演算中（mid−operation）フイールド
（MOI）１０１３は割込みが生じた時２進数の１
にセツトされ、命令の実行の間、即ちプロセス終
了以前はこれを維持する。拡張デコール
（decor）モードビツトEXTD１０１４は、プロセ
スが計算機のエミユレーシヨンモードである拡張
デコールモードにある時１にセツトされる。ビツ
ト１０１５と１０１６は０にセツトされる。プロ
セス主ワードPMW０の４番目のバイトはデコー
ル拡張番号を含み、システムがエミユレーシヨン
モードにある時使用される。 プロセス主ワードPMW１はプロセス制御ブロ
ツクPCBのバイト４〜７に記憶される。PMW１
の詳細は第１０ｅ図に示される。状態バイト１０
１６はPMW１における最初のバイトであつて、
状態レジスタ内容を記憶する。マルチプロセサバ
イトMP１０１８はマルチプロセサ構造でハイト
であり、さもなければこのフイールドは零であ
る。プロセス主ワードの第２と第４番目のバイト
はそれぞれMBZフイールド１０１７と１０１９
で、通常の演算においては零でなければならな
い。 プロセス主ワードPMW２はプロセス制御ブロ
ツクのバイト８乃至１１を占め、第１０ｆ図に更
に詳細に示される。第１０ｆ図において、ビツト
４乃至ビツト３１のフイールドはセマフオアの局
部ネームSEG，SRA１０２１を含み、これに対
してプロセスが待機状態又は中断状態にある時
PCBがリンクされている。例外クラスおよびタイ
プフイールド１０２３は割込みに似た例外のクラ
スおよびタイプを含み、これが例外操作の後プロ
セスを中断状態にエントリさせる。ビツト４乃至
１５のフイールド１０２２は、プロセスが前述の
状態以外の状態にある時無意味となる。 プロセス主ワードPMW３はPCB４００のバイ
ト１２乃至１５を占め、デコール拡張表を指示す
る。PMW３の詳細に関する第１０ｇ図におい
て、DETSZフイールド１０２４は表中のエント
リ数を規定し、もしこのフイールドが零であれば
プロセスに対するデコール拡張操作は許されな
い。DETAフイールド１０２５は16バイトの単位
のデコール拡張表の絶対アドレスで、DETSZが
０でない場合にのみ有意義である。このデコール
拡張表はDETSZエントリから構成される。各エ
ントリは１バイトの大きさである。テーブルの
DEXT番目のエントリはプロセスの能力を規定
し、デコール拡張モードDEXTにおいて操作を行
う。DEXT番目のバイトが０である時、デコール
拡張番号値DEXTは許されないが、DEXT番目の
バイトが１であればデコール拡張番号値DEXTは
許される。０および１以外のDEXT番号値は違法
となる。（第１０ａ図DEXT番号値１００４参
照） PCB４００のバイト１６乃至２３はそれぞれア
ドレススペースワードASW０とASW１を含み各
ASWはセグメント表ワード配列に対するポイン
タを含む。ASW０とASW１の相方は、それぞれ
第１０ｈ図に示されたものと同じフオーマツトを
有する。セグメント表ワード配列の大きさは１配
列中のセグメント表ワード番号により規定され、
主としてASW０に対しては６、ASW１に対して
は８となる。STWSZフイールド１０２６はセグ
メント表ワード配列の大きさを示す。セグメント
表ワード配列のフイールドSTWA１０２７は、
16バイトの単位の配列の絶対アドレスSTWAを
含み、即ちこの配列の絶対アドレスはバイトにお
いてSTWAの16倍である。 PCBにおけるバイト２４乃至２７は、第１０ｉ
図に更に詳細に示される例外ワードEXWを含
む。この例外ワードは例外クラス表に対するポイ
ンタ（SEG，SPA）１０２９を含み、前記表
は、プロセス主ワードPMW２に記憶される如き
そのクラスによるプロセス例外に続いて取られる
べき作用を規定する。（第１０ｆ図参照）例外ワ
ードEXWのMBZフイールド１０２８は０でなけ
ればならない。 PCBのバイト２８乃至３１に配置されるスタツ
クワードSKWは、第１０ｊ図に更に詳細に示さ
れ、プロセスが実行中でない時、そのプロセスの
スタツクのＴレジスタの頂部の数値を含む。第１
０ｊ図において、ビツト０と１はTAGフイール
ド１０３０を規定する。このTAGフイールドは
その内容によりデイスクリプタのタイプを示し、
SKWに対しては零でなければならない。SKWワ
ードのビツト２と３はRINGフイールド１０３１
を含みこのフイールドはスタツクのセグメント化
されたアドレスと関連する保護目的のリング番号
を含み、この場合零でなければならない。ビツト
４乃至３１はセグメント番号SEGとセグメント
相対アドレスSRA１０３２を含み、セグメント
表に記述されたセグメントとその内部のセグメン
ト相対アドレスを識別するフイールドである。ス
タツクワードSKWは、プロセスが実行状態でな
くなる都度更新される。これは、プロセスが実行
状態になる毎にＴレジスタの内容を再格納する為
に用いられる。この最後の場合には、TAG１０
３０とRING１０３１は零である事をテストさ
れ、さもなければ違法のPCB例外動作が生じる。 PCB４００のバイト３２乃至３５は、屡々ICC
と呼ばれる命令カウンタ内容ワードICWを含
む。第１０ｋ図において、TAGフイールド１０
３３が２進数00を含まねばならない（即ち零以外
の数値は命令カウンタにおいては違法である）命
令カウンタワードICWの詳細が示されている。
ビツト２と３を占める現行RINGフイールド１０
３４は、主記憶装置へのアクセス権の決定に用い
られるプロセスのカレントリング番号を規定す
る。ビツト４乃至３１はセグメント番号とセグメ
ント相対アドレス（SES，SRA）１０３５を規
定し、これらは実行すべき次の命令のアドレスを
規定する。 バイト３６乃至３９のMBZフイールドは零で
なければならない。（MBZフイールドは常に零で
なければならないフイールドを示す）このMBZ
ワードは、PCBがネームJ.Pから呼出される都度
テストされる。もしこれが零でなければ違法PCB
例外が起る。 スタツクベースワードSBW０〜２はプロセス
制御ブロツク４００におけるバイト４０〜５１を
占める。これらのワードは、第１０ｌ図に更に詳
細に示される同一のフオーマツトを有する。これ
らはスタツク操作に間使用され、使用される時は
そのTAGフイールド１０３６とRINGフイールド
１０３７は零でなければならず、さもなければ違
法のPCB例外が起る。ビツト４乃至３１は、リン
グ０，１，２に対するそれぞれのスタツクセグメ
ントの最初のビツトのセグメント化されたアドレ
ス（SEG，SRA）１０３８を含む。 プロセス制御ブロツク４００のバイト５２乃至
８３はベースレジスタ保管領域（８ワード）の為
にリザーブされたスペースである。バイト８４乃
至１４７は全ての汎用レジスタ（16ワード）の数
値を保管する為に用いられる保管領域である。バ
イト１４８乃至１７９は科学データ用レジスタ
（８ワード）を保管する為に使用される保管領域
である。 PMW０ワードのアカウンテイングモードビツ
トがセツトされる時、時間アカウントの為にPCB
零アドレス以上のPCB４００には５つの２重ワー
ドが与えられる。こられのワードは、PCBアドレ
ス−８からPCBアドレス−４０に配置される。各
ワードは、そのビツト５２〜６３を零としたその
最初の52ビツトにおいてマイクロ秒単位で表示さ
れる時間又は時間間隔を含む。残り時間切れ２重
ワードRTO（PCBで０以上の最初の８バイト）
は、時間切れの例外操作が起る以前にプロセスの
ためにプロセサにより実際に費やされる特定量の
時間を含む。RTOワードは以下の方法で更新さ
れる。即ち、プロセスが実行状態を脱する度にプ
ロセスのタイマーの数値はRTOワードに記憶さ
れる。プロセスが実行状態に入る度にプロセスタ
イマーの数値はRTOからロードされる。 バイト７乃至１５における実行時間アカウンテ
イングRUAの２重ワードは時間カウンタであつ
て、これは、プロセスが実行状態にあつたプロセ
サ時間の全量を規定する。アカウントされた時間
は、完全にプロセスのためにプロセサにより実際
に費やされた時間である。RUAワードは以下の
方法で更新される。即ち、プロセスが実行状態を
脱する都度、プロセスタイマーPTの数値が読取
られる。RTOとPTの内容の差異がRUAに加えら
れる。（続いて、PT数値はRTOに記憶される）
プロセスが中断される時間は計算されない点に留
意されたい。RTOおよびRUAワードは、もしア
カウンテイングモードビツトが０にセツトされる
場合でも更新される。しかしながら、CET，
RTA、およびWTAワード（以下に記述する）
は、プロセス主ワードPMW０におけるアカウン
テイングモードビツトが１にセツトされる時にの
みプロセス制御ブロツク内に与えられる。これら
のワードはこの場合丈更新される。 バイト１７乃至２３における待機時間アカウン
テイングWTAワードは実時間カウンタで、プロ
セスが待機状態にあつた全実時間を規定する。
WTAワードは以下の方法で更新される。即ち、
プロセスが待機状態を脱する都度、デイ（day）
クロツク（図示せず）の時間値TODが読取られ
て、TODの値−CETワードの値がWTAワードに
加えられる。 バイト２４乃至３１において配置されるレデイ
時間アカウンテイングRTAワードは実時間カウ
ンタである２重ワードで、プロセスがレデイ状態
にあつた全時間を規定する。RTAは以下の方法
で更新される。即ちプロセスがレデイ状態を脱す
る都度、デイクロツク時間値TODが読取られ
て、TODの内容−CETの内容がRTAに加えられ
る。 バイト３２乃至３９における現行エントリ時間
CET2重ワードは、プロセスが以下の各状態、即
ちレデイ、待機、実行および中断の１つに入つた
デイ時間を含む。 システムベースの構造 第６図において、システムベース６００のフオ
ーマツトが示される。このシステムベースは絶対
主メモリー内にあり、フアームウエアにより生成
され読出しは可能であるが書込みはできない境界
アドレスレジスタ（BAR）を介してアクセス可
能である。この境界アドレスレジスタBARはハ
ードウエアの為にリザーブされた主メモリの１領
域の下方にあり、ハードウエアの為リザーブされ
たメモリーの領域とシステムベース６００を分割
する。次に第６図において、このシステムベース
６００は多数のシステム属性を含み、これは現在
実行中のプロセスに対するジヨブステツプ番号と
プロセスグループ番号（J.P）を含んでいる。プ
ロセスJ.Pの論理的ネームからは、対応するプロ
セス制御ブロツクPCBの絶対アドレスが得られ
る。Ｊ表の大きさとアドレスはＪ表ワード
（JTW）の内容により規定される。このワードは
BARレジスタにより規定されるアドレスに配置
される。JTWのフオーマツトは第１１ａ図に示
される。第１２図はＪ表１２０４の大きさを表わ
す（JTSZ）１１０１は、255迄であるＪ表１２０
４におけるエントリ番号を規定する。JTSZ１１
０１は８ビツトの正の整数で、もしＪがJTSZよ
りも大きい場合はＪ表からの例外が起る。Ｊ表１
２０４の絶対アドレスはＪ表ポインタ１１０２の
16倍により得られる。Ｊ表１２０４はＪ表エント
リを含み、そのフオーマツトは第１１ｂ図に更に
詳細に示される。各Ｊ表エントリは、Ｐ表ポイン
タ１１０４の16倍により得られるＰ表１２０５の
絶対アドレスを規定する。Ｐ表の大きさ
（PTSZ）１１０３はＰ表におけるエントリ番号
を規定する。このPTSZは８ビツトの正の整数
で、Ｐ表のエントリ番号を示す為一般に０から
255まで変化する。もしＰがPTSZより大きい場
合は、Ｐ表からの例外が起る。Ｐ表１２０５の各
エントリは、プロセス制御ブロツクポインタ１１
０７の16倍によりプロセス制御ブロツク（PCB）
１２０６の絶対アドレスを規定する。存在インデ
イケータＰ１１０５は、２進数の０にセツトされ
た時PCBが存在しない事を示し、２進数の１にセ
ツトされた時PCBの存在する事を示す。（存在イ
ンデイケータＰ１１０５が０である事が伴ると、
空のＰ表エントリ例外操作が起る。）Ｐ表インデ
イケータ（第１１ｃ図）のビツト１乃至７
（MBZ）１１０６は０でなければならず、さもな
ければ違法のＰ表エントリ例外操作が起る。 システムベース６００のアドレスBAR＋４に
おいては、第１１ｄ図に更に詳細に示されたＧ表
ワード（GTW）のフオーマツトバイトがある。
第１２図のＧセグメント表１２１２の大きさとア
ドレスはＧ表ワード（GTW）の内容により規定
される。Ｇ表１２１２の大きさ（GTSZ）１１０
８はＧ表へのエントリ番号を規定し、Ｇ表は一般
に２５５迄である。GTSZは８ビツトの正の整数
であり、もしＧ表の数値がGTSZより大きい場合
はＧ表からの例外が起る。Ｇ表１２１２の絶対ア
ドレスはＧ表ポインタ１１０９の16倍により得ら
れる。Ｇセグメント表エントリのフオーマツトは
２ワードの大きさで、Ｇセグメントデイスクリプ
タと呼ばれる。Ｇセグメントデイスクリプタのフ
オーマツトは第１１ｅおよび１１ｆ図に詳細に示
されている。全てのＧセグメントデイスクリプタ
は直接であり、従つて間接ビツトＩ、１１１は零
でなければならず、さもなければ違法のセグメン
トデイスクリプタ例外操作が起る。存在インデイ
ケータＰ１１１０は１プロセスのフイールドで、
これは２進数の１にセツトされる時デイスクリプ
タが対応するセグメント番号に対して主記憶装置
にセグメントが規定される事を示すが、もしこれ
が０にクリアされるとセグメントは規定されずセ
グメントデイスクリプタの参照はミシング（欠
落）セグメント例外の原因となる。利用可能なビ
ツトＡ１１１２は１ビツトのフイールドで、これ
はセグメントが利用可能であるかどうかを示し、
このセグメントが規定される（即ち、Ｐは２進数
１に等しい）がどうかを検査される丈で、さもな
ければ無視される。使用済フラツグフイールドＵ
１１１３はセグメントがアクセスされたかどうか
を示す。もしＵビツトが２進数の０にセツトされ
れば、そのセグメントはアクセスされていない
が、もしＵフイールドが２進数１にセツトされれ
ば、セグメントはアクセスされた。書込み済フラ
ツグフイールドＷ１１１４はセグメントが書込ま
れたかどうかを示す。もしＷが２進数の０にセツ
トされれば、セグメントは書込まれていないが、
Ｗが２進数の１にセツトされれば、セグメントは
書込まれた。Ｇセグメントデイスクリプタのゲー
ト作用インジケータGS１１１５は２進数01にセ
ツトされねばならず、さもなければ違法セグメン
トデイスクリプタ例外が起る。この理由は、Ｇセ
グメントは常にセマフオアを含み（逆は真でない
が。即ち、全てのセマフオアはＧセグメントにあ
る事を要求されない）、セマフオアの命令はGSコ
ードが２進数01である事を要求する為である。セ
グメント１２１４のベースの絶対アドレスは、24
ビツトのベースフイールド１１１６により第１１
ｅ図のＧセグメントデイスクリプタに規定され、
このフイールドの内容は16倍されて絶対アドレス
を得る。第１１ｆ図のＧセグメントデイスクリプ
タの２番目のワードはＧ表１２１２においてビツ
トポジシヨン３２乃至６３を占める。ビツト３２
乃至３９のRSUフイールド１１１７はソフトウ
エア用にリザーブされ、この場合のようにＧセグ
メントデイスクリプタとして使用される時一般に
無視される。MBZフイールド１１１８は０でな
ければならず、さもなくば違法のセグメント例外
が起る。MBZフイールド１１１８はビツト４０
乃至５１を占める為、小さなセグメントSIZEに
対するフイールドであるSIZEフイールド１１１
９をセツトする為、全てのＧセグメントは小さな
セグメントタイプでなければならない。セグメン
トSIZE１１１９は、そのセグメントにおいてバ
イト数値を規定する12ビツトの正の整数であり、
このセグメントの大きさは16の倍数であると考え
られる。従つて、Ｇセグメント１２１４に対する
セグメントの大きさは2¹⁶バイトを超える事がで
きない（小さなセグメント）。 再び第６図のシステムベース６００において、
BAR＋８およびBAR＋４の間に配置された９つ
のシステム例外セルワードがある。このシステム
例外セルワードEXCのフオーマツトは第１１ｇ
図に示される。システム例外が起る時セマフオア
は与えられたプロセスに対しメツセージを伝送す
る為に使用されるので、これらセマフオアに対す
るポインタはメモリーの９つのロケーシヨンに見
出されるが各ロケーシヨンはシステム例外セルと
呼ばれシステム例外操作のクラス毎に１つある。
MBZフイールド１１２０は２進数の０にセツト
されねばならず、さもなければシステムチエツク
が起る。各例外セル（EXC）はそれぞれシステ
ムネームGD１１２１と１１２２を含む。 システムベース６００のBAR＋４４に配置さ
れるチヤンネル例外セルは、前述のシステム例外
セルに似たフオーマツトを有し、チヤンネル例外
が起る時与えられたプロセスにメツセージを伝送
する為に使用されるセマフオアのシステムネーム
GDを含む。 内部プロセサキユーワードIPQWはBAR＋４８
から始まるように配置され、そのフオーマツトの
詳細は第１１ｈ図に示される。このIPQWワード
は、参照番号９０５および８０５で第９図に示さ
れるレデイ状態のプロセスのキユー（Ｑ／PR／
RDY）のヘツドを指示する。レデイ状態のプロ
セスキユー（Ｑ／PR／RDY）はレデイ状態にあ
る全てのプロセスをリンクする。これは、レデイ
状態のプロセスキユーの頂部を指示する事によ
り、IPQWワードのＱ／PR／RDYのHEADフイ
ールド１１２４（第１１ｈ図）により参照され
る。Ｑ／PR／RDYのHEADフイールド１１２４
は16ビツトの正の整数を含み、これはGOセグメ
ントと呼ばれるＧセグメント番号０のベースから
Ｑ／PR／RDYの最初のバイト迄の変位である。
もしこのＱ／PR／PDYビツトフイールドが０な
ら、レデイ状態のキユーは空であると考えられ
る。MBZフイールド１１２３は０でなければな
らず、さもなければシステムチエツクが起る。 システムベース６００のBAR＋５２におい
て、初期および現時の再トライカウントの記憶装
置が示され、そのフオーマツトは第１１ｉ図に詳
細に示される。NFSフイールド１１２５は非機
能的記憶フイールドであり、システムベースによ
り使用されない。初期再トライカウントフイール
ド１１２６と現時再トライカウントフイールド１
１２７は回数を制御し、自動命令再トライは、機
械的エラーが機械故障例外条件を形成させられる
以前に実行される。これらのフイールドはリセツ
ト再トライカウント（本文には示さず）により同
数丈ロードされる。 第１１ｊ図に示された実行プロセスワード
（RPW）はシステムベース６００のBAR＋５６に
記憶され、モノプロセサ構造の場合に優先順位を
もつた実行プロセスのネームを記憶するのに用い
られる。NFSフイールド１１２８と１１３１は
それぞれ非機能記憶フイールドで、どの装置にも
どんな目的にも使用できるが一般にシステムベー
スには使用されない。実行プロセスの優先順位は
PRIフイールド１１２９に記憶される。非同期ト
ラツプビツトはABフイールド１１３０に記憶さ
れるが、非同期トラツプリングはARNフイール
ド１１３２に記憶される。モノプロセサ構造の場
合の実行プロセスの論理的ネームJ.PはJ.Pフイー
ルド１１３３に記憶される。 第１１ｋ図に示される絶対値化表ポインタはシ
ステムベース６００のBAR＋６０に配置され、
初期システムロード（ISL）において使用されて
ISLプログラムの全ての絶対アドレスにBARの内
容を加える事により初期システムロード（ISL）
における絶対アドレスを初期設定する。この絶対
値化表ポインタ１１３５は絶対値化表（図示せ
ず）のロケーシヨンを規定する。この絶対値化表
サイズはATSZフイールド１１３４により示され
る。 第１１ｌ図に示されるCPU連続番号ワードは
BAR＋６４に配置された４バイトのワードで、
CPU連続番号フイールド１１３６においてCPU
の連続番号を含んでいる。 第１１ｍ図に示された主記憶装置上限ワードは
BAR＋６８に配置され、主記憶装置における最
後に利用可能なワードの絶対アドレスを与える事
により主記憶装置上限１１３９を示す。 BAR＋７２においては、初期システムロード
ISL機器チヤンネル番号（CN）１１４０とハー
ドウエア機器チヤンネル番号（CN）１１４１と
を与える為に、第１１ｎ図に示されるワードが配
置されている。 コンピユータシステムに用いられる機器のタイ
プとサブタイプはそれぞれフイールド１１４３と
１１４４においてハードウエア機器タイプワード
（第１１ｏ図）により示され、この場合RSUフイ
ールド１１４２はソフトウエアに対してリザーブ
されている。このワードはBAR＋７６における
システムベース内に見い出される。第１１ｐ図に
示された前述のフオーマツトと似たタイプのフオ
ーマツトを有する類似のワードは初期システムロ
ードに用いられた機器のタイプとサブタイプを含
む。このワードはBAR＋８０に配置される。 コンピユータの再起動ボタンを押すと、シミユ
レートＶ演算が１セマフオアについて実施され、
レデイ状態に入る。このセマフオアに対するポイ
ンタはシステムベース６００のBAR＋８４に見
出され、再起動セルワードと呼ばれ、第１１ｑ図
に示されたフオーマツトを有する。このフオーマ
ツトは前記のシステム例外セルと似ており、それ
ぞれＧフイールド１１４９とＤフイールド１１５
０におけるセマフオアのシステムネームG.Dを含
む。MBZフイールド１１４８は０でなければな
らない。 このコンピユータシステムに対して１つ以上の
プロセサがある場合は、マルチプロセサ拡張の為
のワードがシステムベース６００のBAR＋８８
に与えられる。このワードの詳細は第１１ｒ図に
示される。 システムベースとプロセス制御ブロツク使用例 第１２図において示されるのは、ユーザセグメ
ント、システムセグメント、又はレデイ状態プロ
セスキユー（Ｑ／PR／RDY）セグメントのアド
レス指定およびアクセスの為、どの様にしてシス
テムベースが、プロセス制御ブロツクと組合せて
使用できるかを示す一例である。主メモリー１２
００はハードウエア用途としてリザーブされた部
分１２０３を有する。境界アドレスレジスタ
BAR１２０２はシステムベース１２１５をハー
ドウエア用にリザーブされたメモリー１２０３の
一部から分離する。この境界アドレスレジスタ
BAR１２０２は、その内容をシステムベースで
所望される事項の４バイト単位の変位分に対して
加える事によりシステムベース１２１５における
事項をアドレス指定する為に使用される。次にこ
のアドレスは所望のシステムベースにおける事項
の最初のバイトを指示する。第１２図において
は、BAR１２０２はＪ表ワード（JTW）を指示
している。前述の如く、このＪ表ワードは、Ｊ表
１２０４を指示するポインタを有する。第５図に
示されたＪ番号をインデツクスする事により、Ｊ
表エントリ１２１６が得られる。Ｊ表エントリに
おいて、Ｐ表１２０５の絶対アドレスを指示する
Ｐ表ポインタがある。Ｐ表１２０５内のＰ番号
（第５図参照）をインデツクスする事により、プ
ロセス制御ブロツク１２０６の絶対アドレスが得
られる。プロセス制御ブロツクPCB１２０６に既
に示す如く、２つのアドレススペースワード
ASW０とASW１がある。ベースレジスタ１２０
１におけるセグメント表番号フイールドSTNの
上位ビツトはこれら２つのアドレススペースワー
ドの１つをアクセスする為に使用され、この事例
においては、ASW１はセグメント表ワード配列
STWA１２０８を指示するセグメント表ワード
配列STWAのポインタを有する。ベースレジス
タ１２０１のセグメント表番号STNと共に、８
つのセグメント表ワードの１つがSTWA１２０
８でアクセスされ、これが８つのセグメント表１
２１０の１つを指示する。ベースレジスタ１２０
１からのセグメント表エントリSTEは、次いで
あるセグメントデイスクリプタが配置されるセグ
メント表１２１０における256のエントリの１つ
を行う為に使用される。次に、このセグメントデ
イスクリプタはユーザーセグメント１２１１をア
クセスする為に使用される。（更に詳細は、本発
明の被譲渡人と同一人に譲渡され本文に参考の為
作用された。昭和51年２月10日特許の「セグメン
ト化されたアドレス生成」なる名称の米国特許第
3938096号を参照されたい） セマフオアの記憶に使用されるシステムセグメ
ント１２１４をアクセスする為、システムベース
１２１５においてＧ表ワードGTWが使用され
る。このＧ表ワードのアドレスは、システムベー
スにおけるＧ表ワードの変位分を境界アドレスレ
ジスタBAR１２０２（第６図）に加える事によ
り得られる。このＧ表ワードGTWはＧ表１２１
２を指示するＧ表ポインタを含む。システムに利
用可能なＧ番号を使用し、Ｇ表内でインデツクス
する事により、システムセグメント１２１４をア
ドレス指定する為に使用されるＧセグメントデイ
スクリプタがアクセスされる。 同様に、Ｑ／PR／RDYセグメント１２１３を
指示する内部プロセスキユーワードIPQWを配置
する事により、レデイ状態プロセスキユー（Ｑ／
PR／RDY）をアクセスする為に、システムベー
ス１２１５が使用される。 Ｇ 制御ユニツト 第１３ａ〜１３ｃ図において制御ユニツトの詳
細が示されている。この制御ユニツトは、中央処
理装置（CPU）から切離されて示されている
が、実際にはCPUの一部であり、制御記憶ユニ
ツトCSU１３０１と、制御記憶インターフエー
タアダプタCIA１３０２とは付属サブユニツト
と、制御記憶ローダCSL１３０３と、制御及びロ
ードユニツトCLU１３０４とからなる。 制御記憶ユニツトCSU１３０１は、制御及び
ロードユニツトCLU１３０４と制御記憶インタ
ーフエイスアダプタCIA１３０２を介して制御記
憶ローダCSL１３０３からマイクロ命令を受取
る。通常の演算条件下では、マイクロプログラム
は、システム初期設定の間に外部ソースからロー
ドされて計算機の恒久的な制御機能となる。然し
ながら、制御記憶ユニツトCSU１３０１は、多
様な中央処理装置CPU１０４の演算モードを行
う様に再ロードされ初期設定される能力がある。
CPUの下記の演算モードがCSU１３０１の制御
下で利用可能である。即ち、(a)ネーテイブモー
ド、(b)エミレーシヨンモード、(c)ネーテイブ兼エ
ミユレーシヨンモード、(d)診断モードである。こ
の能力は、CSUにあるマイクロ命令が他の全て
のCPU機能ユニツトの演算の制御に使用される
マイクロ命令のソースである為に可能となる。前
記のCPU機能ユニツトとは、エミユレーシヨン
ユニツト１３１６、算術論理ユニツトALU１３
１７、命令取出しユニツトIFU１３１８、アドレ
ス制御ユニツトACU１３１９およびデータマネ
ージメントユニツトDMU１３２１である。又中
央処理装置CPU１０４内に知られているもの
は、前述の汎用レジスタ１３０７と、ベースレジ
スタ１３０８と、科学データ用レジスタ１３０９
と、Ｔレジスタ１３１０と、状態レジスタ１３１
１と、命令カウンタIC１３１２と、ハードウエ
ア制御マスクレジスタ１３１３である。 一般に、制御記憶ユニツトCSU１３０１は、
9Kのバイポーラ集積回路で、読出し／書込みラ
ンダムアクセス記憶装置（RAM）と混成された
プログラム可能読出し専用メモリ（PROM）であ
る。これは特に150ナノ秒の読出しサイクルと450
ナノ秒の書込みサイクルとを有する。制御記憶装
置の各ロケーシヨンは１つの84ビツトマイクロ命
令ワード（以下に更に詳細に記述）を記憶し、各
マイクロ命令ワードは１つのCPUサイクルを制
御する。制御記憶ユニツトCSU１３０１の制御
記憶装置の各ロケーシヨンが読出されると、その
内容はマイクロ演算デコーダにより復号され、こ
のデコーダは、各々がCPU内で生じる特殊な演
算（以下に詳細に記述）を惹起するマイクロ演算
制御信号を与える。 各マイクロ命令ワード内にロケーシヨンを分類
する（以下詳細に記述）事により、特定のCPU
演算即ち命令を実施できる制御記憶のシーーケン
スが得られる。各命令がCPUにより起動される
と、OPコード内のあるビツトが制御記憶起動シ
ーケンスの決定に使用される。命令デコード機能
によりセツト又はリセツトされるあるフリツプフ
ロツプ（図示せず）のテストにより、制御記憶メ
モリーが必要に応じて更に特定のシーケンスにブ
ランチされる。 制御記憶インターフエイスアダプタCIA１３０
２は、制御記憶ユニツト１３０１、データマネー
ジメントユニツトDMU１３２１、および第１３
ｂ図の制御記憶メモリー１３３３の演算を指示す
る為の算術論理ユニツトALU１３１７と通信す
る。このCIA１３０２は、制御記憶アドレス修
飾、テスト、エラー検査、およびハードウエアア
ドレス生成の為のロジツクを含む。ハードウエア
アドレス生成は、一般にエラーシーケンスの起動
アドレスの生成と、初期設定シーケンスの為に使
用される。 データマネージメントユニツトDMU１３２１
はCPU１０４と、第１図に示す主メモリーおよ
び（又は）バツフア記憶装置メモリーとの間のイ
ンターフエイスを提供する。どのユニツトが他の
ユニツトにより必要な情報を有しているかを認識
し適正な時点にこの情報をCPUレジスタにスト
ローブ（strobe）する事がこのデータマネージメ
ントユニツトの責務である。又このデータマネー
ジメントユニツトDMUは部分書込み操作の間マ
スキングを行う。 命令取出しユニツトIFU１３１８は、DMU１
３２１、ACU１３１９、ALU１３１７および
CSU１３０１とインターフエイスして、CPUに
命令を与え続ける様応答可能である。命令取出し
ユニツトは、現在の命令の完了以前にそのレジス
タにおいて次の命令を利用可能な状態に維持す
る。この能力を与える為、命令取出しユニツト
IFU１３１８は、通常１つ以上の命令を含む12バ
イトの命令レジスタ（図示せず）を含む。更に、
CSUの制御下にあるIFUは、命令が実際に必要と
される以前に主メモリーに情報（命令）を要求し
て、その12バイトの命令レジスタを常に更新状態
に維持している。命令はこの様に通常使用されな
いメモリーサイクルにより予め取出される。又こ
の命令取出しユニツトは各命令を復号して他のユ
ニツトの命令の長さおよびフオーマツトを通知す
る。 アドレス制御ユニツトACU１３１９はCIAを
介してIFU，ALU，DMU，およびCSUと通信す
る。ACU１３１９はCPU内の全てのアドレス生
成を受持つている。ACU内外の伝送を含め全て
のACUの動作はCSUのマイクロ演算および当ユ
ニツト内のロジツクにより指示される。ACUの
通常のサイクル動作は、命令タイプよりも命令中
のアドレスのタイプに依存する。アドレスのタイ
プ次第で、ACUはある命令中の各アドレスに対
して異なる操作を行う。又このACUは、８つの
最後に使用したメモリーセグメントのベースアド
レスを、それらのセグメント番号と共に記憶する
連想メモリー１３１９ａを含む。メモリー要求が
なされる都度、このセグメント番号は連想メモリ
ーの内容に対して検査され、セグメントのベース
アドレスが既に生成され記憶されたかを決定す
る。もしベースアドレスが連想メモリー１３１９
ａに含まれる場合は、このアドレスは絶対アドレ
ス生成に使用され、かなりの時間が節減さされ
る。もしベースアドレスが連想メモリー１３１９
ａ内に含まれていない場合は主メモリー表をアク
セスして生成される。然しながら、このセグメン
トのベースアドレスが生成された後は、将来の参
照操作の為そのセグメント番号と共に連想メモリ
ー内に記憶される。 ACU，IFU，DMU，およびCSUとインターフ
エイスしているのは算術論理ユニツトALU１３
１７である。その基本的な機能は、CPUに必要
な算術的演算とデータ操作の実施にある。この算
術論理ユニツトの動作は、完全に制御記憶ユニツ
トCSU１３０１からのマイクロ演算制御信号に
依存する。 ALU１３１７とCSU１３０１とに関連してい
るのはスクラツチパツドメモリーユニツトLSU
１３１５（時には又局部記憶ユニツトとも呼ばれ
る）である。これは、一般には256ロケーシヨン
（１ロケーシヨン当り32ビツト）のソリツドステ
ートメモリーと、そのメモリーに対する選択読出
し／書込みロジツクからなつている。このスクラ
ツチパツドメモリー１３１５は、CPUの制御情
報と保全度情報を記憶する為に使用される。更に
スクラツチパツドメモリー１３１５は作業ロケー
シヨンを含み、これは主としてデータ操作の間オ
ペランドと部分的結果の一時的な記憶の為に使用
される。又、ALU１３１７と関連しているの
は、特にコンピユータシステムの各状態を記憶す
る為の64のフリツプフロツプからなる補助メモリ
ー１３１７ａである。 又、CPUはクロツクユニツト１３２０を有
し、１基に対し２つのクロツクシステムとなつて
いる。即ち、第１のクロツクシステムは制御イン
ターフエースアダプタCIA１３０２のタイミング
を与え第２のクロツクシステムは中央処理装置内
の機能ユニツトの動作の為のタイミングパルスを
発生する。 次に第１３ｃ図において、制御記憶ワード１３
２５のフオーマツトが示される。この制御記憶ワ
ードは84ビツトの幅を有し６つの主なフイールド
に分割されている。即ち、 ａ シーケンスタイプフイールド１３２６（３ビ
ツト）、 ｂ ブランチおよび（又は）マイクロ演算１３２
７（23ビツト）、 ｃ 定数生成および指示１３２８（14ビツト）、 ｄ バスへのデータ１３２９（ビツト）、 ｅ マイクロ演算１３３０（32ビツト）、 ｆ チエツキング１３３１（４ビツト）。 制御記憶ワード１３２５の３ビツトのＥフイー
ルドは、シーケンス制御フイールドとして使用さ
れる。本コンピユータシステムにおいては７つの
異なるシーケンスタイプと１つのリザーブされた
タイプがある。第１３ｂ図のブロツク１３３５に
おいて、Ｅフイールドが２進数の０，１又は２に
等しい時、マイクロ命令１３２５のブランチフイ
ールドＡ，Ｂ，Ｃ，Ｄ，およびＬは次のアドレス
の生成に使用される。KSレジスタ１３３７の最
初の６ビツトはＢフイールド、Ｃテスト結果、Ｄ
テスト結果およびＬフイールドと共に使用され
て、次のマイクロ命令の次のアドレスを与え、前
記マイクロ命令は次のアドレスレジスタKS１３
３７に格納される。Ｅフイールドが２進数の４
（ブロツク１３３５参照）にセツトされる時、次
の選択されたアドレスが割込みリターンレジスタ
KA１３３９から取出される。KAレジスタに記
憶されたアドレスは、ハードウエアの割込みが生
じる時次のアドレス生成により生成されたもので
ある。Ｅフイールドが２進数の５にセツトされた
時は、ブランチ操作が用いられてマイクロプログ
ラサブルーチンからのサブリターンが設定され
る。ブランチ操作が用いられると、リターンレジ
スタKR１３４６の内容は次の制御記憶アドレス
として使用される。このリターンレジスタ１３４
６は制御記憶コマンドを出す事によりロードさ
れ、このコマンドは、インクリメンタ１３３８か
らKRレジスタ１３４６に対し、KSレジスタ１３
３７の現在の制御記憶アドレス＋１をロードす
る。１レベルの入れ子形サブルーチン能力は、
KTリターンブランチレジスタ１３４７を介して
与えられる。KRレジスタ１３４６がロードされ
る都度、KRレジスタの元の内容は、KTレジス
タ１３４７に転送されマイクロプログラムリター
ンが呼出される度にKTレジスタの内容はKRレ
ジスタに転送される。第３のレベルの入れ子形サ
ブルーチン能力はKUレジスタ１３４８により与
えられ、第４レベル入れ子形サブルーチン能力は
KVリターンブランチレジスタ１３４９により与
えられる。制御記憶ワードのＥフイールドが２進
数の６にセツトされた時は、次のアドレス指定さ
れた制御記憶ワードは、インクリメンタ１３３８
におけるKSレジスタ１３３７の現在のアドレス
＋１に等しい。このＥフイールドが２進数の７に
セツトされる時は、CSU１３０１は診断モード
に入り、次のアドレスは現在のアドレス＋１とな
ろう。 前に記述されたブロツク１３３５に示した次の
制御記憶アドレスへのブランチ操作のシーケンス
制御に加え、第１３ｂ図のブロツク１３３６に示
されるハードウエアが生成するシーケンス制御が
ある。（注意：ブロツク１３３５と１３３６は実
際にハードウエアのレジスタで、マイクロ命令ワ
ードが有する形態とは異なる様に示されている）
このハードウエアが生成するブランチ操作はオー
バライド条件（エラー、初期設定、制御記憶走査
等）であり、この為Ｅフイールドを制御して固定
アドレスを制御記憶アドレスレジスタKS１３３
７に強制的に送らせる。このブランチ操作は１ク
ロツク期間丈割込み線（図示せず）をハイとして
Ｅフイールド制御下に生成された筈のアドレスを
KA割込みリターンレジスタ１３３９に記憶させ
る事により行われる。ハードウエア生成アドレス
は制御記憶アドレスレジスタに格納される。ある
ハードウエア／フアームウエア生成による割込み
操作は、そのクラスにおける別の割込みが割込み
条件が満される迄実行できない様に阻止する割込
み阻止用フリツプフロツプ（図示せず）より優先
順位を有する。フアームウエアマイクロ演算は、
フアームウエアの制御下にあるこられのシーケン
スに対し割込み阻止フリツプフロツプのリセツト
を制御する為に存在する。このハードウエア制御
下のシーケンスは、自動的にそのシーケンスの終
りで阻止用フリツプフロツプのリセツトを行う。
優先順にリストされた下記の条件はこのカテゴリ
ーに入る。即ち、(a)制御記憶ロード、(b)制御記憶
アドレス走査、(c)ハードウエアエラー、(d)ソフト
ウエアエラー。残るハードウエア条件は割込み防
止フリツプフロツプをセツトせず、生成された時
生じる様に直ちに作用させられる。以下の諸条件
は優先順に示されてこのカテゴリーに入る。 (a) 初期設定 (b) ソフトのクイア (c) 保全パネルのエントリ (d) 保全チヤンネルのエントリ (e) ハードウエアによる終了 初期設定信号は、２進数の０をアドレス指定
し、ハードウエアリセツト可能エラーをクリア
し、ハードウエア制御下の制御記憶走査シーケン
スが続く制御記憶ロード演算を実行する様ブラン
チをCSU１３０１に行わせる。又これはシステ
ムの初期設定を実施する。ソフトクリア信号は、
２進数の０をアドレス指定し、ハードウエアリセ
ツト可能エラーをクリアし、割込み防止フリツプ
フロツプをリセツトする様CSU１３０１をブラ
ンチさせる。保全パネルエントリ信号は、保全パ
ネル（図示せず）のCSUアドレススイツチにお
けるアドレスリセツトの為CSUをブランチさせ
る。 保全チヤンネルエントリ信号は、保全チヤンネ
ル（図示せず）を介して生成されたアドレスに
CSUをブランチさせる。このロードされたアド
レスは保全バスQMB１３４４からで、これは保
全チヤンネルの一部であり右寄せされている。ハ
ードウエアによる終了信号は、２進数アドレス２
にCSUをブランチさせる。このシーケンスは保
全手段として使用される。このシーケンスの終り
にはＥフイールドを２進数の４にセツトしたＥフ
イールドブランチを行う事によりリターンが初期
設定される。 制御記憶ロード信号は２進数０のアドレスに
CSUをブランチさせる。これも又CSUのレデイ
サイクルフリツプフロツプ（図示せず）とシステ
ムクロツク１３２０をOFFとし、CSUをロード
状態にする。このロード状態においては、CSU
は制御記憶ローダCSL１３０３，IOC１３０５、
主メモリー１０２、又は保守パネル１３５５から
ロードできる。CSLからロードされる時は自動的
な走査がロード操作の終期に生じる。ロード操作
が他のどんな手段による時も、走査はマイクロ演
算信号の生成によつても、保全パネルの走査スイ
ツチの設定によつても発生できる。制御記憶装置
走査信号はCSUを２進数の０のアドレスにブラ
ンチさせる。制御記憶装置走査はシーケンスの存
在中ハードウエア制御下にある。走査の間システ
ムクロツク１３２０はOFFとなり従つてコマン
ド即ちテストは実行されない。走査シーケンスの
終りにハードウエアは割込みリターンレジスタ
KAの内容をアドレスレジスタKSに転送し、シス
テムクロツクはONとなり、制御はフアームウエ
アにリターンされる。 ハードウエアエラー信号はCSUを２進数の４
のアドレスにブランチさせる。通常の処理モード
においては、どのCPUの機能ユニツトに検出さ
れたハードウエアエラーもハードウエアエラー回
線（図示せず）を動作させる。生成された制御記
憶装置のシーケンスはシステム条件をテストして
行うべき作用を決める。診断モードにおいては、
ハードウエア検出可能なエラー条件はマイクロ診
断操作から発見される。このマイクロ診断操作は
行うべき作用を制御する。一方、ソフトウエアエ
ラー信号は制御記憶装置を２進数の１のアドレス
にブランチさせる。このアドレスはマイクロプロ
グラムの制御下にあるソフトウエアエラー報告シ
ーケンスの開始である。 再び第１３ｃ図において、Ｅフイールド１３２
６は前述の如くブランチコード用の３ビツトのフ
イールドである。ブランチおよび（又は）マイク
ロ演算フイールド１３２７はＡ，Ｂ，Ｃ，Ｄおよ
びＬフイールド（第１３ｂ図のブロツク１３３５
に示す）からなり、この場合Ａフイールドは次の
アドレスの上位６ビツト、Ｂフイールドは64ブラ
ンチにおけるマスクフイールドの次のアドレスの
中間４ビツト、Ｃフイールドは64テストの１つに
対する６ビツトテストフイールド、Ｄフイールド
は64テストの１つに対する別の６ビツトテストフ
イールド、およびＬフイールドは最下位ビツトで
ある。Ｋフイールド１３２８は14ビツトのフイー
ルドで、その内６ビツトは定数フイールド、４ビ
ツトは定数又は操作フイールド、および４ビツト
は定数に対する操作フイールドである。バスへの
データフイールド１３２９は、QMBバス１３４
４のQA部への情報を制御する為の４ビツトを有
するQAフイールドと、QMBバス１３４４のQB
部への情報を制御する４ビツトを有するQBフイ
ールドからなる。Ｆフイールド１３３０は32ビツ
トのフイールドで、マイクロ演算サブコマンドを
形成する様コード化される。Ｐフイールド１３３
１は検査用にリザーブされた４ビツトからなる。 作用において、マイクロ命令ワードは制御記憶
装置配列１３３３に記憶される。演算サイクルの
間、制御記憶装置配列はKSアドレスレジスタ１
３３７の内容によりアドレス指定される。これ
は、アドレス指定されるロケーシヨンの内容を読
出しラツチのグループ１３５７に読出させる。読
出しラツチのワード内容の各部はCPUの各機能
ユニツト内の記憶レジスタに分散即ち転送され
る。各機能ユニツトは、システムクロツクソース
の制御下の制御記憶装置ワードにより規定される
所定のサブコマンドを生成する為の復号論理回路
を含む。一般に、復号はその時間も最も短縮し復
号が中央部で行われる場合のコマンド信号も伝送
するのに必要なケーブル数を減少する為、中央部
で行うよりもCPUの各機能ユニツトで実施され
る。更に、復号はケーブル遅延の差から生じるタ
イミング問題を避ける為にも各ユニツト内で行わ
れる。更に、各ユニツトを用いてサブコマンドを
復号する事によりサブコマンド信号の生成に必要
な機能ユニツト内に存在するある条件を表わすこ
れらの信号をCIAユニツト１３０２にリターンす
る必要はない。典型的なデコーダユニツト１３５
９は、マイクロ命令ワードから各種のフイールド
を受取りマイクロ演算信号ａ，ｂ，ｃ，ｄ……
ｑ，ｒを生成する事が第１３ｂ図に示される。マ
イクロ命令デコーダ１３５９はマイクロ命令ワー
ドからコマンドを受取る。マイクロ命令ワードか
らのフイールドは復号され、複数の回線ｓ，ｔ，
ｕ……ｙ，ｚの１つをセツトする。マトリツクス
は、ｓ−ｚ回線とポイントα，β，γ……ψ，ω
で接続された予め定めた制御回線インピーダンス
を持たせる事により形成される。次に、マイクロ
命令からのフイールドが復号される時、回線ｓ−
ｚの１つがハイとなる。ギリシヤ文字α……ωに
よりマトリツクスに示される濃い点は２組の回線
間を結ぶインピーダンスを表わす為、どの水平方
向回線に伝播する電気信号も接続されて、インピ
ーダンス接続（点）が示される垂直方向の線ａ−
ｒに沿つて伝わる。次に、各垂直方向線ａ−ｒ
は、ANDゲート１３６０〜１３６５の各々への
１つの入力として接続される。中央部のタイミン
グユニツトからの調時信号tsを含む他の入力信号
も又ANDゲート１３６０〜１３６５に接続され
る。従つて、各調時信号tsがハイになると、他の
入力信号がハイとなる全てのゲートは駆動され、
マイクロ命令信号をCPUの予め定めた機能ユニ
ツトに与える。例えば、もし読出しラツチ１３５
７からコマンド１３４１が復号され、水平方向線
Ｓがハイであると、ａ，ｂ，ｃおよびｑの垂直方
向の制御線がハイとなり、ANDゲート１３６
０，１３６１，１３６２および１３６４は、ts調
時信号がこれらのゲートに順次与えられるにつれ
て駆動される。こうして、垂直方向の制御線がギ
リシヤ文字α乃至ωにより示された異なる点で水
平方向の制御線に接続される組合せは、マイクロ
命令信号を、制御記憶装置列１３３３から与えら
れるマイクロ命令により中央処理ユニツト内で各
機能ユニツトの制御の為に中央処理装置CPUに
供給する為の恒久的切換マトリツクスを表わす。
このように、切換特性を有する恒久的フアームウ
エアは、コンピユータシステムの能力として必要
なマイクロ演算のシーケンスを単に規定する事に
より本発明の計算機内で構成できる。 通常の条件下では、データは、局部レジスタ
yo１３４３としても知られるCPU書込みデータ
レジスタを介して制御記憶装置列１３３３に書込
まれる。制御フリツプフロツプ（図示せず）は、
記憶装置配列の上半部又は下半部のどちらが書込
まれるかを規定する。制御兼ロードユニツト
CLU１３０４からのデータは、保全バスQMB１
３４４を介してCIA／CSUに到達し、制御記憶装
置配列１３３３への書込み以前に記憶装置局部レ
ジスタyo１３４３によりバツフアされる。この
記憶装置局部レジスタ１３４３は、読出しと書込
み局部レジスタの両方に時分割される。マルチプ
レクサKQM１３４５は、保全パネル１３５５又
はマイクロ診断プログラムの何れかにより制御さ
れ、各レジスタから接続された読出し経路を提供
する。比較レジスタKP１３５０は非機能用途に
設けられ、保全目的の為に使用され又比較ロジツ
ク１３５２と復号ロジツク１３５１と共に用いら
れる。 Ｈ プロセス制御の為のデイスパツチヤフアーム
ウエア このデイスパツチヤはフアームウエア／ハード
ウエアユニツトで、その主な目的は、プロセスの
種々のキユーの管理、各プロセス間の切換えであ
り、プロセスのキユーと、プロセス制御ブロツク
PCBと、システムベース内の実行プロセスと、新
しいプロセスのレジスタの更新を含む。又、この
デイスパツチヤは、セマフオアにおいてプロセス
を実際に待機する（IOC又は例外ハンドラに対す
るＶ操作、シミユレートＶ操作の後）プロセスへ
メツセージを伝送する。又、これは、プロセスが
そのメツセージを伝送する為自由リンクセマフオ
アを待機する時、メツセージリンクを解放するＰ
操作の後セマフオアにメツセージをキユー化す
る。 このデイスパッチヤは更に、ネーテイブモード
におけるプロセス実行の「ロールイン」の後、又
はもし現在のプロセスがネーテイブモードで実行
中であれば「コンテスト」の後、ネーテイブモー
ドの命令フアームウエアに呼出しを行う。又これ
は以下の態様でデコール拡張フアームウエアで呼
出しを行う。即ち、 (a) 前記デコール拡張におけるプロセス実行のロ
ールアウトの間の一時的呼出し、 (b) 前記デコール拡張におけるプロセス実行のロ
ールインの間の一時的呼出し (c) 前記デコール拡張におけるプロセス実行のロ
ールインの終端における限定的呼出し、および (d) もし現在のプロセスが前記デコール拡張にお
いて実行状態を維持する場合はコンテストの後
の限定的呼出しである。 更に、デスパツチヤは、実行中のプロセスが存
在しない時当システムを休止ループに位置させ
る。 以下の如きデイスパツチヤに対する出入りの方
法がいくつかある。即ち、 (1) 初期設定手続（SIP）は、最終ステツプの如
きエントリを与える（本文に記名された譲受人
と同一人に譲渡された「システム初期設手続」
なる名称の昭和49年12月２日出願の米国特許出
願第528814号参照） (2) 起動および中断命令はデイスパツチヤへのエ
ントリを行う。起動命令はプロセスの起動、中
断命令はプロセスを停止させる。（「起動および
中断命令」なる名称の昭和49年12月２日出願の
米国特許出願第529253号参照） (3) ＰおよびＶ操作はデイスパツチヤへのエント
リを行う。Ｐ操作はセマフオアからのメツセー
ジを取上げ、メツセージがなければプロセスは
待機状態に入る。（「セマフオアにおけるＰおよ
びＶ操作」なる名称の昭和48年２月15日特許の
米国特許第4374409号参照） 次に、簡単に説明すれば、このデイスパッチヤ
は、各プロセスを管理し、従つてどのプロセスが
実行されるかを決定し次いで現在実行中のプロセ
スをロールアウト（即ち、ハードウエアレジス
タ、スクラツチパツドメモリー等に含まれる現在
実行中のプロセスに関する全情報をPCBに書込
む）し、新しいプロセスをロールイン（即ち、新
しいプロセスを実行するのに必要な全情報を各種
のハードウエアレジスタ、スクラツチパツドメモ
リー等にPCBから書込む）する等の適当な操作を
行う事によりプロセス制御ブロツクPCBを管理す
る主要な機構である。 デイスパツチヤにより実施されるフアームウエ
アにおける（即ち、制御ユニツトにおける）演算
の表示はフローチヤート第１４ａ〜１４ｉ図に示
される。例えば、第１４ａ図のブロツク１４０２
はデイスパツチヤにより実施される演算の表示で
あり、この場合マイクロプログラムワードは制御
記憶ユニツトにより伝送され、デコーダ１３５９
による信号と同時に適当な一連のマイクロ演算信
号１３６０，１３６１等を介してCPUの適用部
分を制御して記憶サブシステム１０２のシステム
ベースからIPQWを検索し、かつこれをスクラツ
チパツドメモリー１３１５に転送する。同時に、
デイスパツチヤは、システムベースのＧ表ワード
GTWにより指示されたセグメントデイスクリプ
タのＧ表からGOセグメントデイスクリプタ（第
１２図）を取出す（１４０４）。IPQWワードの
ビツト１６〜３１は16ビツトの正の整数を含み、
この整数はGOセグメントと呼ばれるＧセグメン
ト番号０のベースからレデイ状態のプロセスキユ
ーＱ／PR／RDYのヘツド（最初のバイト）への
変位である。もしIPQWワードのビツト１６〜３
１が０である場合（１４０３）、レデイ状態キユ
ーは空であると考えられる。もしレデイ状態キユ
ーが空である場合は、Ｑ／PR／RDYで現在待機
中のプロセスがなく、レデイ状態キユーは存在し
ない。判断ブロツク１４０５で判断されるべき次
の質問は、空表示インデイケータがセツトされて
いるかどうかを決定する事によりプロセスが現在
計算機内で実行されているかどうかについて決定
することである。もし空表示インデイケータがセ
ツトされていれば（即ち、現在実行中のプロセス
がない）、プロセサを使用する為待機中のレデイ
状態キユーにプロセスがない事は既に決定されて
いるから、計算機は休止状態に入る（１４０
６）。然しながら、もし現在実行中のプロセスが
計算機にある場合であつて、計算機の使用に対す
る待機中のプロセスが存在しなければ、現在のプ
ロセスはその次の命令をアクセスする（１４０
７）。 再び第１４ａ図のフローチヤートの判断ブロツ
ク１４０３において、もしIPQWのポインタ領域
において正の整数がある場合は、GOセグメント
のIPQWワードにより指示されたレデイ状態キユ
ーのヘツドはスクラツチパツドメモリーに取出さ
れる。（注：反復を避け、明確にする為、制御ユ
ニツトとCPUと関連するデイスパツチヤの中間
的機能については省略する。然し、事例により既
に記述した如き中間的諸機能については典型例に
より示すものとする。）これ迄の処、本文ではレ
デイ状態のキユーで待機中のプロセスがあるもの
と決めていた。次の操作が始められる前に、中央
処理装置内で現在実行中のプロセスがあるかどう
かの決定が必要である。フローチヤートの判断ブ
ロツク１４１０においてこれが決定され、もし中
央処理装置に現在実行中のプロセスがない（即
ち、CJPがない）場合、レデイ状態のキユーのヘ
ツドが実行される（１４１２）。然し中央処理装
置でプロセスが実行中であると、デイスパツチヤ
は現在実行中のプロセスとレデイ状態のキユーの
ヘツドのいずれが優先順位を有するかを決定しな
ければならない。 従つて、システムベースPCB４００の実行プロ
セスワードに配置される現行プロセス（CJP）の
優先バイトが取出される（１４１３）。次に現行
プロセスCJPが、レデイ状態キユーのヘツドで待
機中の新らしいプロセスNJPよりも低い優先順位
であるかどうかについて決定がなされる（判断ブ
ロツク１４１４参照）。もしCIPがNJPより低い
優先順位でない場合は、CIPは中央処理装置の制
御下の状態に維持され、コンテストインデイケー
タがリセツトされる（１４１５ａ）。（このコンテ
ストインデイケータは、CJPのために実行され従
つて競合の可能性が生じる最後の命令の開始後１
つ以上の新らしいプロセスがレデイ状態キユーに
置かれた時（この条件下では、コンテストインデ
イケータは２進数の１にセツトされる。）を除き
常に０にセツトされる。現行プロセスCJPが継続
させられるが、これ以上の命令を実行させられる
以前に、CJPがデコール拡張モードで実行されて
いるかどうか決定がなされる（１４１５）。もし
CJPがデコール拡張モードに実行されている場合
は、次の命令はエミユレーシヨンモード（即ち、
デコール拡張）で実行され（１４１９ａ）、もし
CJPがデコール拡張モードで実行されていない場
合は、次の命令はネーテイブモードで実行される
（１４１９ｂ）。再び判断ブロツク１４１４におい
ても、もしレデイ状態のキユーのヘツドのNJPが
CJPよりも高い優先順位を有する（即ち、その優
先順位番号はCJPの優先順位番号よりも小さい）
場合は、現在実行中のプロセスCJPは計算機から
「ローアウト」され、新らしいプロセスNJPが計
算機に「ロールイン」される。従つて、フアーム
ウエア優先サブルーチンPRIQ１４１８は現行プ
ロセスCJPのキユー化操作をLIFO順位により、
およびフアームウエアサブルーチンRLLO１４１
９の指令下の最初の「ローアウト」CJPによる優
先順位番号によりレデイ状態のキユーに指向させ
る。このRLLOサブルーチンは、汎用レジスタ、
ベースレジスタ、科学データ用レジスタ、Ｔレジ
スタ、状態レジスタおよび命令カウンタに記憶さ
れるCJPの情報の書込みを、主メモリーにおける
プロセス制御ブロツクPCBの適当な記憶領域に返
戻させて、RUAの更新を生じさせる。更に、
PCB４００におけるプロセス主ワード０
（PMWO）のDEXT番号が更新される。（１４２
０） ここで、新らしいプロセスNJPが「ロールイ
ン」される用意ができる。境界アドレスレジスタ
BARが取出され（１４４２）、実行プロセスワー
ドRPWがシステムベースのアドレスBAR＋５６
から取出される（ブロツク１４２３参照）。この
新しいプロセスNJPのネームは次に実行プロセス
ワードRPWへ書込まれ、新らしいプロセスNJP
のネームがＱ／PR／RDYのプロセスリンクPL内
に書込まれている為、プロセスリンクPL内のネ
ームは従つてRPWブロツクに置かれる（１４２
４）。従つて、レデイ状態のキユーからのNJPは
この時CJPとなり、中央処理装置を制御する状態
になり、従つてもはやＱ／PR／RDYに待機せ
ず、そのネームをＱ／PR／RDYのプロセスリン
クPLから取去る事によりキユーから除かれねば
ならない（１４２５）。これが行われると、レデ
イ状態のプロセスＱ／PR／RDYのキユーはフア
ームウエアサブルーチンUQLK、１４２５ａによ
り更新される。従つて、計算機から取出された許
りのプロセスのJP番号は、もはや計算機の制御
下になく待機状態にならねばならない為、Ｑ／
PR／RDYのプロセスリンクに置かれる（１４２
６）。この時点において、新らしいプロセスに対
し中央処理装置のこの制御を与える為の変形操作
およびレデイ状態のキユーに元のプロセスを位置
する操作が実施され、中央処理装置の制御下にプ
ロセス（新らしいCJP）がある為、空表示インデ
イケータは０にセツトされる（１４２７）。一方
もし中央処理装置の制御下のCJPがなければ、空
表示インデイケータは１にセツトされる事にな
る。この時点において、前記中央処理装置の割当
て操作が完了し、新らしいプロセスは中央処理装
置に入るが、元のプロセスはレデイ状態キユーに
置かれる。然し、新らしいプロセスは第１３ａ図
の中央処理装置１３０６のハードウエア例えば汎
用レジスタ１３０７、ベースレジスタ１３０８、
科学データ用レジスタ１３０９、Ｔレジスタ１３
１０、状態レジスタ１３１１、および命令カウン
タ１３１２に対して末だ実行の用意ができておら
ず、これらは新らしいプロセスのプロセス制御ブ
ロツクからの制御情報を供給されなければならな
い。 従つて、フアームウエアのサブルーチン１４３
０はCPUを制御し、最初にPCB（第４図）から
スクラツチパツドメモリ１３１５に向けてPMW
３を取出し、次にPMW０を取出す。PMW０の
MBZフイールドは検査され（１４３３）、もしこ
れが２進数の０でなければ違法のPCB例外が起
る。然し、もしPMW０のMBZフイールドが零で
あればPMW１が取出される（１４１３）。再び
PMW１のMBZフイールドがテストされてこれが
２進数の０であるかどうかを決める。もし０でな
ければ違法PCB例外が起るが、もし０であればデ
イスパツチヤはＣに進む。 従つて、アドレススペースワード０
（ASWO）はPCBの適当なスペースから取出さ
れ、セグメント表ワードの大きさSTWSZはテス
トされて７よりも小であるかどうかを決める。も
しこれが７より大きければ、違法PCB例外が起
り、もしこれが７より小か等しい場合はASW１
はPCBから取出され（ブロツク１４３８）、その
STWSZフイールドがテストされて８より小か等
しいかを決める（１４３９）。もしこのフイール
ドが８より大である場合、違法のPCB例外が起る
が、もしそのSTWSZフイールドが８と等しいか
これより小であれば例外ワードEXWは取出され
（１４４０）、そのMBZフイールドがテストされ
て０と等しいかどうかが決まる。もしそのMBZ
フイールドが０に等しくなければ、違法のPCN
例外が起るが、もし０に等しければスタツクワー
ドSKTが取出され（１４４２）、そのMBZフイー
ルドがテストされ（１１４３）０に等しいかどう
かが決まる。もしMBZフイールドが０に等しく
なければ違法のPCB例外が生じるが、もし０に等
しければ命令カウンターワードICWがPCBから
取出されて命令カウンタICに置かれ（１４４
４）、そのTAGフイールドがテストされて０に等
しいかどうかが決まる（１４４５）。もしTAGフ
イールドが０に等くなければ、違法のPCB例外が
生じる。然し、もしTAGフイールドが０に等し
ければ、MBZワードが取出され（１４４６）、そ
のMBZフイールド（ビツト０〜３１）がテスト
されて０に等しくないかどうかを決める（１４４
７）。もしこれが０に等しくなければ違法のPCB
例外が生じるが、もし０に等しければ、スタツク
ベースワード０，１，２（SBW０，１，２）が
取出される（１４４８）。PCBのベースレジスタ
保管領域の８ベースレジスタの内容が次に取出さ
れ、機械のベースレジスタ１３０８に記憶される
（１４４９）。次に、PCBの汎用レジスタ保管領域
からの16汎用レジスタの内容が取出され機械の汎
用レジスタ１３０７に記憶される（１４５０）。
然しながら、科学データレジスタの内容の取出し
以前に、プロセス主ワード０（PMW０）の能力
バイトについて検査が行われて科学計算モードが
使用されるかどうかを決める（１４５１）。もし
科学計算モードが使用されている場合は、PCBの
科学計算レジスタ保管領域からの科学計算レジス
タの内容が取出されて記憶される（１４５２）。
次に、フアームウエアが進行してPMW０の能力
バイトの検査を行いアカウントモードが使用され
ているかどうかを決める（１４５３）。もしアカ
ウントモードが使用されている場合（即ち、能力
バイトのアカウントビツトが２進数の１にセツ
ト）、このアカウントワードはPCBに存在し、レ
デイ状態のタイムアカウントワードRTAが更新
される。次に、フアームウエアが進行してDEXT
番号が０にセツトされたかどうかを決める（１４
５４）。もしこれが０にセツトされていなけれ
ば、機械はエミユレーシヨンモードにある（即
ち、デコール拡張能力が使用されている）事を示
し、従つてPMW０のDEXT番号が検査され（１
４５５）プロセス主ワード３のDETSZフイール
ドより大きいか小さいかを決め、もしこれが
DETSZフイールドよりも大きい場合は違法の
PCB例外（１４５６）が生じる。その理由は、
DEXT番号はDETSZフイールドよりも小である
が零に等しくないからで、もしそうなら機械は適
法のエミユレーシヨンモードで実施されてＦ迄進
行する。再び判断ブロツク１４５４において、も
しDEXTフイールドが２進数の０である場合、ネ
ーテイブモードが実行されて機械はSTWを取出
す（１４５７）。PCBの残りのタイムアウトワー
ドRTOワードが取出され（１４５８）、CJPが実
行状態で消費できる時間制限によりプロセスタイ
マがロードされる。 この時点迄に、(a)機械内に元のプロセスCJPが
あり新らしいプロセスNJPが元のプロセスCJPよ
り高い優先順位にあつた時新らしいプロセスNJP
が「ロールイン」されてCPUの管理を行うか、
(b)CPUの制御にはCJPがなくレデイ状態のキユー
のヘツドが実行された。条件(a)においてはCJPは
RPWから取出されてＱ／PR／RDYにおけるプロ
セスリンクPLに置かれ、Ｑ／PR／RDYにおける
プロセスリンクPLのNJPはRPWに置かれ、こう
してこの時点でCJPとなるNJPに制御を与え、元
のCJPから制御を外すように２つのプロセスの位
置を有効に切換える。次いで、NJPのPCBがアク
セスされ、NJP（現在のCJP）の実行に必要な情
報がスクラツチパツドメモリ又はACUのレジス
タ配列に与えられる。 もしCPUの制御下にCJPがない場合レデイ状態
のキユーのヘツドが実行される、即ちレデイ状態
のキユーのヘツドからプロセスリンクPLからの
NJPを取出しこれをRPWワードに入れるデイス
パツチヤの故に、NJPはCJPとなる。こうする事
により、プロセスリンクPLはＱ／PR／RDYの空
のまま残され、これを取出す事が必要となる。 従つて、判断ブロツク１４６１から始つて、フ
アームウエアは、CPUの制御下のCJPがあるかど
うかを決定し、もし自由なプロセスリンク
（FPLS）があつた場合、これはアクセスされ、
キユー状態にされて、このCJPはこのプロセスリ
ンクに書込まれる。然しながら、もしCPUの制
御下のCJPがなかつた場合、NJPのPMW０の状
態バイトは更新され（１４６０）、再び機械に
CJPがあつたかどうかの決定が行われる（１４６
３）。CPUの制御下のCJPがなかつた場合、NJP
のプロセスリンク（かつてＱ／PR／RDYにあつ
て今は機械の制御下にある）がＱ／PR／RDYか
ら取出され（１４６６）（即ち、Ｑ／PR／RDYの
キユー状態から外される）、自由リンクのセマフ
オアFLSPとなり、この時自由プロセスリンクの
キユー（第９図の８０５）にキユー化されて自由
プロセスリンクのキユーの一部になる（１４６６
ａ）。境界アドレスレジスタBARの内容は取出さ
れ（１４６４）。システムベースのBAR＋５６に
配置されたNJP（現在のCJP）の実行プロセスワ
ードRPWが、RPWにNJP識別を置く事により更
新される（ブロツク１４６５）。空表示インデイ
ケータは、CJPがなかつた場合に０にセツトされ
る。次に、コンテストインデイケータが０にセツ
トされ（１４６７）、典型的な内容のアドレス指
定可能なメモリであるセグメント連想装置（第１
図のAS１３２）がクリアされ（１４７１）次い
でプロセスモードに入る（１４７０）。（プロセス
モードは、オペレーテイングシステムよりもむし
ろプロセサにおいて操作されるプロセスにより例
外が取扱われる事を示す。）次いでフアームウエ
アはCAB迄継続し（１４８０）、非同期トラツプ
ビツトABが検査されてこれが２進数の１にセツ
トされているかどうかを決定する（１４８１）。
もしABビツトが２進数の１にセツトされる場合
は、検査が行われて、プロセスリング番号PRN
が非同期トラツプビツトARNより大きいか又は
これと等しいかどうかを決定する。（ABおよび
ARNは各プロセスのPCBの優先順位バイトに配
置されて、プロセスが実行状態にある時有意義で
あり、ABおよびARNはシステムベースのBAR＋
５６に置かれたRPWから得られる。）RPWの
BAR＋５６におけるABとARNは、非同期トラツ
プビツト又は同期リング番号を最初にセツトさせ
る条件を作る非同期トラツプルーチンに対して次
のステツプ１４８４が進行する為リセツトされ
る。もしこれらがリセツトされなかつた場合は、
フアームウエアにより次のパス（pass）におい
て実際には何も誤りがないのに誤りがあつたと表
示を与えて、この為常に同期トラツプルーチン１
４８４に進み、決して実行に入らない事になる。
次に、判断ブロツク１４８１と１４８２にもど
り、もしABビツトがセツトされないか、又はAB
ビツトがセツトされPRNがARNより大きくない
場合は、フアームウエアは進行して処理装置がど
のモード即ち通常のモードかエミユレーシヨンモ
ードのどちらで実行するかを決定する。従つて、
DEXT番号が検査されこれが０にセツトされてい
るかどうかを決定し、もしそれが０にセツトされ
ている場合は機械の通常モードが実行される（１
４８７）。しかしもしDEXT番号が０にセツトさ
れない場合は、エミユレーシヨンモードが実行さ
れる（１４８６）。 本発明の説明 ハードウエア／フアームウエアシステムは、セ
ツト演算において操作される２つの基本的な記録
のタイプを認識するものである。これらの２つの
タイプの記録は、第１５Ａ図に示した仮想記憶装
置の記録と、第１５Ｂ図に示したデータベース記
録とである。仮想記憶装置の記録は一般に記録が
セグメント化されたアドレスによりアドレス指定
できる様なオペレーテイングシステム手続の内容
的に使用される。データベース記録は更に「領域
一頁一行」番号を用いてそのデータをアドレス指
定するユーザプログラムにより使用される。この
領域とはユーザのフアイルを指し、頁とはそのユ
ーザのデータフアイル内のデイビジヨンを指し、
行番号とは前記フアイルの前記ページ内の特定の
記録を指す。 第１５Ａ図に示す如く、仮想記憶装置の記録は
以下のフイールドからなつている。即ち、タイプ
フイールド１５０１は、記録タイプの記述であり
この記録の記録デイスクリプタ（以下に記述す
る）から得られる。仮想記憶装置の記録のＤ切換
フイールドは記録の状態を記述する。この記録は
以下の状態にあり得る。即ち、活動（これは記録
が現在有効なデータを含む事を意味する。）およ
び論理的削除（これは記録がもはや有効なデータ
を含まぬが、未だメモリースペースを占有してい
る事を意味する。）である。長さフイールド１５
０３は記録における実際のバイト数を記述する。
記録体１５０４は記録の実データを含む。ポイン
タシーケンスフイールド１５０５はこの記録体の
一部で、この記録がオーナー又はメンバーの何れ
かであるセツトの次の、前の、最初の、最後のお
よびオーナーの記録に対するポインタを含む。 ハードウエア／フアームウエアにより認識され
る記録の第２の主なタイプは第１５Ｂ図に記述さ
れる如きデータベース記録である。タイプフイー
ルド１５１０は再び記録のタイプを記述し、以下
に記述される記録の記録デイスクリプタから得ら
れる。長さフイールド１５１１はバイト中の記録
の長さを記述する。記録体１５１２は記録の実デ
ータを含む。ポインタシーケンス１５１３はこの
セツトの次の、前の……等の記録に対するポイン
タを含む。又、別個に記録され以下に記述される
各記録に対するＤスイツチフイールド１６０４も
ある。 更に、第１５Ｃおよび１５Ｄ図は１つの記録の
ポインタシーケンスのフオーマツトについて記述
する（第１５Ａ図のフイールド１５０５と第１５
Ｂ図のフイールド１５１３）。ハードウエア／フ
アームウエアシステムは、２つの異なるポインタ
ーシーケンスフオーマツト、即ちメンバー記録に
対し認識されるシーケンスである第１５Ｃ図のフ
オーマツトと、記録がオーナー記録となる時に認
識されるシーケンスである第１５Ｄ図のフオーマ
ツトを認識する。メンバー記録（第１５Ｃ図）に
対しては、次のポインタフイールド１５２０は前
記セツトにおいて次のメンバーのアドレスを含
む。前のポインタ１５２１は現在のセツトの先行
メンバーのアドレスを含む。オーナーポインタフ
イールド１５２４は前記セツトのオーナーのアド
レスを含む。オーナー記録に対しては、ハードウ
エア／フアームウエアにより認識されるポインタ
ーシーケンスフオーマツトは第１５Ｄ図に示され
る。最初のポインターフイールド１５３２は前記
セツトの最初のメンバー記録のアドレスを含む。
最後のポインターフイールド１５３３は前記セツ
トの最後のメンバーのアドレスを含む。 記述された各ポインタ（次の、前の、オーナー
の、最初のおよび最後の）は任意である。然しな
がら、与えられたセツトに対しては以下の組合せ
のみが適法である。即ち、 ケース１ オーナー又はメンバー記録に対しては
最初の、最後の、次の、又は前のポインターは
ない。（メンバー記録はオーナーポインタを有
する） ケース２ オーナー記録は最初のポインタを有
し、メンバー記録は次のポインタを有する（メ
ンバー記録はオーナーポインタを持つても持た
なくても良い）。 ケース３ オーナー記録は最初と最後のポインタ
を有し、メンバー記録は次のポインタを有する
（メンバー記録はオーナー記録を持つても持た
なくても良い）。 ケース４ オーナー記録は最初と最後のポインタ
を有し、メンバー記録は次のおよび前のポイン
タを有する（メンバー記録はオーナーポインタ
を持つても持たなくても良い）。 ハードウエア／フアームウエアシステムの他の
特性は４つの異なるクラス、又はポインタのフオ
ーマツトの認識である。記録内ではこれらのクラ
スは、仮想メモリー記録のみに対して使用され
る。クラス零と、仮態メモリー記録のみに対して
使用されるクラス１と、データベース記録のみに
対して使用されるクラス２と、データベース記録
に対して使用されるクラス３等として参照され
る。 全ての４ポインタークラスで、それらの最初の
２ビツトは共通の意味を有する。最初のビツト、
即ちEOSビツトはセツトの終りインデイケータ
である。このビツトが１にセツトされる時、ポイ
ンタは定義によりオーナー記録を指示する。第２
のビツト、即ちNINSビツトは非挿入記録インデ
イケータである。このビツトが１にセツトされた
時、記録は現在参照されるセツトのメンバーとし
て挿入されていない。 クラス零ポインターフオーマツトは第１５Ｅ図
に示される。EOSビツト１５４０と非挿入ビツ
ト１５４１は最初の２ビツト位置を占めている。
SRAフイールド１５４２は14ビツトオフセツト
で、これは前記セグメントに配置された記録を指
示する与えられたセグメント内での変位である。
クラス零のポインタから得られたSRAフイール
ドはクラス零ポインタを介して記録のアドレス指
定に使用されるベースレジスタから一般に得られ
るセグメント番号と常に組合わされる。 クラス１ポインタは第１５Ｆ図に示される。
EOSビツト１５５０および非挿入ビツト１５５
１は標準的定義である。フイールドSEG，SRA
１５５２は前に定義された如くSEGとSRAによ
る標準的なセグメント化されたアドレスからな
る。これらのポインタは、ポインタを介してセグ
メント番号を直接供給して記録を直接アドレス指
定するのに使用される。 データベース記録と共に使用されるクラス２と
クラス３のポインタに対し、フアームウエア／ハ
ードウエアシステムは、既に述べたが如く（第２
図２０２参照）システムの各ベースレジスタと関
連するインデツクスレジスタがあると言う約束を
認識する。汎用レジスタ８−１５（２０１）はそ
れぞれインデツクスレジスタ０〜７に対応する。
このインデツクスレジスタ番号IXR₁はベースレ
ジスタBR₁とマツチさせられる。例えば、ベース
レジスタBR₃に対しては、インデツクスレジスタ
IXR₃（GR₁₁）が領域一貫一行番号ポインタ（第１
５Ｈ図参照）を含む事になり、その現在の
SEG，SRAアドレスはベースレジスタBR₃に含ま
れる。この様に、ユーザは、SEG，SRAアドレ
スを有するベースレジスタか又はインデツクスレ
ジスタに含まれる領域一貫一行フオーマツトのデ
ータベースポインタの何れかを介して彼の記録を
アドレス指定する事ができる。 データベース記録について演算するハードウエ
ア／フアームウエア命令は、領域一貫一行ポイン
タからSEG，SRAアドレスに自動的に変換する
能力を実現する。この為、データベース命令によ
り作られる全ての実メモリー参照は標準的ハード
ウエア機構を使用し、この機構は、必要に応じて
ハードウエアにより自動的に行われるインデツク
スレジスタに含まれる如き領域一貫一行からの変
換によりセグメントおよびSRA番号でメモリー
をアドレス指定する。 ユーザフアイル（領域）における１つのページ
と、ハードウエア／フアームウエアにより認識さ
れる１つのセグメントの間には一時的な１対１の
対応付けが行われる。この様に、以下に記述され
るページデイクリプタ機構を介して、ハードウエ
ア／フアームウエアはどの与えられたページ番号
もセグメント番号に変換する。 クラス２ポインタフオーマツトは第１５Ｇ図に
示される。EOSと非挿入ビツトはフイールド１
５６０と１５６１に示される。ページ番号はフイ
ールド１５６２に含まれる。行番号はフイールド
１５６３に示され、１ページおよび領域における
記録の番号を表わす。領域一貫一行番号ポインタ
全体は、データベース命令により参照される筈の
インデツクスレジスタから得られる領域番号を得
る事によりクラス２記録を使用する時に得られ
る。 クラス３ポインタフオーマツトは第１５Ｈ図に
示される。EOSと非挿入ビツトはフイールド１
５７０と１５７１に示される。領域番号はフイー
ルド１５７２に示される。これはユーザフアイル
番号を参照する。ページ番号１５７３と行番号１
５７４はユーザフアイルにおいて特定の記録をア
ドレス指定する。 第１６Ａ図はデータベースページを示し、これ
はハードウエア／フアームウエアシステムにより
認識される如きユーザフアイル（領域）の一部で
ある。データベースページは既に第１５Ｂ図に記
述された如きデータベース記録を含む。既に述べ
た如く、データベースページが主メモリーに存在
する時、データベースページとセグメント間に１
対１の対応付けが行われる。 ページヘツダ１６０１は、これが含まれるペー
ジに関するある事情を含む。例えば、このページ
ヘツダはバイトで表わしたページの長さと、又ペ
ージに含まれる記録（行）の数を記述する。又、
これは書込みビツトの如き情報も含み、この書込
みビツトは主メモリーに前記ページが含まれてい
る時これへの書込みと同時にセツトされる。ペー
ジヘツダに続いて、データベースページの次の主
な部分は行オフセツト配列１６０２である。これ
は16ビツトの要素配列で、１対１の割合でページ
に対する有効行数に対応する。行オフセツト配列
の各要素に対しては、２ビツトのＤスイツチ１６
０４と14ビツトのオフセツト１６０３がある。Ｄ
スイツチは記録の不動作、論理的削除、物理的削
除、又は動作の状態を記述する。オフセツトは、
ページの開始位置からの相対的変位である記録に
対する14ビツトポインタである。ハードウエアは
このページに対応するセグメント番号と連結され
たオフセツトを用いる事によつてこのページにお
いてデータベース記録のアドレス指定が可能であ
る事がわかる。対応するセグメント番号を得る方
法については以下に記述する。データベースの残
りの部分は、記録１６１０と１６１２に示される
如き実データベース記録からなる。これらの記録
は、ページ（セグメント）のどの部分にも配置で
き、必ずしも行オフセツト配列のそれらの位置と
同じ順序になるわけではない。もしＤスイツチが
不動作又は物理的に削除された記録状態を記述す
る場合は、オフセツトは零にセツトされ、記録は
存在しない。 実データベースページは第１６Ｂ図に示される
如きページデイスクリプタによりアドレス指定さ
れる。このページデイスクリプタのセグメント番
号１６２５は、それが主メモリーにロードされた
後このページに対応するセグメント番号を含む。
領域番号１６２２はこのページの領域番号（フア
イル）を含んでいる。ページ番号１６２４は実ペ
ージ番号である。最後ページインデイケータ１６
２６は与えられた領域の最も大きなページ番号に
対して１に等しい。シフトカウンタ１６２３はペ
ージ番号のビツト数を含む。ハードウエア／フア
ームウエアシステムは、領域一貫一行ポインタフ
オーマツトを使用する時、可変長のページ番号を
認識する。「次の」デイスクリプタ１６２０は、
一連のページデイスクリプタにおける次のページ
デイスクリプタの指示に使用される。「前の」デ
イスクリプタ１６２１はページデイスクリプタチ
エーンにおける前のデイスクリプタを指示する。
これらのページデイスクリプタチエーンの使用に
ついては以下に記述される。 このページデイスクリプタチエーンは、どのフ
アイルのページが現在コンピユータシステムの主
メモリーに配置されているかを示すのに使用され
るハードウエア／フアームウエアである。メモリ
ーに存在する各ページに対しては、ページデイス
クリプタは単一のシステムを認識したチエーンに
配置され、このチエーンは第１６Ｃ図に示す統合
アクセス制御（IAC）ポインタにより指示され
る。この統合アクセス制御ポインタは前述のシス
テムベースに対する１ワード拡張を表わす。IAC
ポインタはアドレスBAR＋92に配置され、この
アドレスは前記システムベースの端部を１ワード
過ぎた所である。IACポインタのフオーマツト
は、零でなければならないフイールド１６３０、
Ｇ番号１６３１、および変位１６３２を含んでい
る。このＧ番号は前述の如きＧセグメントの番号
である。この変位とは、ページデイスクリプタの
開始部が開始する前記Ｇセグメント内での変位で
ある。主メモリーに含まれるページの全てのペー
ジデイスクリプタは、次に従来のチエーンフオー
マツトにおいて一緒にリンクされる。次のデイス
クリプタフイールドと前のデイスクリプタフイー
ルドはこのリンクを形成する。 第１７図は、主メモリーにおいてページデータ
ベースページの位置決めを実現する為のハードウ
エア／フアームウエアのフローチヤートを示す。
このフアームウエアは、領域一頁一行番号ポイン
タの取得に用いられ、最初にページが主メモリー
にあるかどうかを決めるのに用いられ、次にもし
これが主メモリーに存在する事が見出される場合
にはそのページのページデイスクリプタをデリバ
ーするのに用いられる。このフアームウエアは１
７０１に示された如くに起動する。 最初のフアームウエア動作は１７０２に示され
る如くに起るが、この場合主メモリー取出しIAC
ポインタはBAR＋92のロケーシヨンに形成され
る。（IACポインタは第６図に示すシステムベー
スに合体されている）。このメモリー取出しの結
果として、メモリーアクセス例外１７０３が生じ
得る。メモリーアクセス例外の例は、物理メモリ
ー又はメモリー読出しエラーにはない。フアーム
ウエアにより起される次のステツプは、MBZフ
イールドが零である事を検査される１７０４に示
される。（第１６Ｃ図参照）もしこのフイールド
が零でない事が見出されれば、システム検査１７
０５が起る。システム検査の発生と同時に、この
システムは診断状態に入る。 MBZフイールドが零であれば、ステツプ１７
０６が次に実行される。IACフイールドからのＧ
番号は一時的なレジスタＧに転送される。変位フ
イールドは一時的なレジスタＤにも転送される。
この変位は又「最初のクラス」と呼ばれるロケー
シヨンのスクラツチパツドメモリーにも転送され
る。ステツプ１７０７が次に実行される。主メモ
リーの取出しはアドレスＧ，Ｄで行われてページ
デイスクリプタを取出す（第１６Ｂ図参照）。こ
の取出しは、前述の如くＧ，Ｄアドレス指定の約
束に応じて行われる。Ｇ，Ｄアクセス例外１７０
８はこのメモリー取出し（例、セグメント、違法
Ｇ−Ｄセグメントデイスクリプタから）の結果生
じ得る。次いでステツプ１７０９がフアームウエ
アにより実行される。フアームウエアサブルーチ
ンにより検査される領域一貫一行番号の領域番号
とページ番号は、マツチングの為ページデイスク
リプタの領域番号フイールド１６２２とページ番
号フイールド１６２４に対し比較される。もしこ
の領域とページ番号がマツチする場合は、ステツ
プ１７２０が実行され、この場合フアームウエア
ルーチンは、主メモリーから取出された許りのペ
ージデイスクリプタをスクラツチパツドメモリー
にロードして終了する。 もし現在のページデイスクリプタの領域又はペ
ージ番号が検査される領域一頁一行ポインタの領
域およびページ番号に等しくなければ、ステツプ
１７１１が実行される。ページの現時ページデイ
スクリプタの「次の」デイスクリプタフイールド
１６２０が一時的スクラツチパツドロケーシヨン
「最初のポインタ」の内容に対して検査される。
もしこれらの２つの数値が等しくなければ、ステ
ツプ１７１３が実行され、この場合一時レジスタ
Ｄは現時ページデイスクリプタの「次の」デイス
クリプターフイールドによりロードされる。ステ
ツプ１７１３に続いて、フアームウエアによるブ
ランチは、新らしいページデイスクリプタ（「次
の」デイスクリプタによりアドレス指定された）
がこの時取出されて続いて検査されるステツプ１
７０７について行われる。 再びステツプ１７１１において、もし「次の」
デイスクリプタが「最初のポインタ」の一時的に
書込まれたロケーシヨンの内容と等しい場合、こ
れは、メモリーにおいて存在する全ページを記述
するページデイスクリプタの全リングがこの時フ
アームウエアにより探索されている領域一頁を見
出す事なく終つた事を示す。この場合、ページン
グ例外が生じ（１７１２）、所望のページは主メ
モリーに位置しない事を示す。この実行に続いて
適当なソフトウエア動作が行われて、この所望の
ページの主メモリーへの実際の移動を惹起する。 本文に記述されたハードウエア／フアームウエ
アの更に２つの重要な要素が第１８Ａと１８Ｂ図
に示される。セツトデイスクリプタ（第１８Ａ
図）は与えられたセツトの特性の記述に用いられ
る。第１８Ａ図に示される如く、Ｐフイールド１
８０２は、このセツトにおける記録ポインタのポ
インタクラス（モード）を記述する２ビツトのフ
イールドである。オーナーとメンバーの相方の全
ての記録は与えられたセツトに対して同じポイン
タクラスのポインタを有する。セツトデイスクリ
プタ１８０３のオーナーポインタフイールドは、
もしメンバー記録がオーナー記録に対するオーナ
ーポインタを含む場合は、１にセツトされる（第
１５Ｃ図参照）。他のポインターフイールド１８
０４は、オーナーおよびメンバーが最初のポイン
タ、最後のポインタ、次のポインタ、および前の
ポインタを有すをかどうかを記述する。セツト編
成モードフイールドＫ１８０５は、現在のセツト
に対して使用されるセツト編成のモードを記述す
る。リングセツトのモードについてのみ本文で詳
述される。しかしながら、表配列又はリスト配列
の如きセツト編成の他のモードへの拡張の能力を
有する。デイスプレイスメントフイールド１８０
６はメモリにおける記録の開始からその記録のポ
インターシーケンスの開始までのオフセツトを示
すために使用される。（第１５Ａおよび１５Ｂ図
参照）。第１８Ａ図に記述された如きセツトデイ
スクリプタは常に、ハードウエア／フアームウエ
アに参照セツトの記述を供給する為あるセツトに
ついて演算を行う時、データベース命令によりア
クセスされる。 第１８Ｂ図に示す如き記録デイスクリプタは、
記録のある特性の記述の為に使用される。Ｆフイ
ールド１８２０は記録フオーマツトの記述に使用
される。記録のフオーマツトは、第１５Ａおよび
１５Ｂ図に記述される如く仮想メモリー記録とデ
ータベース記録の何れかである。記録タイプフイ
ールド１８２１は記録のタイプを示し、最後には
第１５Ａおよび１５Ｂ図に示される如きメモリー
の実記録のタイプフイールドにロードされる。記
録長さフイールド１８２２は、記録の主メモリー
における実際の長さであり、第１５Ａおよび１５
Ｂ図に示す如く主メモリー記録にロードされる。 実データベース命令は第１９Ａ乃至１９Ｆ図に
示す如き６つのフオーマツトの１つである。 第１９Ａ図に示すGROPフオーマツトは、演算
コード１９１０、零でなくてはならないフイール
ド１９１１、ベースレジスタ番号１９１２、およ
び補数コード１９１２を含んでいる。ベースレジ
スタは記録のセグメント化されたアドレスを含ん
でいる。補数コードは演算コードにより記述され
る特定の命令のそれ以上の弁別の為に使用され
る。 第１９Ｂ図に示されたXIフオーマツトは、演
算コード１９２０、更に演算コードを弁別する為
に使用される補数コード１９２１、アドレスシラ
ブル１９２２、零でなくてはならないフイールド
１９２３、論理的削除フイールド１９２４、ポイ
ンターモードフイールド１９２５、およびBRフ
イールド１９２６を含んでいる。ベースレジスタ
は記録のセグメント化されたアドレスを含む。ア
ドレスシラブル１９２２は、そのある使用方とし
て、扱われるべきセツトのセツトデイスクリプタ
（第１８Ａ図）を指示する。アドレスシラブル
は、前述のようなアドレス生成の規則によりセグ
メント化されたアドレスに展開される。 第１９Ｃ図に示すDXDXフオーマツトは、演算
コード１９３０、命令を更に弁別するのに使われ
る補数コード１９３１、１つのアドレスシラブル
AS1 １９３２、零でなければならないMBZ1フ
イールド１９３３、ベースレジスタ１９３４、第
２の零でなければならないMBZ2フイールド、お
よび第２のアドレスシラブルAS2 １９３６から
なる。ベースレジスタは再び記録のセグメント化
されたアドレスを含む。第１のアドレスシラブル
AS1 １９３２はセツトデイスクリプタを指示す
る。第２のアドレスシラブルAS2 １９３６は２
進法の整数のアドレス指定に使われる。 第１９Ｄ図に示されるBRXフオーマツトは、
演算コード１９４０、命令を更に弁別する為に使
われるタイプフイールド１９４１、ベースレジス
タフイールド１９４２、およびアドレスシラブル
１９４３を含んでいる。ベースレジスタは記録の
セグメント化されたアドレスを含んでいる。アド
レスシラブルはセツトデイスクリプタのアドレス
指定に使われる。 第１９Ｅ図に示すDXGRフオーマツトは、演算
コード１９５０、命令を更に弁別する為に使われ
るタイプフイールド１９５１、第１のベースレジ
スタ番号BR1 １９５２、アドレスシラブル１９
５３、零でなければならないMBZ1フイールド１
９５４、第２のベースレジスタ番号BR2 １９５
５、前−後−最初−最後フイールド１９５６、お
よび第２の零でなければならないMBZ2フイール
ド１９５７を含んでいる。２つのベースレジスタ
はメモリーに配置された２つの異なる記録のアド
レス指定に使われる。アドレスシラブルはセツト
デイスクリプタのアドレス指定に使われる。前−
後−最初−最後フイールドはセツト内の記録の所
望の設定を記述する。 第１９Ｆ図に示すOPDDフオーマツトは、演算
コード１９６０、特定のデータベース演算の記述
に使われるプリミテイブフイールド１９６１、命
令を更に弁別する為に使われるタイプフイールド
１９６２、ポインターフイールドの記述に使われ
るＰフイールド１９６３、およびオーナーとメン
バー記録の他のポインタを記述する最初−最後−
次−前ポインターフイールド１９６５、ポインタ
ーシーケンスの開始に対するオフセツトを記述す
る変位フイールド１９６６、およびベースレジス
タの番号を含むBRフイールド１９６７を含んで
いる。ベースレジスタは主メモリーの記録のセグ
メント化されたアドレスを含んでいる。 直接データベース発見命令はフアームウエア／
ハードウエア命令で、これはデータベースポイン
タを相等するセグメント化アドレスに変換し、次
にこのセグメント化アドレスをベースレジスタに
ロードする。クラス２又はクラス３のタイプポイ
ンタによるセツトの一部である記録に対しては、
生成されたポインタは又インデツクスレジスタに
もロードされる。直接発見命令は第１９Ｂ図に示
すXIフオーマツトである。 直接発見命令に対するフアームウエアフローチ
ヤートは第２０Ａ乃至２０Ｅ図に示される。この
フアームウエアは、命令中のMBZフイールドが
零であるか検査されるステツプ２００２（第１９
Ｂ図参照）で始まる。もしこのフイールドが零で
なければ、違法のフオーマツト例外が生じる（２
００３）。さもなければ、ステツプ２００４で、
記録フオーマツトを決める為にＰフイールド１９
２５（ポインタクラス）の検査が実行される。ク
ラス０又はクラス１ポインター（仮想メモリー記
録）に対しては、ステツプ２０５０（第２０Ｄ
図）へのブランチが行われる。 クラス２又はクラス３ポインタ（データベース
記記録）に対しては、ステツプ２００５が実行さ
れる。このステツプにおいては、アドレスシラブ
ルにより指示されるロケーシヨンにおける４バイ
トのポインタの取出し動作が行われる。この取出
し動作の結果、メモリーアクセス例外２００６が
生じ得る。さもなければ、ポインタは「Ｘ」と呼
ばれる一時スクラツチパツドロケーシヨンに記憶
される。この取出されたポインタは、領域一頁一
行（第１５Ｈ図参照）の形態になつている。実行
される次のステツプは２００７に示されるが、こ
こでポインタの領域一頁一行番号はページがメモ
リー中に存在するかどうかを見る為に検査され
る。この検査は、第１７図に示したページ位置決
めサブーチンのフアームウエアにより行われる。
もしページがメモリー中に存在しない場合は、ペ
ージング例外２００８が生じる。 さもなければ、ステツプ２００９が実行され、
この場合スクラツチパツドロケーシヨン「Ｘ」に
おけるポインタからの行番号は、算術論理ユニツ
ト１３１７に配置された一時的16ベースレジスタ
Ｗに転送される（第１３Ａ図参照）。このポイン
タの行番号に見出されたビツトの実数は、ページ
デイスクリプタのシフト（桁送り）カウント１６
２３により決定される。第１７図に示す如くペー
ジデイスクリプタは、ページ配置フアームウエア
サブルーチンの一部として主メモリーから取出さ
れる（ページデイスクリプタの記述については第
１６Ｂ図を参照）。実行される次のステツプは２
０１０に示され、この場合ページにおける行の総
数はページヘツダから取出される（第１６Ａ図の
フイールド１６０１参照）。 ステツプ２０１１においては、行番号Ｗを検査
して、これがページにおける行の最大番号より小
か又はこれと等しい事を確認する。もしこれが当
らなければ、無効ページフオーマツト例外２０１
２が生じる。さもなければ、ブランチが第２０Ｂ
図の２０２０に行われる。実行される次のステツ
プは２０２１で、この場合ページの行オフセツト
配列の（Ｗ＋１）番目の要素が取出される。この
取出し操作は、16×Ｗにより与えられるビツト数
によりインデツクスされた行配列の開始のアドレ
ス指定により行われる。メモリーアクセス例外２
０２２はこのメモリー取出し操作の結果生じ得
る。 実行される次のステツプは２０２３で、この場
合行オフセツト配列（第１６Ａ図参照）は、行番
号Ｗにより記述される記録が割当てられていない
（不動作）かどうかを見る為検査される。もしこ
の行が不動作状態にある場合は、不使用行例外２
０２４が生じる。さもなければ、行Ｗにより記述
される記録が物理的に削除された状態にあるかど
うかを見る為に検査が行われる。もしこれが当つ
ているならば、削除行例外２０２６が生じる。さ
もなければ、２０２７の検査が行われて、行Ｗに
より記述された記録が論理的に削除された状態に
あるかを調べる。もしこれが当らなければ、ブラ
ンチが２０３３に行われ、さもなければ、命令に
おける論理削除ビツト１９２４が零に等しいかど
うかを調べる為検査（２０２８）が行われる（第
１９Ｂ図参照）。もしこのビツトが零にセツトさ
れている場合は、削除行例外２０２９が生じる。
さもなければ、状態レジスタ（第２図、フイール
ド２０７）の条件コードが１にセツトされ、ブラ
ンチが２０４０に行われる。 命令における論理的削除ビツトの目的は、記録
がもはやメモリーにおいては不動作であるが依然
として主メモリースペースを物理的に占有する場
合を検出する事をプログラマーに許容する事であ
る。「ごみ集め」（ガーベージコレクシヨン）」ル
ーチンは、不動作記録を除去する際メモリー中の
動作記録を圧縮して、これら記録の除去を非常に
効率的に行う。この様に直接発見命令は「ごみ集
め（ガーベージコレクシヨン）」ルーチンに命令
中の論理的削除ビツトの「１」セツチイングの使
用、並びに条件コードの検査により、論理的に削
除された記録の検出の機能を与える。 ステツプ２０３３において、動作的記録に対す
る手続は続行する。状態レジスタ条件コードは零
にセツトされ、ブランチが２０４０に行われる。
このステツプにおいて、行Ｗのセグメント化され
たアドレスが、ページデイスクリプタからセグメ
ント番号１６２５を取り、これをステツプ２０２
１の行オフセツト配列要素から得たオフセツト１
６０３と連結される事により生成される。このセ
グメント化されたアドレスは、算術論理ユニツト
１３１７に配置された一時的な32ビツトのレジス
タＹにロードされる。ステツプ２０４２において
は、この一時的レジスタＹは、命令フオーマツト
からのベースレジスタBR１９２６により記述さ
れたベースレジスタに転送される。このベースレ
ジスタは、アドレス制御ユニツト１３１９に配置
される。ステツプ２０４３においては、ステツプ
２００５において取上げられたポインタが、命令
フオーマツトから得られた番号BRのインデツク
スレジスタにロードされる。この様に、インデツ
クスレジスタ（IXR）とベースレジスタ（BR）
は、それぞれ領域一頁一行ポインタとセグメント
化アドレスを含み、ステツプ２０４０はこの命令
を完了する様に実行される。 ポインタ「Ｘ」により指示される記録に関し
て、命令フオーマツトにおけるＰフイールド１９
２５により仮想メモリータイプの記録が指示され
る場合には、第２０Ｄ図の２０５０へのブランチ
が行われる。この場合４バイトのポインタが、こ
の命令フオーマツトのアドレスシラブルにより与
えられるアドレスにおいて取出される。このポイ
ンタはセグメント化されたアドレス（第１５Ｆ図
参照）の形態で、スクラツチパツドメモリーロケ
ーシヨン「Ｘ」にロードされる。このメモリー取
出しの結果、メモリーアクセス例外２０５２が生
じ得る。 ステツプ２０５３においては、ロケーシヨンに
記録されたポインタ「Ｘ」により指示された記録
のＤスイツチ１５０２が取出される（第１５Ａ図
参照）。このメモリー取出しの結果、メモリーア
クセス例外が生じ得る。ステツプ２０５３におい
て、記録の論理的に削除された状態に対する検査
がされる。もしこの状態がなければ、ブランチが
２０６０に行われる。もしこの状態が有れば、命
令中の論理的に削除されたビツトについて検査が
２０５４において行われる。もしこのビツトが零
にセツトされていれば、削除記録例外２０５５が
生じる。さもなければ、ステツプ２０５６が実行
され、この場合状態レジスタの条件コードは１に
セツトされ、ブランチは２０７０に行われる。も
し記録が２０５３の論理的削除検査ステツプでノ
ーならば、活動状態になければならず、ブランチ
が２０６０に行われる。第２０Ｅ図参照。 ステツプ２０６０はステツプ２０６１に進む。
ステツプ２０６１において、状態レジスタの条件
コードは零にセツトされる。次いでブランチが２
０７０に行われる。ステツプ２０７０はステツプ
２０７１に進み、スクラツチパツドロケーシヨン
Ｘに記憶されたポインタは、命令のフイールド
BR１９２６により指示されたベースレジスタに
ロードされる。（第１９ｂ図）次いで命令が完了
する。 本発明についてはその１実施態様を示し記述し
たが、当業者にとつて明らかな様に多くの変更改
変が本発明の実施において可能であり、かつ本発
明の主旨範囲内にある。このように、多くのステ
ツプは、同一の結果をもたらしかつ本発明の主旨
の範囲内にある他のステツプにより変更置換され
得るのである。従つて、本発明は頭書の特許請求
範囲により明示される範囲にのみ限定されるべき
ものである。 用語の定義 「絶対アドレス」 主メモリー装置におけるハードウエアバイトの
物理的アドレス 「アドレス生成」 主メモリー装置におけるロケーシヨンを参照す
る為に使用される絶対アドレスを計算する為多数
のアドレス要素について動作するハードウエア機
能 「アドレス指定」 多数の仮想的、論理的および物理的手段の何れ
かにより対象を見出す事 「アドレススペース」 CPUがあるプロセスの実行の間絶対アドレス
に変換する事が許される前記プロセスに対応する
論理的なセグメント化されたアドレスのセツト 「アドレススペースワード」 セグメント表ワード配列を指示するプロセス制
御ブロツクにおける１つ又は２つのワード。この
セグメント表ワード配列はプワセスと関連するセ
グメント表を規定する。 「アドレスシラブル」 CPUハードウエアにより認識される論理的ア
ドレスで、通常はある命令のオペランド 「アナライザ／トランスレータ」 最初に制御用言語の流れをリンカーに通過させ
次にもし制御用言語にエラーがない場合、アナラ
イザ／トランスレータはこれを使用する静止リン
カーの為に表および他の構造に変換する。 「非同期処理」 １つ以上のプロセスの同時的動作化 「補助メモリー」 システムの各種の状態を記憶させる為の64のフ
リツプフロツプからなり、ALUに配置される 「ベースレジスタ」 各アドレスシラブルにおける値により参照され
るセグメントのアドレス指定における１次的要素 「境界アドレスレジスタ」 フアームウエア／ソフトウエアをアクセス可能
な最下方のメモリーアドレスを定義する直読可能
なハードウエアレジスタ 「呼出し」 「インワード呼出し」「アウトワード呼出し」
等の、手続き呼出し項参照 「中央処理装置（CPU）」 命令の割込みおよび実行を制御する回路を含む
コンピユータの一部 「チヤンネル」 プロセスのサブシステムと周辺装置のサブシス
テム間を通信する手段で、物理的および論理的な
２種のチヤンネルがある。物理的チヤンネルは、
入出力制御ユニツトICOと周辺装置制御ユニツト
PCU間のハードウエア接続で、論理的チヤンネ
ルは、主メモリーと単一の周辺装置間のソフトウ
エア通信経路である 「チヤンネルコマンドエントリ」 チヤンネルプログラムにおける命令 「チヤンネルコマンドワード」 チヤンネルコマンドエントリの一要素。２つの
チヤンネルコマンドワードが１つのコマンドエン
トリを構成する 「チヤンネルプログラム」 ある特定の入出力、入出力演算を周辺装置によ
り実施させる命令の一シーケンス 「補助コード」 演算コードと共に命令の機能を定義するいくつ
かの命令におけるコード 「コンピレーシヨンユニツト（CD）」 任意の高位の言語プロセサにおける１手続きの
コンパイリング又はアセンブリングから得られる
単一の対象コード。CUはリンクされる迄実行可
能でない。 「同時性（コンカレンシイ）」 明確な同時性 「条件フイールド」 ブランチ命令における４ビツトフイールド。フ
イールドの各ビツトは状態レジスタビツト０と１
における条件コードのセツテイングに対応する。 「コンテスト（競合）インデイケータ」 補助メモリーに配置されたハードウエア構造で
新らしいエントリがレデイ状態キユーに置かれ、
かつ優先順位に対する競合が生じ得る事を示す 「データアドレススペース」 データ管理プログラムによりプログラムでアク
セス可能な論理的記録アドレスのセツトで、４つ
の要素、即ち論理フイールド、論理記録、データ
ベースページおよびフアイルからなる。 「データデイスクリプタ」 間接アドレス指定においてデータ操作の記述と
して使用される情報構造 「デコール」 コンピユータシステムの機能的特性又は構造 「デコール拡張モード」 エミユレーシヨンモードにおけるシステムの演
算を許容する演算モード 「デイスクリプタ」 どのデータフイールドのアドレスでも生成する
時に使用される32又は64ビツトのフイールド。本
発明のアドレス指定操作における多くのポインタ
の１つ。 「デイスクリプタブロツク」 セマフオアデイスクリプタを除き多くのデイス
クリプタの宣言を含むデータブロツクで、他のデ
ータは許容されない。 「機器アダプタ」 周辺装置制御装置に対する特定の機器を適合さ
せる電子装置 「機器アダプタインターフエイス」 機器アダプタとその関連する周辺装置制御装置
との間のインターフエイス 「機器制御部」 機器の特性を取扱うソフトウエア設備 「デイスパツチヤ」 CPUにおけるプロセスのデイスパツチ操作に
応答するフアームウエア 「デイスパツチング」 セグメント内の相対的位置情報を与える命令フ
オーマツト内のフイールド又はデータデイスクリ
プタ 「変位アドレス指定」 即時セグメントのベース又は現時ロケーシヨン
カウンタの何れかに対するロケーシヨンをオペラ
ンドが定義する直接アドレス指定の形態 「動的アドレス指定」 実行の間にプロセスのグループ内で結果を得る
アドレス指定 「エデイタ（編集プログラム）」 特定の手続きのリング操作から得られる情報の
全て又はそのいずれかを書式化および出力する静
止リンカーの部分 「有効アドレス」 物理的アドレスに対して、セグメント表番号、
セグメント表エントリ、およびセグメントの相対
的アドレスからなる論理的アドレス。これらの要
素は、結局参照されるセグメントを指示する特定
のセグメントデイスクリプタへの行程を示す。 「エミユレーシヨンモード」 別のコンピユータを起動し他のコンピユータの
環境で演算する様に見えるコンピユータの演算。 「例外」 例外は、特殊な取扱いを要求する如く規定され
たある条件の存在をハードウエアが検出する時生
じる 「事象」 他のあるプロセスにとつて価値のある、プロセ
スによりシステム内で見出される全てのもの 「フイールドクラス」 各々が同じ記録クラスにおける異る記録であり
同じ特性を記憶するのに使用される類似のフイー
ルド値のセツト。例えば、従業員の記録クラス内
の年令に対する全てのフイールド値。 「フイールド値」 記録により表わされる実体のある特性の値を表
わす記録と関連するデータの一要素。この値は、
文字ストリング、数、ブール値又は値として翻訳
できるか又は間接的にその値に導くあるデータと
して表わされる。 「フアームウエア」 マイクロプログラム化された制御の一形態を用
いるハードウエアユニツト編成の部分 「G.Dネーム」 あるセマフオアを参照するハードウエアにより
用いられるネーム。Ｇ即ちＧセグメントネームは
セグメントデイスクリプタを含むＧ表へのエント
リ番号。Ｄはそのセグメントにおける相対的アド
レス。 「Ｇ−セグメント」 G.Dネーム形態を用いてアドレス指定でき、関
連する設備（Ｇ表）であるセマフオアを含むセグ
メント 「Ｇ表」 G.Dネーム形態が用いられる時、記憶マツピン
グ（Ｇセグメントの見出し）に用いられる表 「ゲーテイング」 手続きデイスクリプタの使用により（ゲート化
された）セグメントにおける手続きに対するエン
トリを制御する設備 「汎用レジスタ」 ２進数即ちビツトストリングデータを全般的に
保有する実行プロセスに利用可能な32ビツトのレ
ジスタ。ある汎用レジスタはインデツクシングに
用いる事が可能である（GR８乃至GR１５）。 「インデツクス」 システムにより維持され演算されるデータ構
造。この構造はキー形態のみでユーザに識別さ
れ、このキーはユーザが特定の記録の発生の利用
を可能にし、かつこれを位置決めする為に提供さ
れる。 「インデツクシング」 あるものをあるものに加える事により符号を付
した算術的数値によるアドレスの修正 「インデツクスレジスタ」 インデツクシングの為に使用される汎用レジス
タ（GR８乃至DR１５）。 「インデイレクシヨン」 アドレス指定方法で、これによりあるアドレス
を用いて実データの代りに別のアドレスを得る。 「ベースへのインデイレクシヨン」 ベースレジスタ番号と変位を含むデータデイス
クリプタが参照されたアドレスにおいて見出され
る如き形態のインデイレクシヨン 「セグメントへのインデイレクシヨン」 インデイレクシヨンの形態で、これによりセグ
メントアドレスを含むデータデイスクリプタを参
照されたアドレスにおいて見出す 「間接セグメントデイスクリプタ」 セグメントより別のセグメントデイスクリプタ
をアドレス指定する為の情報を含むセグメントデ
イスクリプタの一形式。 「命令」 プログラマにより見ることのできる中央処理装
置の実行単位 「命令カウンタ」 実行される手続きの次の命令のセグメント化さ
れたアドレスを含む実行プロセスと関連するレジ
スタ 「インターリーブ」 メモリーアクセス時間を短縮する為のメモリー
モジユールの遂次アクセス 「割込み」 ある事象発生によるシステムにおけるプロセス
の中断 「割込みプロセス」 ある割込み操作に応答して動作させられるプロ
セス 「インワード呼出し」 １つのリング番号における１つの手続き実行の
際の下方リンク番号における実行の為の別手続き
の呼出し 「Ｉ／Ｏ制御装置」 特殊なＩ／Ｏサブシステムに対するベースの制
御を行う装置 「Ｉ／Ｏプロセサ」 周辺記憶装置即ちＩ／Ｏ装置と主記憶装置との
間でデータの移動を主に取扱う潜在的非同期シス
テム 「J.P表」 プロセス制御ブロツクの見出し用の論理的アド
レスの収集 「ジヨブ」 システムの仕事の単位 「ジヨブ制御用言語（JCL）」 ジヨブとその構成部分を記述する為の言語 「ジヨブステツプ」 JCLステートメントにより定義されるプログラ
ムの実行に止まるジヨブの主なサブデイビジヨン 「ジヨブステツプ表」 プロセスネームの最初の部分のマツプ化即ちプ
ロセス群の表を見出す為に用いられるシステム表 「リンクされたモジユール」 静止リンカーの出力。相互参照が静止リンカー
により解かれたコンピレーシヨンユニツト
（CU）の集合群 「リンキング」 静止リンキング項参照 「論理チヤンネル」 チヤンネル項参照 「論理的プロセサ」 プロセスの実行に必要なハードウエア資源およ
び制御情報の収集 「主記憶装置」 命令が実行でき、又はこれからデータが直接レ
ジスタにロードできる全てのアドレス指定可能な
記憶装置 「磁気テープ制御装置」 磁気テープ装置に関連する周辺サブシステムの
諸要素 「大容量記憶装置制御装置」 大容量記憶装置に関する周辺装置サブシステム
の諸要素 「メンバー」 セツトの発生との関連において記録が行う役
割。メンバーとしての記録の現状態は、セツトに
挿入されたものか、挿入されたものでないかの何
れかである。 「メモリーマネージメント」 物理的メモリーの割当て、再配置、および割当
て解除の為のオペレーテイングシステム設備 「メツセージ」 共にフアイルではないソースから、又は最終結
果に対して伝送される情報 「マイクロ命令」 マイクロ命令ワード、および制御記憶ワードと
同じ 「マイクロプログラム」 プロセサの制御機能を実現するのに使用される
機械コードのセツト 「マルチプレツクス」 通常時分割によるメモリーの如きハードウエア
資源の分割 「マルチプログラミング」 単一のコンピユータによる２つ以上のプログラ
ムの同時実行 「ネーテイブモード」 ネーテイブな環境におけるコンピユータの演算 「オフセツト」 アドレス生成において、セグメントのアドレス
指定された部分が始動するセグメントの開始後の
バイト数 「オペレーテイングシステム」 ユーザのソフトウエアの有効な演算を確保する
為に設計された基本ソフトウエアのシステム 「アウトワード呼出し」 １つのリング番号で１手続き実行の際より高位
のリング番号における実行の為の別の手続きの呼
出し 「オーナー」 セツトとの関連において記録が行う役割。セツ
トの発生はオーナーの役割と共に記録が存在する
存続時間に対して存在する。 「周辺装置制御ユニツト」 入出力演算を実施するチヤンネルプログラムを
実行する独立マイクロプログラム化されたプロセ
サ。 「周辺装置サブシステムインターフエイス」 自由な周辺装置制御ユニツトとＩ／Ｏ制御ユニ
ツト間に転送および制御する為に使用される標準
的インターフエイス 「物理的チヤンネル」 チヤンネル項参照 「物理的データ構造」 媒体に物理的に記録される際の、データの構成
の完全な定義 「物理的Ｉ／Ｏ」 メモリーと周辺装置又は末端機器間のデータの
転送を起動および制御するオペレーテイングシス
テムの部分 「物理的記憶装置」 データの記憶の為に使用されるハードウエア。
記録媒体および記録／読出しハードウエアの各形
態からなる。 「Ｐ操作」 待機状態へのエントリ又はメツセージ受取りを
プロセスに行わせるセマフオアを含む機械命令 「ポインタ」 情報構造内のエントリを独自に識別する為に使
用される情報要素。ポインタの内容は独特の記号
で、あるアドレススペースにおけるエントリの実
体即ちアドレスを識別する。 「ポインターデータベース」 コンピユータの通常のアドレス指定スペースと
異なるアドレススペースにその内容が基くポイン
タ。一般に、データベースポインタは、ハードウ
エアが有するアドレスより大きいアドレススペー
スに関連し、現在使用されていない記憶を統合す
る問題を緩和するある形態のインデイレクシヨン
を行う。 「ポインタ内のセグメント」 その内容が、アドレス指定される実体の部分的
な仮想メモリーアドレスであるポインタ。仮想メ
モリーアドレスの足りないセグメント部分は、内
部のセグメントポインタのセグメント部分と同じ
である為黙示的に知る事ができる。 「仮想メモリーポインタ」 その内容が、アドレス指定される実体の仮想メ
モリーアドレスであるポインタ 「優先命令」 リング０において実行されなばならない命令 「手続き」 同時性を持たぬプロセサにより実行可能なネー
ムを付されたソフトウエア機能即ちアルゴリズム
（算法）で、これは即ちフオートランサフルーチ
ン、ゴボルプログラム、PL／１内部手続き等で
ある。 「手続きの呼出し」 スタツクセグメント内部にスタツクフレームを
開設する為の機構 「手続きデイスクリプタ」 手続きのロケーシヨンおよびエントリポインタ
を含むワード 「手続きのセグメント」 その内容が手続き、又は手続きの部分を表わす
セグメントの形式 「プロセス」 中央又はＩ／Ｏプロセサによる同時性のない諸
命令の遂次的実行 「プロセスアドレススペース」 参照でき、あるいは制御が特定のプロセスの間
で転送可能であるメモリーアドレス 「プロセス制御ブロツク」 いかなる時でもプロセスの状態を規定するのに
必要な情報を含むデータ（定義され、認識可能な
ハードウエア） 「プロセス群」 通常単一のジヨブステツプの実施に必要なプロ
セスの関連するセツト 「プロセス群ビルダ」 その動作がリンクされたモジユールを生じる静
止リンカーの部分 「プロセス群ローダ」 リンクされたモジユールにおける最終的解を行
い実行可能なプロセス群を発生し、次いでプロセ
ス群をメモリーにロードし、その実行を開始する
オペレーテインシステム設備 「プロセス群表」 Ｐ表の項参照 「プロセスのリンク」 レデイ状態プロセス又は待機プロセスキユーへ
のエントリ 「プロセスの状態」 CPUのプロセスの動的状態、例えば実行、レ
デイ、待機、又は中継状態 「プロセスのスイツチ」 １つのプロセスを中央処理装置から切離し、別
の装置に関連させるハードウエアの機能 「プロセスの同期」 各プロセス間の非同期動作を関連させる様動作
する諸機能。一般にこれらの機能はセマフオアお
よびP.V操作を含む。 「プロセサ」 データを受取り、これを処理し、結果を与え、
記憶されたプログラムに応答してその演算のシー
ケンスを制御する事のできるユニツトで、狭義に
は中央処理装置、広義には中央処理装置、周辺装
置処理装置、又はハードウエア／ソフトウエア処
理装置を意味する。 「プログラム」 ある問題を解決する為に必要な手続きおよび関
連情報に仕様書、即ちコンピユータにより実行さ
れデータについて演算してユーザのジヨブ又はそ
のジヨブのある位相を実施する順序を付した命令
集。 「プログラムの実行」 プログラムの仕様書に従うプロセスの操作 「保護」 ハードウエアおよびソフトウエアにより強化さ
れ、各プロセスが相互に干渉し、あるいは不適正
な方法で相互のアドレススペースが共有される事
を防止する機能 「Ｐ表」 各々がプロセス制御ブロツクの起点を指示する
エントリを含むハードウエア定義によるデータ構
造。Ｐ表エントリは、いかなる時もプロセス群を
含むPCBの全セツトを指示する。又、プロセス群
表とも呼ばれる。 「Ｑ／PR／RDY」 レデイ状態にあるプロセスのキユー、即ちレデ
イ状態キユー 「キユー（待ち行列）」 情報、プロセス又は利用度を待機する実体の順
序を付したリスト 「レデイ状態」 関連するプロセサはないが、プロセサを除く全
ての必要な資源が実行状態への変更に利用可能で
あるプロセスの状態 「記録」 １つの現実世界の物象を表わすデータの一要
素。例えば、従業員を示す「人員」記録、顧客を
示す「顧客」記録、買付けを示す「購入注文」記
録。 「記録のクラス」 各記録が唯一の記録クラスを許容する様に定義
された類似記録のセツト。例としては、全人員の
記録、全顧客の記録、全購入注文の記録等。 「記録デイスクリプタ」 記録構造の発生、認識、および破壊において使
用される情報の構造。記録デイスクリプタは単一
の記録クラスに関する。 「相対アドレス」 ある対象の他に対する増減ロケーシヨン 「再配置」 主記憶装置における１ロケーシヨンからその以
前のロケーシヨンの全ての必要な参照の調整を含
む他のロケーシヨンへのセグメントの移動 「リターン」 ある手続きが、他の手続きにエントリした点の
直後の点における手続きの動作を再び行うのに必
要な機能および演算 「リング」 あるセグメントに対するプロセスの呼出しの読
出し、書込み、および実行を制限するセグメント
の保護属性 「ロールイン」 新らしいプロセスに対してあるプロセサの制御
を行うのに必要な演算の実施 「ロールアウト」 あるプロセスによるプロセサの制御を止めるの
に必要な演算の実施 「実行状態」 実行中のプロセス（CPUに接続された）の動
的な状態 「スクラツチパツドメモリー」 局部記憶ユニツトとしても知られるCPU制御
情報を記憶する為のALUにおける256ロケーシヨ
ン 「スケジユーリング」 演算のシーケンスの決定 「科学演算用レジスタ」 ２進法の浮動小数点数の操作に使用される64ビ
ツトのレジスタ。システムが科学演算用である時
本発明において４つの科学演算用レジスタがあ
る。 「セグメント」 １単位として取扱われる隣接する主メモリース
ペース 「セグメンテーシヨン」 主メモリーの単一の線形記憶の代りにセグメン
トと呼ばれる論理的組分けへの分割 「セグメントベース」 セグメントの現在の起点。これはセグメントデ
イスクリプタの１ワードにおける各フイールドの
１つ 「セグメントデイスクリプタ」 セグメントの特性の定義を行うセグメント表へ
のエントリ、即ちセグメントデイスクリプタの指
示 「セグメント化されたアドレス」 有効アドレスの項参照 「セグメント番号」 セグメント表番号（プロセスの選択されたセグ
メント表の１つ）からなる特定のセグメント、お
よび選択された表のセグメント表のエントリの識
別 「セグメントの相対アドレス」 アドレスの生成の間、絶対アドレスを得る為に
セグメントベースに加えられる最後の数値 「セグメント表」 プロセスのそのセグメントに対するアドレス指
定能力を確保する為に使用されるセグメントデイ
スクリプタを含む表。あるプロセスのセグメント
表の収集は前記プロセスに対するアドレススペー
スを定義する。 「セグメント表エントリ」 セグメント表における一項目。 各セグメント表エントリはセグメントデイスク
リプタである。 「セグメント表ワード」 あるプロセスのセグメント表を指示するセグメ
ント表ワード配列に対するエントリ。この配列は
プロセス制御ブロツク内の２つのアドレススペー
スワードの１つにより指示される。 「セマフオア」 各プロセス間の通信を制御する為に使用される
データ構造 「セマフオアブロツク」 セマフオアデイスクリプタの宣言のみを含むデ
ータブロツク 「セツト」 １つ以上の記録の収集。このセツトの定義であ
る１つの「オーナー」記録を有し、零、１つ以上
の「メンバー」記録を有する。１セツトは、順序
付けられて以下の意味を与える。即ち、 「最初のメンバー」 「最後のメンバー」 「次のメンバー」 「前のメンバー」 「セツトクラス」 セツトクラスとは以下に対する規則に基くセツ
トのネームを付した収集である。即ち、 セツトの割役 セツト発生の選択 セツトの順序付け １つのセツトは唯１つのセツトクラスのメンバ
ーである。１つの記録は１セツトクラス内の唯１
つのセツトの１メンバーであり得る。 「セツトデイスクリプタ」 セツト構造に関する初期設定、挿入、検索、お
よび除去において使用される情報構造。１セツト
デイスクリプタは単一のセツトクラスに関する。 「スタツク」 後入れ先出し方式によるデータの受入れ、記憶
および検索の許容を行う機構。スタツクフレーム
と呼ばれる多数の隣接する部分からなる。 「スタツク動作領域」 保管領域、呼出し側の命令カウンタ、パラメー
タスペースおよび局部変数−簡潔にいえば呼出さ
れた手続きの実行に最も役に立つ現在のフレーム
のデータに対するポインタを保持する現在のスタ
ツクフレームの部分 「スタツクベースワード」 あるプロセス制御ブロツクにおいてプロセスと
関連するリング０，１および２に対するスタツク
セグメントのセグメント分割されたアドレスを含
む３ワードのグループ 「スタツクフレーム」 単一の手続き呼出しに対して記憶されたデータ
を保持するスタツクセグメントの隣接部分 「スタツク演算」 スタツクに対するおよびスタツクからの情報の
記憶および検索のプツシユダウンおよびポツプア
ツプ操作。実際には、スタツクに記憶される情報
の参照に用いられるポインタの操作。 「スタツクオーバーフロー（桁あふれ）」 更に情報をスタツクに記憶させようとして利用
可能なスペースが保持できない動作。これはハー
ドウエアにより検出される。 「スタツクレジスタ」 Ｔレジスタの項参照 「スタツクセグメント」 スタツクを含むプロセスのセグメント 「静止リンキング」 ソース手続きのコンパイルと前記手続きの対象
の形態の実行との間の中間ステツプ。リンキング
は前記手続きに対してなされた外部の参照をリゾ
ルブ（resolve）する 「状態レジスタ」 現在実行中の手続きの状態を規定する８ビツト
のレジスタ 「スワツピング」 セグメントを２次記憶装置に書出す事によりセ
グメントにより占有される主メモリースペースの
解除。２次記憶装置に対する実際の書込みは、セ
グメントが最後に読込まれた為もしセグメントが
変更されていなければ抑制できる。 「同期」 時間的に固定された関係を有する２つ以上のプ
ロセスの同期的実行。 「システムベース」 全ての情報構造に対する基幹部として動作する
主メモリーにおける固定領域 「タスク」 非同期命令の１つの流れのみからなるユーザ固
有の最小単位 「Ｔレジスタ」 手続きのスタツクの最初のセグメント分割され
たアドレスを含むソフトウエアから見えるハード
ウエアレジスタ 「単位記録制御装置」 カード装置、紙テープ装置、および印刷装置の
如き単一記録装置に関連する周辺装置サブシステ
ムの要素 「ユーザプロセス群」 どのジヨブとも独立に存在するシステムプロセ
ス群とは別の任意のジヨブステツプの内部表示 「空白インデイケータ」 CPの制御を行うプロセスがそれ自体を中断し
た即ちCPU内にはCJPがない事を示すハードウエ
ア構造でALUの補助レジスタ内に位置する。 「仮想メモリー」 物理的メモリーの大きさに無関係にプログラマ
ににコード化を行わせるアドレス指定概念で、仮
想メモリーの管理装置が自動的に主メモリーと２
次記憶装置との間にセグメントの交換を管理す
る。 「Ｖ操作」 ある事象の完結のプロセス間の信号発信の為に
意図された機械命令。このＶ操作は指示されたセ
マフオアについて演算する。 略記方式 ACU ：アドレス制御ユニツト ALU ：算術／論理ユニツト AS ：アドレスシラブル ASW ：アドレススペースワード BAR ：境界アドレスレジスタ BCD ：２進化10進数 BR ：ベースレジスタ CCE ：チヤンネルコマンドエントリ CCU ：チヤンネル制御ユニツト CMRN：呼出側最大リング番号 CCW ：チヤンネルコマンドワード CET ：現状態エントリタイム CIA ：制御記憶装置インターフエイスアダプタ CJP ：現在実行中のプロセス CPU ：中央処理装置 CU ：コンピレーシヨンユニツト CSU ：制御記憶ユニツト Ｄ ：変位 DMU ：データマネージメントユニツト DA ：機器アダプタ EAR ：有効アドレスリング EXW ：例外ワード GR ：汎用レジスタ GTW ：Ｇ表ワード IC ：命令カウンタ IFU ：命令取出しユニツト Ｉ／Ｏ ：入出力 IOC ：入出力制御装置 IPQW：内部プロセスキユーワード IR ：インデツクスレジスタ ITBB：ベースレジスタへのインデイレクシヨン ITS ：セグメントへのインデイレクシヨン Ｊ ：ジヨブ JCL ：ジヨブ制御用言語 JTW ：Ｊ表ワード LCT ：論理チヤンネル表 LIFO：後入れ先出し LSU ：局部記憶装置メモリー又はスクラツチ
パツドメモリー MBZ ：零でなければならない MOS ：金属酸化膜半導体 MAXR：手続きが実行できる最大リング番号。
MAXRはSEG EPのセグメントデイスク
リプタに見出される。 MSC ：大容量記憶装置制御装置 MTC ：磁気テープ制御装置 NFS ：非機能的状態 NPRN：新らしいプロセスリング番号 NJP ：現在実行中のプロセスを置換する新らし
いプロセス PCB ：プロセス制御ブロツク PCT ：物理的チヤンネル表 PCU ：周辺装置制御ユニツト PL／１：プログラミング言語／１ PMW ：プロセス主ワード Ｑ／PR／RDY：レデイ状態のプロセスのキユー RD ：読出しリング RHU ：ハードウエア用途の為にリザーブされ
た RPW ：実行プロセスワード RSU ：ソフトウエア用途の為にリザーブされ
た RTA ：レデイ状態時間のアカウンテイング RTO ：残り時間切れ SBW ：スタツクベースワード SEG ：セグメント番号 SKW ：スタツクワード SEG_EP：手続きデイスクリプタにおいて見出さ
れたエントリ点を含むセグメント SEG_PD：手続きデイスクリプタを含むセグメン
ト SR ：科学演算用レジスタ SRA ：セグメント相対アドレス STE ：セグメント表エントリ STN ：セグメント表番号 STR ：状態レジスタ STW ：セグメント表ワード STWA：セグメント表ワード配列 Ｔ ：Ｔレジスタ（スタツクレジスタ） URC ：ユニツト記録制御装置 WR ：書込みリング WTA ：書込み時間アカウンテイング

【図面の簡単な説明】

第１図は本発明によるマルチプログラミンシス
テムのブロツクダイヤグラム、第２図は本発明に
用いられる各種のハードウエアの略図、第３図は
第２図に示されるレジスタにおける記憶領域のリ
ザーブされた領域に使用される用語の略記、第４
図は本発明に使用される機械のプロセス制御ブロ
ツクの略図、第５図はプロセス制御ブロツクをア
ドレス指定するシステムの略図、第６図は本発明
を用いるコンピユータシステムのシステムベース
の略図、第７Ａおよび７Ｂ図は本発明を用いるコ
ンピユータシステムのスタツクセグメントとスタ
ツクフレームの略図、第８図は本発明のコンピユ
ータシステムにおけるＧセグメント、特にＧ−Ｏ
セグメントにおけるプロセスのキユーのアドレス
指定の為のシステムの略図、第９図は本発明を用
いたコンピユータシステムのプロセスおよびプロ
セスリンキングのキユーを示すＧ−Ｏセグメント
の展開略図、第１０Ａ乃至１０Ｌ図はPCBにおけ
る諸構造部のブロツクダイヤグラム、第１１Ａ乃
至１１Ｒ図はシステムベースにおける諸構造部の
ブロツクダイヤグラム、第１２図はシステムベー
スとPCB構造部を用いるユーザセグメントとシス
テムセグメントのアドレス指定計画の略図、第１
３Ａ乃至１３Ｃ図は本発明の制御ユニツトの略
図、第１４Ａ乃至１４Ｉ図は本発明を用いるコン
ピユータシステムのフアームウエアにおけるデイ
スパツチヤユニツトのフローチヤート、第１５Ａ
乃至１５Ｈ図はセツト命令に使用される記録とそ
れらのポインタの略図、第１６Ａ乃至１６Ｃ図は
ページを記述するデータベースページフオーマツ
トとデイスクリプタの略図、第１７図は主メモリ
ーにデータベースのページを見出す為に用いられ
たフアームウエアのフローチヤート、第１８Ａお
よび１８Ｂ図はデータベース命令により使用され
るセツトおよび記録を記述するデイスクリプタの
略図、第１９Ａ図乃至１９Ｆ図はデータベース命
令により使用される命令フオーマツトの略図、お
よび第２０Ａ乃至２０Ｅ図はフアームウエア／ハ
ードウエアにおけるデータベース直接発見命令の
フローチヤートである。 １０１……処理装置サブシステム、１０２……
記憶装置サブシステム、１０３……周辺装置サブ
システム、１０４……中央処理装置（CPU）、１
０５……入出力制御ユニツト（IOC）、１０６…
…周辺装置制御ユニツト、１０７……機器アダプ
タ、１０８……周辺装置入出力機器、１０９……
主メモリーシンクロナイザ、１１０……バツフア
記憶装置、１１１……計算ユニツト、１１２……
エミユレーシヨン設備（エミレータ）、１３０…
…制御記憶装置、２０１……汎用レジスタ
（GR）、２０２〜２０３……スタツクレジスタ、
２０４〜２０５……フオーマツト、２０６……境
界アドレスレジスタ（BAR）、２０７……状態レ
ジスタ（STR）、４００……プロセス制御ブロツ
ク（PCB）、５０１……ベースアドレスレジスタ
（BAR）、５０２……システムベース、５０３…
…Ｊ表（エントリ）、５０５……Ｊ表ポインタ、
７０１……スタツクフレーム、７０２……Ｔレジ
スタ、７０３……保管領域、７０４……通信領
域、８０１……Ｇ表、８０２……GOセグメン
ト、８０３，８０５……プロセスリング（キユ
ー）、９０１……ポインタ、９０２……ヘツド、
９０３〜９０４……セマフオア、９０５……キユ
ー、１００１……能力バイト、１００２……優先
順位バイト、１００３……状態バイト、１００４
……DEXT番号、１００５……アカウントモード
ビツト、１００６……科学モードビツト、１００
７……コードモードビツト、１００８……最初の
４ビツト、１００９……次の４ビツト、１０１０
……動作フイールドビツト（Ａ）、１０１１……
中断フイールドビツト（Ｓ）、１０１２……サブ
ステートフイールド（SS）、１０１３……中間演
算フイールド（MOI）、１０１４……拡張デコー
ルモードビツト、１０１６……状態バイト、１０
１７，１０１９……MBZフイールド、１０１８
……マルチプロセサバイト、１０１９……MBZ
フイールド、１０２６……STWSZフイールド、
１０２７……STWAフイールド、１０２８……
MBZフイールド、１０３０……ATGフイール
ド、１０３１……RINGフイールド、１０３２…
…セグメント相対アドレス（SRA）、１０３３…
…TAGフイールド、１０３４……RINGフイール
ド、１０３６……TAGフイールド、１０３７…
…RINGフイールド、１１０２……Ｊ表ポイン
タ、１１０５……インデイケータ、１１０７……
プロセス制御ブロツクポインタ、１１０９……Ｇ
表ポインタ、１１１０……存在インデイケータ、
１１１３……フラツグフイールド（Ｕ）、１１１
４……書込まれたフラグフイールド（Ｗ）、１１
１５……ゲーテイングインデイケータ、１１１６
……ベースフイールド、１１１７……RSUフイ
ールド、１１１８……MBZフイールド、１１１
９……SIZEフイールド、１１２０……MBZフイ
ールド、１１２３……MBZフイールド、１１２
５，１１２８，１１３１……MFSフイールド、
１１２６〜１１２７……再トライカウントフイー
ルド、１１２９……PRIフイールド、１１３０…
…ABフイールド、１１３２……ARNフイール
ド、１１３３……J.Pフイールド、１１３６……
連番フイールド、１１３９……上限、１１４０，
１１４１……チヤンネル番号（CN）、１１４２〜
１１４４……フイールド、１１４８……MBZフ
イールド、１１４９……Ｇフイールド、１２０１
……ベースレジスタ、１２０２……境界アドレス
レジスタ、１２０４……Ｊ表、１２０５……Ｐ
表、１２０６……プロセス制御ブロツク
（PCB）、１２１１……ユーザセグメント、１２１
２……Ｇセグメント表、１２１３……キユー、１
２１４……セグメント、１２１５……システムベ
ース、１２１６……Ｊ表エントリ、１３０１……
制御記憶ユニツト（CSU）、１３０２……制御記
憶インターフエイスアダプタ（CIA）、１３０３
……制御記憶ローダ（CSL）、１３０４……制御
ロードユニツト（CLU）、１３０６……中央処理
装置、１３０７……汎用レジスタ、１３０８……
ベースレジスタ、１３０９……科学データレジス
タ、１３１０……Ｔレジスタ、１３１１……状態
レジスタ、１３１２……命令カウンタ、１３１３
……ハードウエア制御マスクレジスタ、１３１５
……スクラツチパツドメモリー、１３１７……算
術論理ユニツト（ALU）、１３１８……命令取出
しユニツト（IFU）、１３１９……アドレス制御
ユニツト（ACU）、１３２０……システムクロツ
ク、１３２１……データマネージメントユニツト
（DMU）、１３２５……制御記憶ワード、１３２
６……遂次タイプフイールド、１３２７……ブラ
ンチング／マイクロOPフイールド、１３２８…
…内容生成指示、１３２９……データからバスへ
のフイールド、１３３０……マイクロOPフイー
ルド、１３３１……チエツキングフイールド
（Ｐ）、１３３３……制御記憶配列、１３３５……
ブロツク、１３３７……KSレジスタ、１３３８
……インクリメンタ、１３３９……割込みリター
ンレジスタ（KA）、１３４０……KUレジスタ、
１３４１……コマンド、１３４３……局部レジス
タ、１３４４……QMBバス、１３４６……リタ
ーンレジスタ、１３４７……KTリターンレジス
タ、１３４９……KVリターンランチレジスタ、
１３５１……デコードロジツク、１３５２……比
較ロジツク、１３５５……保全パネル、１３５７
……読出しラツチ、１３５９……マイクロOPデ
コーダ、１３６０〜１３６５……ANDゲート、
１５０１，１５１０……タイプのフイールド、１
５０２……記録フイールド、１５０３，１５１１
……長さのフイールド、１５０４，１５１２……
記録体、１５０５，１５１３……ポインタシーケ
ンスフイールド、１５２０……次のポインタフイ
ールド、１５２１……前のポインタフイールド、
１５２４……オーナポインタフイールド、１５３
２……最初のポインタフイールド、１５３３……
最後のポインタフイールド、１６０１……ページ
ヘツダ、１６０２……行オフセツト配列、１６０
３……オフセツト、１６０４……Ｄ−スイツチ、
１６１０，１６１２……記録、１６２２……領域
番号、１６２３……桁送りカウント、１６２４…
…頁番号、１６２５……セグメント番号、１６２
６……最終頁インデイケータ、１６３０……
MBZフイールド、１６３２……変位、１８０２
……Ｐフイールド、１８０３……セツトデイスク
リプタ、１８０４……他のポインタフイールド、
１８０５……セツト編集モードフイールド
（Ｋ）、１８０６……変位フイールド、１８２０…
…Ｆフイールド、１８２１……記録タイプフイー
ルド、１８２２……記録長さフイールド、１９１
０，１９２０，１９３０……演算コード、１９１
１，１９２３，１９３３，１９３５……MBZフ
イールド、１９１２，１９３４……ベースレジス
タ番号（補数コード）、１９２１，１９３１，１
９３２……補数コード、１９２４……論理削除フ
イールド、１９２５……ポインタモードフイール
ド、１９２６……BRフイールド、１９４１，１
９５１……タイプフイールド、１９４２，１９５
２……ベースレジスタフイールド、１９４３，１
９５３……アドレスシラブル、１９５４……
MBZフイールド、１９５５……ベースレジスタ
番号、１９５７……MBZフイールド、１９６０
……演算コード、１９６１……基本フイールド、
１９６２……タイプフイールド、１９６３……Ｐ
フイールド、１９６５……最初−次−前ポインタ
フイールド、１９６６……変位フイールド、１９
６７……BRフイールド。

Claims (1)

1. 【特許請求の範囲】 １ アドレス指定可能なスペースの複数個のセグ
   メントからなるメモリーを有し、 各セグメントは１つのセグメント番号によつて
   識別され、１つ以上の記録のセツトを記憶するも
   のであり、 各セツトは１つのオーナー記録と１つ以上のメ
   ンバー記録とを有し、 各記録はそのセグメント番号と、該セグメント
   内でその記録を予め定められた記憶位置から相対
   的に位置決めするためのオフセツトアドレス情報
   とによつて前記メモリー内で位置決めされ、 前記複数のセツトの各々の中の各記録は、その
   セツト内の他の複数の記録の内の所定のもの即ち
   ポイント記録の夫々の識別を与えるための１つ以
   上のデータベースポインターを記憶しており、 各ポインターは、それによつて前記セツトの予
   め定められた記録に関して相対的に識別される前
   記ポイント記録の記憶位置を表すような、 内部にプログラムされたデータ処理装置におい
   て、 (a) データベース記録を直接取り出す命令のアド
   レスシラブルにより前記複数のセツトの内の１
   つの中の、１つの記録から前記データベースポ
   インターの内の１つをアクセスし、該ポインタ
   ーを第１の一時的レジスタへ転送するための第
   １の手段と、 (b) 前記セツトの内の所用のものを保持する前記
   メモリーの１区分の実際の構造を定義し、かつ
   該１区分が存在するセグメントの番号を含む、
   デイスクリプタを記憶位置から得るために、前
   記第１の一時的レジスタ内の前記データベース
   ポインターの内容のフイールドに応答する第２
   の手段と、 (c) 前記セツト中の表から、前記セツト内の予め
   定めた記憶位置に関する前記ポイント記録の各
   セツト内相対位置即ちオフセツトを得るため
   に、前記第１の一時的レジスタ内の前記データ
   ベースポインタの内容のもう１つのフイールド
   に応答する第３の手段と、 (d) 前記ポイント記録を保持するメモリーの記憶
   位置の表示を得るために、前記セグメント番号
   と前記ポイント記録の相対手段即ちオフセツト
   とを第２の一時的レジスタへロードするための
   第４の手段と、 から成る、前記ポイント記録のポインターの識別
   情報をそのメモリー中の記憶位置の表示に自動的
   に変換するための装置。