JPS6113320A - 基準電圧回路 - Google Patents
基準電圧回路Info
- Publication number
- JPS6113320A JPS6113320A JP13371784A JP13371784A JPS6113320A JP S6113320 A JPS6113320 A JP S6113320A JP 13371784 A JP13371784 A JP 13371784A JP 13371784 A JP13371784 A JP 13371784A JP S6113320 A JPS6113320 A JP S6113320A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- voltage
- input terminal
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000001052 transient effect Effects 0.000 abstract description 3
- 230000000630 rising effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野」
本発明は、直流基準電圧回路に関する。
従来の回路は第２図に示すように、電源端子、１と共通
端子２との間に、基準バイアス電圧設定回路３力ｉ設け
られる。その基準電圧端子３１に所定の基準電圧が設定
され、抵抗Ｒ９容量Ｃからなる低域フィルタを介して電
圧ホロワ４の入力端子に印加される０ 電圧ホロワ４の出力端子から基準電圧が出力される。電
圧ホロワ４は入力インピーダンスが高く、出力インピー
ダンスが低い電圧利得１の回路であって、インピーダン
ス変換をなすから、その結果、電源インピーダンスの低
い基準電圧源を作成しているＯ 抵抗Ｒ２容蓋Ｃからな
る低域フィルタは、電源から混入するリップル成分など
の不要の信号成分を遮断するために設けたものである。
端子２との間に、基準バイアス電圧設定回路３力ｉ設け
られる。その基準電圧端子３１に所定の基準電圧が設定
され、抵抗Ｒ９容量Ｃからなる低域フィルタを介して電
圧ホロワ４の入力端子に印加される０ 電圧ホロワ４の出力端子から基準電圧が出力される。電
圧ホロワ４は入力インピーダンスが高く、出力インピー
ダンスが低い電圧利得１の回路であって、インピーダン
ス変換をなすから、その結果、電源インピーダンスの低
い基準電圧源を作成しているＯ 抵抗Ｒ２容蓋Ｃからな
る低域フィルタは、電源から混入するリップル成分など
の不要の信号成分を遮断するために設けたものである。
従来の回路の低域フィルタは主として電源リップルを除
去するために設けたものであるから、時定数をかなシ大
きくとる。そのため、電源投入時の過渡状態では容量Ｃ
の端子電圧すなわち電圧ホロワ４の入力端子が基準電圧
に上昇するまでにかな少時間を要する欠点があった。
去するために設けたものであるから、時定数をかなシ大
きくとる。そのため、電源投入時の過渡状態では容量Ｃ
の端子電圧すなわち電圧ホロワ４の入力端子が基準電圧
に上昇するまでにかな少時間を要する欠点があった。
本発明の目的は、電源投入時の出力立上シ特性が良好で
、しかもリップル含有率の少ない基準電圧を得ることの
できる基準電圧回路を提供することにある。
、しかもリップル含有率の少ない基準電圧を得ることの
できる基準電圧回路を提供することにある。
本発明では、従来の基準電圧回路において、基準バイア
ス電圧設定回路には、基準電圧端子のｔｌかに基準電圧
よシ低い電圧のバイアス出力端子を、 電源端子と共通
端子との間には、トランジスタＱ、・トランジスタＱ２
をそれぞれ各入力トランジスタとする差動増幅回路を。
ス電圧設定回路には、基準電圧端子のｔｌかに基準電圧
よシ低い電圧のバイアス出力端子を、 電源端子と共通
端子との間には、トランジスタＱ、・トランジスタＱ２
をそれぞれ各入力トランジスタとする差動増幅回路を。
電圧ホロワの入力端子と電源端子との間には、電流スイ
ッチ用のトランジスタＱ３を有する電流路を、それぞれ
附加して設け、前記差動増幅回路のトランジスタＱ、の
ベースを前記バイアス出力端子に、トランジスタＱ２の
ベースに前記電圧ホロワの入力端子に、それぞれ接続す
るとともに、トランジスタＱ、に流れる電流によってト
ランジスタＱ３をオンにして前記電流路を閉成する手段
を有している。
ッチ用のトランジスタＱ３を有する電流路を、それぞれ
附加して設け、前記差動増幅回路のトランジスタＱ、の
ベースを前記バイアス出力端子に、トランジスタＱ２の
ベースに前記電圧ホロワの入力端子に、それぞれ接続す
るとともに、トランジスタＱ、に流れる電流によってト
ランジスタＱ３をオンにして前記電流路を閉成する手段
を有している。
差動増幅回路の構成は種々あるが、いずれも共通端子に
対する２つの入力端子の電位の大小によって電流分岐が
交替する。最も簡単な回路として、２つのトランジスタ
Ｑ、ＩＱ２を並列に接続し、エミッタを共通にしてエミ
ッタ抵抗で帰還作用をもたせれば、トランジスタＱ、ｆ
Ｑ２のベース電位の大小で交替的にトランジスタＱ、ｅ
Ｑ２がオンオフする。基準バイアス電圧設定回路には、
基準電圧端子と、それより低い電圧のバイアス出力端子
とがあるが、電源投入時には、低域フィルタの時定数が
大きいため、電圧ホロワの入力端子の電圧は零から徐々
に上昇する。
対する２つの入力端子の電位の大小によって電流分岐が
交替する。最も簡単な回路として、２つのトランジスタ
Ｑ、ＩＱ２を並列に接続し、エミッタを共通にしてエミ
ッタ抵抗で帰還作用をもたせれば、トランジスタＱ、ｆ
Ｑ２のベース電位の大小で交替的にトランジスタＱ、ｅ
Ｑ２がオンオフする。基準バイアス電圧設定回路には、
基準電圧端子と、それより低い電圧のバイアス出力端子
とがあるが、電源投入時には、低域フィルタの時定数が
大きいため、電圧ホロワの入力端子の電圧は零から徐々
に上昇する。
そこで当初は、バイアス出力端子の電圧は電圧ホロワ入
力端子の電圧より高い。その状態では、バイアス出力端
子にベースが接続されているトランジスタＱ、がオンで
あり、トランジスタＱ２はオフになってｂる。このとき
トランジスタＱ。
力端子の電圧より高い。その状態では、バイアス出力端
子にベースが接続されているトランジスタＱ、がオンで
あり、トランジスタＱ２はオフになってｂる。このとき
トランジスタＱ。
を流れる電流によって電源端子と電圧ホロワの入力端子
との間の電流路の電流スイッチ用のトランジスタＱ は
オンとなるＯ従って、電圧ホ０ワの入力端子に接続され
ている低域フイルタノ容量がトランジスタＱ３を流れる
。電流により急速に充電される。そして電圧ホロワの入
力端子電圧がバイアス出力端子の電圧を超すと、トラン
ジスタＱ、はオフ、トランジスタＱ、はオンと切替わる
。それ以降、トランジスタＱ５はオフとな夛、電流路は
開放され、定常状態に移行する。
との間の電流路の電流スイッチ用のトランジスタＱ は
オンとなるＯ従って、電圧ホ０ワの入力端子に接続され
ている低域フイルタノ容量がトランジスタＱ３を流れる
。電流により急速に充電される。そして電圧ホロワの入
力端子電圧がバイアス出力端子の電圧を超すと、トラン
ジスタＱ、はオフ、トランジスタＱ、はオンと切替わる
。それ以降、トランジスタＱ５はオフとな夛、電流路は
開放され、定常状態に移行する。
このように電流投入の過渡状態では、電圧ホロワの入力
端子の容量が、電源端子との間に設けられた電流路で別
に充電され、その電圧上昇が早くなる〇 〔実 施 例」 本発明の一実施例を、第１図の回路ブロック図にもとす
いて説明する。基準バイアス電圧設定回路５はダイオー
ドＤ、〜Ｄ６．抵抗Ｒ，，Ｒ２のストリングから形成さ
れ、基準電圧端子３１の他にバイアス出力端子５２ヲ有
している。基準電圧端子３１は抵抗Ｒ２容量Ｃからなる
低域フィルタを介して電圧ホロワ４の入力端子５に接続
され差動増幅回路６のトランジスタＱ＋ ＋ ９２のベ
ースはそれぞれバイアス出力端子３２．入力端子５と接
続される。さらに前記入力端子５は電源端子１との間に
トランジスタＱ、全介して電流路を形成している。トラ
ンジスタＱ３と差動増幅回路６のトランジス′りＱ、の
コ・レクタ側に接続されたトランジスタＱ４ とは、
ミラー回路になっていて、トランジスタＱ１ に電流
が流れるとトランジスタＱ３にも電流が流れる。つまり
前記電流路を形成する手段をこのミラー回路で実現して
いる。
端子の容量が、電源端子との間に設けられた電流路で別
に充電され、その電圧上昇が早くなる〇 〔実 施 例」 本発明の一実施例を、第１図の回路ブロック図にもとす
いて説明する。基準バイアス電圧設定回路５はダイオー
ドＤ、〜Ｄ６．抵抗Ｒ，，Ｒ２のストリングから形成さ
れ、基準電圧端子３１の他にバイアス出力端子５２ヲ有
している。基準電圧端子３１は抵抗Ｒ２容量Ｃからなる
低域フィルタを介して電圧ホロワ４の入力端子５に接続
され差動増幅回路６のトランジスタＱ＋ ＋ ９２のベ
ースはそれぞれバイアス出力端子３２．入力端子５と接
続される。さらに前記入力端子５は電源端子１との間に
トランジスタＱ、全介して電流路を形成している。トラ
ンジスタＱ３と差動増幅回路６のトランジス′りＱ、の
コ・レクタ側に接続されたトランジスタＱ４ とは、
ミラー回路になっていて、トランジスタＱ１ に電流
が流れるとトランジスタＱ３にも電流が流れる。つまり
前記電流路を形成する手段をこのミラー回路で実現して
いる。
いま、電源端子１に一電源投入を行なうと、基準電圧端
子５１ Ｋは、ｖ４＋ｖ５＋ｖ６＋〔ｖｃｃ−（ｖ、＋
ｖ２＋Ｖ、 ＋Ｖ４＋Ｖ５＋Ｖ６） Ｊ Ｘ （Ｒ２／
Ｒ，＋Ｒ２）なる基準電圧が設定される。こ＼でＶ、〜
覧はそれぞれダイオードＤ、〜Ｄ６の順方向電圧、ｖｅ
ｃは電源電圧である。バイアス出力端子３２には（Ｖ、
＋Ｖ５＋Ｖ６）なるバイアス電圧が生ずる。基準電圧
はバイアス電圧より高いが、電圧ホロワ４の入力端子５
の電圧が基準電圧に等しくなるまでには、容量Ｃを光電
するために時間がか＼るＯそれまでの間で、差動増幅回
路６のトランジスタＱ、のペース電位カトランリスタＱ
２のベース電位より高イ間はトランジスタＱ、のみオン
、トランジスタＱ２はオフになっている。トランジスタ
９４ヲ流れる電流はトランジスタ９４ヲ流れるのでトラ
ンジスタＱ４とペースが共通に結ばれているトランジス
タＱ３も導通状態になる。このため電源端子１から、コ
ンデンサｃｉ充電する電流が流れる。ミラー回路である
から、トランジスタＱ４ｐ Ｑ５が同一％性をもつトラ
ンジスタならば、この光電電流はトランジスタＱ４’（
ｒ流れる電流に等しく、かなり大きいので急速に、容量
Ｃの端子電圧、すなわち電圧ホロワ４の入力端子５の電
圧は正規の基準電圧に上昇する。入力端子５の電圧がバ
イアス出力端子３２の電圧より大きくなると、差動増幅
回路６の電流は反転し、トランジスタＱ。
子５１ Ｋは、ｖ４＋ｖ５＋ｖ６＋〔ｖｃｃ−（ｖ、＋
ｖ２＋Ｖ、 ＋Ｖ４＋Ｖ５＋Ｖ６） Ｊ Ｘ （Ｒ２／
Ｒ，＋Ｒ２）なる基準電圧が設定される。こ＼でＶ、〜
覧はそれぞれダイオードＤ、〜Ｄ６の順方向電圧、ｖｅ
ｃは電源電圧である。バイアス出力端子３２には（Ｖ、
＋Ｖ５＋Ｖ６）なるバイアス電圧が生ずる。基準電圧
はバイアス電圧より高いが、電圧ホロワ４の入力端子５
の電圧が基準電圧に等しくなるまでには、容量Ｃを光電
するために時間がか＼るＯそれまでの間で、差動増幅回
路６のトランジスタＱ、のペース電位カトランリスタＱ
２のベース電位より高イ間はトランジスタＱ、のみオン
、トランジスタＱ２はオフになっている。トランジスタ
９４ヲ流れる電流はトランジスタ９４ヲ流れるのでトラ
ンジスタＱ４とペースが共通に結ばれているトランジス
タＱ３も導通状態になる。このため電源端子１から、コ
ンデンサｃｉ充電する電流が流れる。ミラー回路である
から、トランジスタＱ４ｐ Ｑ５が同一％性をもつトラ
ンジスタならば、この光電電流はトランジスタＱ４’（
ｒ流れる電流に等しく、かなり大きいので急速に、容量
Ｃの端子電圧、すなわち電圧ホロワ４の入力端子５の電
圧は正規の基準電圧に上昇する。入力端子５の電圧がバ
イアス出力端子３２の電圧より大きくなると、差動増幅
回路６の電流は反転し、トランジスタＱ。
側は電流が遮断され、トランジスタＱ２側に電流が流れ
る。このときトランジスタＱ、ｔ−電流が遮断され、ト
ランジスタＱ３の電流による容量Ｃの充電はなくなシ、
正規の状態になる。
る。このときトランジスタＱ、ｔ−電流が遮断され、ト
ランジスタＱ３の電流による容量Ｃの充電はなくなシ、
正規の状態になる。
なお、電流スイッチ用のトランジスタ９４ヲ流通または
遮断する方法としては、トランジスタＱ４とのミラー回
路である必要はなり０例えばトランジスタ９４全抵抗で
おきかえ、その抵抗に生ずる電圧でトランジスタＱ、Ｔ
ｈ制御するようにできる。
遮断する方法としては、トランジスタＱ４とのミラー回
路である必要はなり０例えばトランジスタ９４全抵抗で
おきかえ、その抵抗に生ずる電圧でトランジスタＱ、Ｔ
ｈ制御するようにできる。
また、差動増幅回路の構成は、２つのトランジスタＱ、
、Ｑ２に限定されるものでなく、例えば入力インピーダ
ンスを高めるために上記トランジスタＱ、ｔ Ｑ２ｔ”
入力トランジスタとして、それにダーリントン接続した
トランジスタの組とすることができる。
、Ｑ２に限定されるものでなく、例えば入力インピーダ
ンスを高めるために上記トランジスタＱ、ｔ Ｑ２ｔ”
入力トランジスタとして、それにダーリントン接続した
トランジスタの組とすることができる。
以上、説明したように、本発明による回路は、電源のリ
ップルの影響をなくすために、容量の大きい低域フィル
タを基準バイアス電圧設定回路の基準電圧端子と電圧ホ
ロワとの間に設けても、電源投入時に、電源端子から直
接に容量に充電電流を流す電流路が形成されるので、立
上り特性の良い特性をもつことができる。従って、リッ
グル含有率の少なく、かつ出力立上り特性の良い基準電
圧回路が実現できる。
ップルの影響をなくすために、容量の大きい低域フィル
タを基準バイアス電圧設定回路の基準電圧端子と電圧ホ
ロワとの間に設けても、電源投入時に、電源端子から直
接に容量に充電電流を流す電流路が形成されるので、立
上り特性の良い特性をもつことができる。従って、リッ
グル含有率の少なく、かつ出力立上り特性の良い基準電
圧回路が実現できる。
第１図は本発明の一実施例のブロック図、第２図は従来
の基準電圧回路のブロック図である０１・・・ 電源端
子、 ２・・・ 共通端子、３・・・ 基準バイ
アス電圧設定回路、３１・・・ 基準電圧端子、 ３
２・・・ バイアス出力端子、４・・・ 電圧ホロワ、 ５・・・ 電圧ホロワの入力端子、 ６・・・差動増幅
回路。
の基準電圧回路のブロック図である０１・・・ 電源端
子、 ２・・・ 共通端子、３・・・ 基準バイ
アス電圧設定回路、３１・・・ 基準電圧端子、 ３
２・・・ バイアス出力端子、４・・・ 電圧ホロワ、 ５・・・ 電圧ホロワの入力端子、 ６・・・差動増幅
回路。
Claims (1)
- 【特許請求の範囲】 電源端子と共通端子との間に設けられた基準バイアス電
圧設定回路の基準電圧端子と共通端子との間に、抵抗・
容量とからなる低域フィルタを設け、前記容量の端子電
圧を電圧ホロワを介して出力する基準電圧回路において
、 前記基準バイアス電圧設定回路には、基準電圧端子のほ
かに基準電圧より低い電圧のバイアス出力端子を、電源
端子と共通端子との間 には、トランジスタＱ＿１・トランジスタＱ＿２をそれ
ぞれ各入力トランジスタとする差動増幅回路を、前記電
圧ホロワの入力端子と電源端子 との間には、電流スイッチ用のトランジスタＱ＿３を有
する電流路を、それぞれ附加して設け、前記差動増幅回
路のトランジスタＱ＿１のベースを前記バイアス出力端
子に、トランジスタＱ＿２のベースを前記電圧ホロワの
入力端子に、それぞれ接続するとともに、トランジスタ
Ｑ＿１に流れる電流によつてトランジスタＱ＿６をオン
にして前記電流路を閉成する手段を有することを特徴と
する基準電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13371784A JPS6113320A (ja) | 1984-06-28 | 1984-06-28 | 基準電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13371784A JPS6113320A (ja) | 1984-06-28 | 1984-06-28 | 基準電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6113320A true JPS6113320A (ja) | 1986-01-21 |
Family
ID=15111253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13371784A Pending JPS6113320A (ja) | 1984-06-28 | 1984-06-28 | 基準電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6113320A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112152437A (zh) * | 2020-11-16 | 2020-12-29 | 深圳市芯天下技术有限公司 | 一种用于抑制纹波的方法、电路及电荷泵 |
-
1984
- 1984-06-28 JP JP13371784A patent/JPS6113320A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112152437A (zh) * | 2020-11-16 | 2020-12-29 | 深圳市芯天下技术有限公司 | 一种用于抑制纹波的方法、电路及电荷泵 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4339677A (en) | Electrically variable impedance circuit with feedback compensation | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| JPH02174414A (ja) | 半導体集積回路装置 | |
| KR940000940B1 (ko) | 신호억압용스위칭장치 | |
| EP0132863B1 (en) | Protection circuit | |
| JPH0514582Y2 (ja) | ||
| US4816740A (en) | Mode optimized D.C. power supply | |
| EP0078347A1 (en) | Telecommunication line high-efficiency operational amplifier | |
| JPS6113320A (ja) | 基準電圧回路 | |
| US3943432A (en) | Electronic feeding bridge | |
| JPH01208011A (ja) | ジャイレータ回路を用いたリアクタンス回路 | |
| JPS6252486B2 (ja) | ||
| JPH0620167B2 (ja) | スプリアス信号低減化回路 | |
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| JPH029729B2 (ja) | ||
| JPH027715A (ja) | 信号の低ひずみスイッチングのための回路装置 | |
| JPH0145242B2 (ja) | ||
| US4513251A (en) | Miller compensation for an operational amplifier | |
| SU1224966A1 (ru) | Двухтактный усилитель | |
| SU1589377A1 (ru) | Усилитель мощности | |
| JPH0139014Y2 (ja) | ||
| KR830002297B1 (ko) | 가변이득 차동증폭기 회로 | |
| SU1056158A1 (ru) | Стабилизатор напр жени посто нного тока | |
| SU959230A1 (ru) | Преобразователь напр жени посто нного тока | |
| JPS60137127A (ja) | スイツチ回路 |