JPH01208011A - ジャイレータ回路を用いたリアクタンス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、インダクタンス特性を利用した電流制御ジャ
イレータ回路に関するものである。

従来の技術 第６図に従来例を示す。トランジスタＱ１．　Ｑ２と抵
抗Ｒ１直流電流源■０で構成される第１の差動増幅回路
と、トランジスタＱ３．Ｑ４．抵抗Ｒ２，直流電流源１
ｏで構成される第２の差動増幅回路とを、互いの出力端
子と入力端子との間で相互に接続する。具体的にはＱ＋
コレクタとＱ４ヘース。

Ｑ２コレクタとＱ３ベースｌＱ３コレクタとＱ］ベース
ｌＱ４コレクタとＱ２ベース間を各々接続する。

そして、トランジスタＱ３のベースと同Ｑ４のベース間
に容量Ｃを接続することにより、トランジスタＱ１のベ
ースと同Ｑ２のベースと間には電圧・電流特性において
インダクタンス特性が得られる。第１の差動増幅回路の
端子２３−２４間の電圧ｖ１と流れ込む電流１１は、角
周波数Ｗのときに、抵抗Ｒ１，Ｒ２，容量Ｃと直流電流
源の電流１０とによって、トランジスタのエミッタ部に
生まれるエミッタ抵抗ｒｅによって Ｖ＋＝　ｊ　ｗ（Ｒ＋＋２　ｒｅ）（Ｒｚ＋２　ｒｅ）
・Ｃ−ｉ　＋・・・・・・（１） で与えられる。ここで２ｒｅは左右のトランジスタのエ
ミッタ抵抗和を意味する。

以下、さらに動作の詳細を述べる。

交流電流ｉ＋は端子２３から入力され、トランジスタＱ
３のコレクタから同Ｑ３のエミッタに抜け、抵抗Ｒ２を
通りトランジスタＱ４のエミッタから同Ｑ４のコレクタ
を経由して端子２４に出る。

一方、交流電流１２は、端子２５からトランジスタＱ１
のコレクタと同Ｑ１のエミッタ、抵抗Ｒ１、トランジス
タＱ２のエミッタおよび同Ｑ２のコレクタを通り端子２
６に出る。以上のループで端子２３−２４間の交流電圧
Ｖ１と端子２５−２６間の交流電圧Ｖ２および交流電流
１１と同１２との間には、が成立する。

さらに、端子２５−２６間に容量Ｃを接続してあり、 が成立する。

（３）　、　（４）式から （２）と（５）式から１２を消去して ・・・・・・（６） を得る。

ここで、Ｌ−（Ｒ＋＋２　ｒｅ）（Ｒ２＋２　ｒｅ）・
Ｃとおくと Ｖｌ　＝　ｊ　ｗ　Ｌ−ｉ　Ｈ−（７）のインダクタン
ス特性が与えられる。

Ｌの値は、ＲＩ、Ｒ２＋　ｒｅ＋　Ｃの値を変えること
によって変化しうる。半導体集積回路で使用する場合、
Ｒ１，Ｒ２は拡散抵抗を使うために固定化される。また
ｒｅの値は として与えられるが、電流ＩＯの使用範囲が０．１ｍＡ
から１ｍＡであるとすると、 ２６Ω−≦−ｒ８−≦工２６０Ω　　　　　・・・・・
・（９）２ｒｅは ５２Ω−≦−２ｒｅ−≦ユ５２０Ω　　　　・・・・・
・（１０）として与えられる。

一方、容量Ｃは、ＰＮ接合間に得られる容量を使用する
と、そのＰＮ接合に印加される電圧によって変化し、通
常、±２０％の変化を与えることができる。

発明が解決しようとする課題 インダクタンス特性、すなわち、第７式におけるしの値
を外部条件を変えて変化させようとすると、まず、エミ
ッタ抵抗ｒｅを、電流ｉｏを変化させて変化させる。と
ころが、エミッタ抵抗ｒｅを変化させて抵抗外Ｒ＋　＋
　２　ｒ　ｅもしくはＲ２＋２ｒｅの値を変化させるた
めには、Ｒ，、Ｒ２を２ｒｅに見合った低い値にしなけ
ればならない。そこで、所定のしの値を得るには、容量
Ｃの値を大きい値に設定するのが安易であるが、反面、
半導体集積回路上では、容量Ｃの値を太き（設定しよう
とすると、広い面積が必要となり、経済的に合わない。

また、電流値ＩＯを変化させると、それに伴い、差動増
幅回路の入力ダイナミックレンジが変化してしまう問題
が出てくる。次に、容量Ｃが電気的に変わるようにする
場合には、容量の両端に与える直流電圧を変化させるこ
とによって、±２０％程度の変化を与えることができる
が、容１ｃは信号経路の中にあるために、信号の直流電
圧が変化すると容量が変わってしまう。容量が変化する
とインダクタンスしも変化する。信号の直流電圧が変化
するとインダクタンスＬが変化するのは特性上悪い影響
を与える。

課題を解決するための手段 本発明は、かかる問題を解決するために、第１もしくは
第２の差動増幅回路の少なくとも一方に、電流・電流変
換回路を挿入し、この挿入した電流・電流変換回路の出
力を新たに差動増幅回路の出力として他方の差動増幅回
路との間に相互配線を行ない、さらに電流１ｏは所定の
値に設定し、容量Ｃは電圧によって変化することのない
酸化膜容量にした構成の電流制御ジャイレータ回路であ
る。ただし、電流Ｉｏの設定値、容量Ｃの構造について
は、特に指定はしない。

作用 この構成によると、インダクタンスの値を電流源電流に
よって制御することができる。

実施例 第１図に本発明の第１の実施例を示す。

ここでＱ６コレクタに流れる交流電流ｉＡはＱ３に流れ
る交流電流ｉＢと電流源電流比から一方、電圧Ｖ２とｉ
ｏの関係は から また１Ａ＝ｉ＋から 次に、ｖｌと１２の関係は さらに、端子２５−２６間では ｉ′　　　　　　　　　・・・・・・（２８）Ｖ２＝　
ｊｗＣ （２６）式、（２８）式からｖ２を消去して・・・・・
・（３０） つまり Ｖ、＝ ・・・・・・（３１） が与えられる。

ここで ・・・・・・（３２） として与えると Ｌの値はＩｏ／Ｉ＋の値で可変となる。

次に第２図に第２の実施例を示す。

（２３〉式が成立しているので Ｑ１コレクタ電流ｉＢは ここで１Ａ＝ｉ２であるので が成立する。

次にｖ２と１１の関係は また端子２５−２６では （３７）式、　（３８）式からｖ２を消去して（３９）
式とく３６）式から１２を消去して・・・・・・（４０
） つまり ・・・・・・（４Ｉ） ここで ・・・・・・（４２〉 としてＬの値がＩｏ／Ｉ＋の値で可変となる。

第３図に第３の実施例を示す。

第１の実施例と第２の実施例を同時に施している。ここ
で電流・電流変換回路の電流源１１と■２は独立に設定
される。また、同一の値も取り得る。Ｌの値は電流比の
相乗効果で変化する。

第４図に第４の実施例を示す。第３の実施例において差
動増幅回路のトランジスタ８，９，１０゜１１と電流・
電流変換回路のトランジスタ１２゜１３の飽和を防ぎ動
作領域を確保するため、トランジスタ２７．ダイオード
２８とこれらを駆動する電流源３を差動増幅回路の入力
部に付加している。

この回路は第１．第２の実施例においても付加すること
が可能である。

第５図は、電流・電流変換回路の構成回路図である。こ
の電流・電流変換回路の動作を、つぎに、詳しくのべる
。

トランジスタＱ１に流れる電流をｉ＋、Ｑ２に流れる電
流を１２とすると ｉ　１＋　ｉ　２＝　２１　ｏ　　　　　　　　　・・
・・・・〈１１）が成立する。

次にこの１１と１２はトランジスタＱ７とＱ８を流れる
時のＱ７のベース・エミッタ電圧Ｖ　ＢＦ２とＱ８のベ
ース・エミッタ電圧Ｖ　ＢＨ３を用いて、定数Ｉｓとこ
こでトランジスタＱ７と同Ｑ８の定数Ｉｓは等しい。

トランジスタＱ７と同Ｑ８のベース電圧をＶｘとおくと
、トランジスタＱ５のベース電圧Ｖ５と同Ｑ６のベース
電圧ｖ６は Ｖｓ＝Ｖｘ　　ＶＢＥ７　　　　　　　　−＝・（１４
）Ｖｓ＝Ｖｘ　　ＶＢＥ８　　　　　　　　−−（１５
）で与えられる。

（１２）式、　（１３）式からＶ　ＢＦ２　、　Ｖ’Ｂ
Ｅ８を求めると、自然対数ｅ。を導入して （１４）、（１５）、（１６）、（１７）式からｖ５Ｖ
６＝　ＶＢＥ８　　ＶＢＥ７ 次に、トランジスタＱｓ、Ｑｓでは電流と電圧の関係で
は ・・・・・・（１９） ・・・・・・（２０） が与えられる。

（１９）式に（１８）式を与えると ここで、ｉｌ＋　１２＝２　Ｉｏから 同様にしてｉ３を求めると が与えられる。

つまり、トランジスタＱ６コレクタ電流ｉ４はＱ１コレ
クタ電流１１のＩ＋／Ｉｏ倍となり、トランジスタＱ５
コレクタ電流ｉ３はトランジスタＱ２コレクタ電流１２
の！＋／Ｉｏ倍になる。

発明の効果 本発明によれば、電流・電流変換回路を用いることによ
りインダクタンスＬの値を電流源電流の比で変えられる
ことができる。これによって、差動増幅器の入力ダイナ
ミックレンジを変えることなく、インダクタンスＬを変
化させ、抵抗Ｒ＋　　。

Ｒ２，容量Ｃを経済性、特性を考慮して設定することが
できる。また、容量Ｃに電圧可変型容量を使用して、Ｌ
値を制御する必要がないために、特性が向上する。

【図面の簡単な説明】

第１図は本発明を示す第１の実施例回路図、第２図は本
発明を示す第２の実施例回路図、第３図は本発明を示す
第３の実施例回路図、第４図は本発明を示す第４の実施
例回路図、第５図は本発明の部分を構成する電流・電流
変換回路の回路図、第６図は従来の実施例装置の回路図
である。 １・・・・・・第１の差動増幅回路、２・・・・・・第
２の差動増幅回路、３．４，５，６．７・・・・・・直
流電流源、８．９，１０．１１，１２．１３．１４，１
５゜１６．１７・・・・・・トランジスタ、１８，１９
．２０・・・・・・抵抗、２１・・・・・・容量、２２
・・・・・・直流電圧源、２３・・・・・・端子、２４
・・・・・・端子、２５・・・・・・端子、２６・・・
・・・端子、２７．２８・・・・・・トランジスタ。 代理人の氏名　弁理士　中尾敏男　ほか１名ｒ　　　　
　　　　　　　　　　　　　　　　　　　５第３図　　
　　　　　　第４ １図

Claims (1)

【特許請求の範囲】
1. ２入力端子および２出力端子を有する第１、第２の差動
   増幅回路の互いの２入力端子と２出力端子とを結び、前
   記第２の差動増幅回路の２入力端子間に容量を接続し、
   かつ、前記第１、第２の差動増幅回路の少なくとも一方
   の出力前段に電流・電流変換回路を設けたことを特徴と
   する電流制御ジャイレータ回路。