JPS6113398B2 - - Google Patents
Info
- Publication number
- JPS6113398B2 JPS6113398B2 JP4794881A JP4794881A JPS6113398B2 JP S6113398 B2 JPS6113398 B2 JP S6113398B2 JP 4794881 A JP4794881 A JP 4794881A JP 4794881 A JP4794881 A JP 4794881A JP S6113398 B2 JPS6113398 B2 JP S6113398B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- printed wiring
- circuit board
- printed circuit
- opening hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910000679 solder Inorganic materials 0.000 claims description 39
- 238000007598 dipping method Methods 0.000 claims description 18
- 239000011888 foil Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000004907 flux Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229920001342 Bakelite® Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004637 bakelite Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
Landscapes
- Molten Solder (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
本発明はプリント配線板、特に絶縁素板から打
抜かれるプリント基板に開口孔が設けられている
プリント配線板の半田デイツプ方法の改良に関す
るものである。
抜かれるプリント基板に開口孔が設けられている
プリント配線板の半田デイツプ方法の改良に関す
るものである。
片面に予め所望パターンの導電箔回路が形成さ
れ他面から回路素子の端子足が導電箔回路に向つ
て貫通突出されるプリント基板に半田デイツプに
て半田付けを行なうプリント配線板の半田デイツ
プ方法が周知であり、広範囲の分野において効率
の良い電気回路基板として用いられている。
れ他面から回路素子の端子足が導電箔回路に向つ
て貫通突出されるプリント基板に半田デイツプに
て半田付けを行なうプリント配線板の半田デイツ
プ方法が周知であり、広範囲の分野において効率
の良い電気回路基板として用いられている。
第1図にはこの種のプリント配線板の一例が示
されており、プリント基板10はベークライト或
いはプラスチツク等の絶縁材から成り、その片面
に予め銅箔等によつて導電箔回路12が形成され
ており、所望の回路パターンがプリント基板10
上に設けられる。そして、プリント基板10は絶
縁素板14から所望形状に打抜かれ、次に、半田
デイツプを行なうために前記打抜かれたプリント
基板10が再び絶縁素板14に抜脱自在に嵌合保
持される。そして、第2図に示されるように、プ
リント基板10の他面から所定の回路素子がその
端子足を導電箔回路12側に突出した状態で装着
され、周知の半田デイツプが行なわれる。従つ
て、各端子足16と導電箔回路12とは半田18
によつて強固にかつ電気的に良好な導通状態で接
続固定されることとなる。以上の半田デイツプが
完了した後、プリント基板10は絶縁素板14か
ら抜脱され、所望の電気回路板が極めて容易に完
成することとなる。通常の場合、プリント基板、
特に小型のたとえば時計用回路基板として用いら
れるようなプリント基板にあつては一枚の絶縁素
板14から複数枚のプリント基板が同時に打抜き
及び半田デイツプされ、この結果、大量のプリン
ト基板を単時間にかつ良好な品質で製作すること
ができるという利点を有する。
されており、プリント基板10はベークライト或
いはプラスチツク等の絶縁材から成り、その片面
に予め銅箔等によつて導電箔回路12が形成され
ており、所望の回路パターンがプリント基板10
上に設けられる。そして、プリント基板10は絶
縁素板14から所望形状に打抜かれ、次に、半田
デイツプを行なうために前記打抜かれたプリント
基板10が再び絶縁素板14に抜脱自在に嵌合保
持される。そして、第2図に示されるように、プ
リント基板10の他面から所定の回路素子がその
端子足を導電箔回路12側に突出した状態で装着
され、周知の半田デイツプが行なわれる。従つ
て、各端子足16と導電箔回路12とは半田18
によつて強固にかつ電気的に良好な導通状態で接
続固定されることとなる。以上の半田デイツプが
完了した後、プリント基板10は絶縁素板14か
ら抜脱され、所望の電気回路板が極めて容易に完
成することとなる。通常の場合、プリント基板、
特に小型のたとえば時計用回路基板として用いら
れるようなプリント基板にあつては一枚の絶縁素
板14から複数枚のプリント基板が同時に打抜き
及び半田デイツプされ、この結果、大量のプリン
ト基板を単時間にかつ良好な品質で製作すること
ができるという利点を有する。
しかしながら、このような従来のプリント配線
板の半田デイツプ方法においても、プリント基板
10に比較的大きな内径を有する開口孔が必要な
場合には種々の問題が生じていた。このような開
口孔はたとえばトリマコンデンサ、可変抵抗など
回路使用状態にて調整を必要とする回路素子にお
ける調整孔、接点素子のチエツク用孔或いは各接
続端子の出力取出し用孔等として用いられ、第1
図においてはトリマコンデンサ20を導電箔回路
12側から調整するための孔として開口孔22が
示されている。これらの開口孔22はドライバそ
の他の治具を挿入するために比較的大きな内径を
有し、このために、第1図のような開口孔22が
開いた状態で半田デイツプを行なうと、フラツク
スあるいは半田が開口孔22から矢印のごとくプ
リント基板10の上面に盛り上り、回路素子その
他に付着するなどして電気回路を破損するという
事故が生じていた。
板の半田デイツプ方法においても、プリント基板
10に比較的大きな内径を有する開口孔が必要な
場合には種々の問題が生じていた。このような開
口孔はたとえばトリマコンデンサ、可変抵抗など
回路使用状態にて調整を必要とする回路素子にお
ける調整孔、接点素子のチエツク用孔或いは各接
続端子の出力取出し用孔等として用いられ、第1
図においてはトリマコンデンサ20を導電箔回路
12側から調整するための孔として開口孔22が
示されている。これらの開口孔22はドライバそ
の他の治具を挿入するために比較的大きな内径を
有し、このために、第1図のような開口孔22が
開いた状態で半田デイツプを行なうと、フラツク
スあるいは半田が開口孔22から矢印のごとくプ
リント基板10の上面に盛り上り、回路素子その
他に付着するなどして電気回路を破損するという
事故が生じていた。
このために、従来では、前記開口孔22にマス
キングテープを貼着した状態で半田デイツプを行
なう等の手段が採られていたが、これでは作業性
が著しく低下し、また半田付着不良が生じる等の
問題があつた。
キングテープを貼着した状態で半田デイツプを行
なう等の手段が採られていたが、これでは作業性
が著しく低下し、また半田付着不良が生じる等の
問題があつた。
このために、従来の改良されたプリント配線板
の半田デイツプ方法では、第2,3図で示される
ように、開口孔22を打抜いた後に、該打抜き板
24を一旦開口孔22に抜脱可能に嵌合保持し、
開口孔22を閉塞した状態で半田デイツプが行な
われる構成としている。この従来装置によれば、
半田デイツプ時に開口孔22が打抜き板24によ
つて閉塞されているので、フラツクス或いは半田
の漏れがなく、プリント配線板の製作歩留まりが
著しく改善された。
の半田デイツプ方法では、第2,3図で示される
ように、開口孔22を打抜いた後に、該打抜き板
24を一旦開口孔22に抜脱可能に嵌合保持し、
開口孔22を閉塞した状態で半田デイツプが行な
われる構成としている。この従来装置によれば、
半田デイツプ時に開口孔22が打抜き板24によ
つて閉塞されているので、フラツクス或いは半田
の漏れがなく、プリント配線板の製作歩留まりが
著しく改善された。
しかしながら、この従来装置では、半田デイツ
プ後に打抜き板24を開口孔22から抜脱する作
業が面倒であり、通常の場合、ピンセツトその他
により第2図の下面から打抜き板24を開口孔2
2から除去するが、この時にピンセツトに破損が
生じたり或いはプリント基板10もしくは回路素
子に傷を付けてしまうなどの欠点があり、不良品
発生率が増大しまた製造工程を自動化できないな
どの欠点が生じていた。
プ後に打抜き板24を開口孔22から抜脱する作
業が面倒であり、通常の場合、ピンセツトその他
により第2図の下面から打抜き板24を開口孔2
2から除去するが、この時にピンセツトに破損が
生じたり或いはプリント基板10もしくは回路素
子に傷を付けてしまうなどの欠点があり、不良品
発生率が増大しまた製造工程を自動化できないな
どの欠点が生じていた。
本発明は上記従来の課題に鑑みなされたもので
あり、その目的は、半田デイツプ時にフラツクス
或いは半田の漏れがなくかつ製作の容易な改良さ
れたプリント配線板の半田デイツプ方法を提供す
ることにある。
あり、その目的は、半田デイツプ時にフラツクス
或いは半田の漏れがなくかつ製作の容易な改良さ
れたプリント配線板の半田デイツプ方法を提供す
ることにある。
上記目的を達成するために、本発明は、少なく
とも片面に予め導電箔回路が形成されたプリント
基板が絶縁素板から打抜かれた後、前記プリント
基板が前記絶縁素板に抜脱自在に嵌合保持された
状態で回路素子の半田デイツプが行なわれるプリ
ント配線板の半田デイツプ方法において、絶縁素
板に連通した半島状の突出部がプリント基板に設
けられる開口孔部を抜脱自在に嵌合閉塞すること
により、半田デイツプ時に前記開口孔からの半田
流れを防止するとともに絶縁素板からのプリント
基板の抜脱時に開口孔部も同時に抜脱されること
を特徴とする。
とも片面に予め導電箔回路が形成されたプリント
基板が絶縁素板から打抜かれた後、前記プリント
基板が前記絶縁素板に抜脱自在に嵌合保持された
状態で回路素子の半田デイツプが行なわれるプリ
ント配線板の半田デイツプ方法において、絶縁素
板に連通した半島状の突出部がプリント基板に設
けられる開口孔部を抜脱自在に嵌合閉塞すること
により、半田デイツプ時に前記開口孔からの半田
流れを防止するとともに絶縁素板からのプリント
基板の抜脱時に開口孔部も同時に抜脱されること
を特徴とする。
以下図面に基づいて本発明の好適な実施例を説
明する。
明する。
第4図には本発明を用いて複数の時計用電気回
路基板を連続的に得るための概略構成が示され、
絶縁素板14からは複数のプリント基板10が同
時に打抜き及び半田デイツプされる。プリント基
板10の片面には予め導電箔回路12が所望のパ
ターンで形成されており、該導電箔回路12の必
要箇所に半田が固着される。
路基板を連続的に得るための概略構成が示され、
絶縁素板14からは複数のプリント基板10が同
時に打抜き及び半田デイツプされる。プリント基
板10の片面には予め導電箔回路12が所望のパ
ターンで形成されており、該導電箔回路12の必
要箇所に半田が固着される。
本発明において特徴的なことは、プリント基板
10に設けられる開口孔22、実施例においては
トリマコンデンサの調整用孔が絶縁素板14に連
通した半島状の突出部14aにて抜脱自在に嵌合
閉塞されていることであり、この半島状の突出部
14aは絶縁素板14からプリント基板10の外
形が打抜かれる時に同時に打抜き形成される。そ
して、プリント基板10が絶縁素板14に再び嵌
合保持される時、前記開口孔22も同時に突出部
14aにより抜脱自在に嵌合閉塞され、従来のよ
うに、いつたん打抜かれた打抜板24を人手によ
り開口孔22に挿入する手間を省くことが可能と
なる。このようにして、プリント基板10が絶縁
素板14に嵌合され、同時に半島状の突出部14
aが開口孔22に抜脱自在に嵌合閉塞した状態で
半田デイツプが行なわれる。従つて、この半田デ
イツプ時には開口孔22からフラツクス或いは半
田が漏れることがなく、不良発生のない良好なプ
リント配線板を得ることが可能となる。
10に設けられる開口孔22、実施例においては
トリマコンデンサの調整用孔が絶縁素板14に連
通した半島状の突出部14aにて抜脱自在に嵌合
閉塞されていることであり、この半島状の突出部
14aは絶縁素板14からプリント基板10の外
形が打抜かれる時に同時に打抜き形成される。そ
して、プリント基板10が絶縁素板14に再び嵌
合保持される時、前記開口孔22も同時に突出部
14aにより抜脱自在に嵌合閉塞され、従来のよ
うに、いつたん打抜かれた打抜板24を人手によ
り開口孔22に挿入する手間を省くことが可能と
なる。このようにして、プリント基板10が絶縁
素板14に嵌合され、同時に半島状の突出部14
aが開口孔22に抜脱自在に嵌合閉塞した状態で
半田デイツプが行なわれる。従つて、この半田デ
イツプ時には開口孔22からフラツクス或いは半
田が漏れることがなく、不良発生のない良好なプ
リント配線板を得ることが可能となる。
さらに、半田デイツプ完了後、プリント基板1
0は絶縁素板14から抜き出されるがこの抜脱時
に開口孔22を閉塞していた突出部14aも開口
孔22から同時に抜脱され、従来のように人手に
よる効率の悪い除去作業を必要とすることなく極
めて容易に開口孔22を完成させることが可能と
なる。従つて、本発明によれば、一連のプリント
配線板製造工程を全自動とすることも可能とな
り、製造効率を著しく改善することができる。
0は絶縁素板14から抜き出されるがこの抜脱時
に開口孔22を閉塞していた突出部14aも開口
孔22から同時に抜脱され、従来のように人手に
よる効率の悪い除去作業を必要とすることなく極
めて容易に開口孔22を完成させることが可能と
なる。従つて、本発明によれば、一連のプリント
配線板製造工程を全自動とすることも可能とな
り、製造効率を著しく改善することができる。
第5図には本発明の他の実施例が示され、プリ
ント基板10の一方の面に設けられた端子などか
らリード線により出力を取り出す際の開口孔22
が突出部14aによつて閉塞されている状態を示
し、図において突出部14aはほぼストレートな
形状から成る。
ント基板10の一方の面に設けられた端子などか
らリード線により出力を取り出す際の開口孔22
が突出部14aによつて閉塞されている状態を示
し、図において突出部14aはほぼストレートな
形状から成る。
第6図にはさらに本発明に係る突出部14aの
他の構造が示され、この実施例によれば突出部1
4aは絶縁素板14から開口孔22に向つて狭ま
るテーパ状に形成され、開口孔部が容易に抜脱で
きる構造となつている。
他の構造が示され、この実施例によれば突出部1
4aは絶縁素板14から開口孔22に向つて狭ま
るテーパ状に形成され、開口孔部が容易に抜脱で
きる構造となつている。
以上説明したように、本発明によれば、絶縁素
板に連通した半島状の突出部がプリント基板に設
けられる開口孔を閉塞した状態で半田デイツプを
行なうことができるため、フラツクス或いは半田
の漏れがなく、特に開口孔に対向して回路素子が
配置される構成にあつては回路素子がフラツクス
或いは半田による熱的或いは化学的な影響を受け
ないので電気回路の不良率を著しく減少させるこ
とが可能となる。また、本発明によれば開口孔を
閉塞する突出部が絶縁素板と一体連通しているの
で、その抜脱がプリント基板自体の抜脱と同時に
行なわれ製造工程の自動化に寄与するところが大
である。
板に連通した半島状の突出部がプリント基板に設
けられる開口孔を閉塞した状態で半田デイツプを
行なうことができるため、フラツクス或いは半田
の漏れがなく、特に開口孔に対向して回路素子が
配置される構成にあつては回路素子がフラツクス
或いは半田による熱的或いは化学的な影響を受け
ないので電気回路の不良率を著しく減少させるこ
とが可能となる。また、本発明によれば開口孔を
閉塞する突出部が絶縁素板と一体連通しているの
で、その抜脱がプリント基板自体の抜脱と同時に
行なわれ製造工程の自動化に寄与するところが大
である。
前述した実施例では、時計用のプリント基板が
示されているが、このようなプリント基板は腕時
計用の小さな基板から掛時計用の比較的大きな基
板或いはその他任意の電気回路に用いられるプリ
ント基板に適用可能である。
示されているが、このようなプリント基板は腕時
計用の小さな基板から掛時計用の比較的大きな基
板或いはその他任意の電気回路に用いられるプリ
ント基板に適用可能である。
第1図は従来の一般的なプリント配線板を示す
要部断面図、第2図は従来の改良されたプリント
配線板の要部断面図、第3図は第2図の要部底面
図、第4図は本発明方法に係るプリント配線板の
好適な実施例を示す概略説明図、第5,6図はそ
れぞれ本発明方法に係るプリント配線板の他の実
施例構造を示す要部平面図である。 10……プリント基板、12……導電箔回路、
14……絶縁素板、18……半田、22……開口
孔、14a……突出部。
要部断面図、第2図は従来の改良されたプリント
配線板の要部断面図、第3図は第2図の要部底面
図、第4図は本発明方法に係るプリント配線板の
好適な実施例を示す概略説明図、第5,6図はそ
れぞれ本発明方法に係るプリント配線板の他の実
施例構造を示す要部平面図である。 10……プリント基板、12……導電箔回路、
14……絶縁素板、18……半田、22……開口
孔、14a……突出部。
Claims (1)
- 【特許請求の範囲】 1 少なくとも片面に予め導電箔回路が形成され
ているプリント基板が絶縁素板から打抜かれた
後、前記プリント基板が前記絶縁素板に抜脱自在
に嵌合保持された状態で回路素子の半田デイツプ
が行われるプリント配線板の半田デイツプ方法に
おいて、絶縁素板に連通した半島状の突出部がプ
リント基板に設けられる開口孔を抜脱自在に嵌合
閉塞(マスキング)することにより、半田デイツ
プ時に前記開口孔からの半田流れを防止するとと
もに絶縁素板からのプリント基板の抜脱時に開口
孔部も同時に抜脱されることを特徴とするプリン
ト配線板の半田デイツプ方法。 2 特許請求の範囲1記載のプリント配線板の半
田デイツプ方法において、前記プリント基板の開
口孔に回路素子を対向配置して半田デイツプする
ことを特徴とするプリント配線板の半田デイツプ
方法。 3 特許請求の範囲1又は2記載のプリント配線
板の半田デイツプ方法において、開口孔を閉塞す
る半島状の突出部を開口孔に向かつて狭まるテー
パ状に形成し、プリント配線板を半田デイツプす
ることを特徴とするプリント配線板の半田デイツ
プ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4794881A JPS57162492A (en) | 1981-03-31 | 1981-03-31 | Printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4794881A JPS57162492A (en) | 1981-03-31 | 1981-03-31 | Printed circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57162492A JPS57162492A (en) | 1982-10-06 |
| JPS6113398B2 true JPS6113398B2 (ja) | 1986-04-12 |
Family
ID=12789581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4794881A Granted JPS57162492A (en) | 1981-03-31 | 1981-03-31 | Printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57162492A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS585400U (ja) * | 1981-07-02 | 1983-01-13 | 三菱電機株式会社 | 電子部品の包装体 |
-
1981
- 1981-03-31 JP JP4794881A patent/JPS57162492A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57162492A (en) | 1982-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5910827Y2 (ja) | 電子チユ−ナの仮固定構造 | |
| US5661441A (en) | Dielectric resonator oscillator and method of manufacturing the same | |
| US6151221A (en) | Printed circuit board having wire clamps for securing component leads | |
| US4241436A (en) | Method of manufacturing of electronic modules for timepieces and electronic module obtained by carrying out this method | |
| US5274911A (en) | Electronic components with leads partly solder coated | |
| US3237282A (en) | Printed board wiring | |
| JPS6236371B2 (ja) | ||
| US4611092A (en) | Surface mount package for toroids | |
| JPS6226199B2 (ja) | ||
| US4276630A (en) | Electronic watch movement | |
| JP3101960B2 (ja) | 印刷配線板の製造方法 | |
| JPH06349561A (ja) | リード端子の配線基板への半田付け方法 | |
| JPH02148878A (ja) | スルホール端子 | |
| US4410574A (en) | Printed circuit boards and methods for making same | |
| JP2573623B2 (ja) | 高周波機器の製造方法 | |
| JPH0514553Y2 (ja) | ||
| JPS6217717B2 (ja) | ||
| JPS5518034A (en) | Method of fabricating hybrid integrated circuit | |
| JPH0645739A (ja) | プリント基板の製造方法 | |
| JPS6223478B2 (ja) | ||
| JPH11162721A (ja) | チップ抵抗器の製造方法 | |
| JPH081564Y2 (ja) | セラミック基板回路のリード線構造 | |
| JP2600774B2 (ja) | 角形電子部品の製造方法 | |
| KR820002288B1 (ko) | 전자회로장치의 제조방법 | |
| JPS63197308A (ja) | 信号ラインフィルタの製造方法 |