JPS61135376U - - Google Patents
Info
- Publication number
- JPS61135376U JPS61135376U JP1858485U JP1858485U JPS61135376U JP S61135376 U JPS61135376 U JP S61135376U JP 1858485 U JP1858485 U JP 1858485U JP 1858485 U JP1858485 U JP 1858485U JP S61135376 U JPS61135376 U JP S61135376U
- Authority
- JP
- Japan
- Prior art keywords
- video
- video data
- display device
- memories
- address counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Description
図は本考案実施例デイスプレイ装置のブロツク
構成図。 １―１〜１―ｎ……記憶部、２……データセレ
クタ、３……ビデオ信号発生回路、１０……バス
回路、１１……番地カウンタ、１２……番地マル
チプレクサ、１３……ビデオメモリ。
構成図。 １―１〜１―ｎ……記憶部、２……データセレ
クタ、３……ビデオ信号発生回路、１０……バス
回路、１１……番地カウンタ、１２……番地マル
チプレクサ、１３……ビデオメモリ。
Claims (1)
- 【実用新案登録請求の範囲】 それぞれが一画面分のビデオデータを記憶する
複数個のビデオメモリと、 これらの複数個のビデオメモリから出力された
ビデオデータをその優先度に従つて選択し一画面
分のビデオデータを出力するデータセレクタと、 上記複数個のビデオメモリ毎に設けられ、その
読み出し番地を指定し、クロツク信号を計数する
番地カウンタと を備えたデイスプレイ装置において、 上記番地カウンタの初期値をそれぞれ独立に設
定する手段 を備えたことを特徴とするデイスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1858485U JPS61135376U (ja) | 1985-02-13 | 1985-02-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1858485U JPS61135376U (ja) | 1985-02-13 | 1985-02-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61135376U true JPS61135376U (ja) | 1986-08-23 |
Family
ID=30507358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1858485U Pending JPS61135376U (ja) | 1985-02-13 | 1985-02-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61135376U (ja) |
-
1985
- 1985-02-13 JP JP1858485U patent/JPS61135376U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0051292A3 (en) | Display device | |
| JPS62190999U (ja) | ||
| JPS61135376U (ja) | ||
| JPS57127982A (en) | Memory address system | |
| JPS62135257U (ja) | ||
| JPS5733472A (en) | Memory access control system | |
| JPS5839642U (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH0733179Y2 (ja) | デイジタル回路の試験用リセツト回路 | |
| JPS6222798U (ja) | ||
| JPS56118159A (en) | Common storage device | |
| JP2547256B2 (ja) | Ｄｍａ装置 | |
| JPS58138985U (ja) | 表示装置 | |
| JPH03115999U (ja) | ||
| JPS63163078U (ja) | ||
| JPS63135442U (ja) | ||
| JPS5730053A (en) | Memory parity check system | |
| JPS58140599U (ja) | ダイナミツクランダムアクセスメモリ制御回路 | |
| JPS5859276U (ja) | 文字放送受信機 | |
| JPS61176465U (ja) | ||
| JPS63184497U (ja) | ||
| JPS6419457A (en) | Memory device | |
| JPS6435466U (ja) | ||
| JPH0430482U (ja) | ||
| JPS6293250U (ja) | ||
| JPH0458675B2 (ja) |