JPS6021086A - キヤラクタ発生装置 - Google Patents
キヤラクタ発生装置Info
- Publication number
- JPS6021086A JPS6021086A JP58127768A JP12776883A JPS6021086A JP S6021086 A JPS6021086 A JP S6021086A JP 58127768 A JP58127768 A JP 58127768A JP 12776883 A JP12776883 A JP 12776883A JP S6021086 A JPS6021086 A JP S6021086A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- character
- video
- text
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はビデオ表示装置におけるキャラクタ発生装置に
関する。
関する。
キャラクタジェネレータ方式のビデオ表示装置は、画面
のどの位置くことのキャラクタを表示するかという情報
を格納するテキストメモリと、キャラクタ情報を格納す
るキャラクタジェネレータの２種類のメモリを備えてお
り、上記メモリの記憶情報を制御回路によって読出し、
ビデオ信号としてＣＲＴ表示部へ出力するようにしてい
る。
のどの位置くことのキャラクタを表示するかという情報
を格納するテキストメモリと、キャラクタ情報を格納す
るキャラクタジェネレータの２種類のメモリを備えてお
り、上記メモリの記憶情報を制御回路によって読出し、
ビデオ信号としてＣＲＴ表示部へ出力するようにしてい
る。
しかして、従来のキャラクタジェネレータ方式のビデオ
表示装置は、キャラクタジェネレータの一部を書換えた
い場合、キャラクタジェネレータ全部をＲＡＭで構成し
、書換える部分も、書換えない部分もオリジナルの情報
となるＲＯＭから転送するようにしている。このため書
換えない部分につぃては、ＲＯＭとＲＡ Ｍの両方に同
一の情報か存在し、メモリ効率か悪いという欠点があっ
た。
表示装置は、キャラクタジェネレータの一部を書換えた
い場合、キャラクタジェネレータ全部をＲＡＭで構成し
、書換える部分も、書換えない部分もオリジナルの情報
となるＲＯＭから転送するようにしている。このため書
換えない部分につぃては、ＲＯＭとＲＡ Ｍの両方に同
一の情報か存在し、メモリ効率か悪いという欠点があっ
た。
本発明は上記の点に鑑みてなされたもので、キャラクタ
ジェネレータの一部を書換えたい揚げ、変更する部分の
情報のみを書換えることができ、同一情報の重複を防止
してメモリの使用効率を向上し得るキャラクタ発生装置
を提供することを目的とする。
ジェネレータの一部を書換えたい揚げ、変更する部分の
情報のみを書換えることができ、同一情報の重複を防止
してメモリの使用効率を向上し得るキャラクタ発生装置
を提供することを目的とする。
以下図面を参照して本発明の一実施例を説明する。まず
、第１図により情報処理システム全体の概略構成につい
て説明する。第１図において１はＣＰＵで、このＣＰＵ
ｆｌこはキー人力部２が接続されると共に、共有バス３
を介してビデオ制御回路４が接続されている。また、共
南バス３にはＲＡＭ５及びプログラムエリア、キャラク
タジェネレータを構成するＲＯＭ６か接続されている。
、第１図により情報処理システム全体の概略構成につい
て説明する。第１図において１はＣＰＵで、このＣＰＵ
ｆｌこはキー人力部２が接続されると共に、共有バス３
を介してビデオ制御回路４が接続されている。また、共
南バス３にはＲＡＭ５及びプログラムエリア、キャラク
タジェネレータを構成するＲＯＭ６か接続されている。
そして、上記ビデオ制御回路４にはビデオ回路７か接続
され、このビデオ回路７によってＣＲＴ表示部８か表示
制御される。
され、このビデオ回路７によってＣＲＴ表示部８か表示
制御される。
第２図は上Ｍｅ’ ＲＡ Ｍ ５及びＲＯＭ６の記憶構
成を示したものである。ＲＡＭ５には、テキストエリア
５ａ、ＣＧエリア５ｂ、データエリア５ｃか設けられて
おり、テキストエリア５ａｉこは、画面のどの位置にど
のキャラクタを表示するかという情報が書込才イする。
成を示したものである。ＲＡＭ５には、テキストエリア
５ａ、ＣＧエリア５ｂ、データエリア５ｃか設けられて
おり、テキストエリア５ａｉこは、画面のどの位置にど
のキャラクタを表示するかという情報が書込才イする。
この場合、テキストエリア５ａに潜込まれる情報のうち
、上位３ビツトによってＣＧエリア５ｂあるい（”ＲＯ
Ｍ６が選択指定されるように、つ才り、上位３ビツトが
ｒｌ １１Ｊの場合にＣＧエリア５ｂか指定され、それ
以外の場合にＲＯＭ６か指定されるように予め設定され
る。一方、ＲＯＭ６は、プログラムエリア、キャラクタ
ジェネレータ（ＣＧ）で構成さイ１、そのうち、キャラ
クタジェネレータ（ＣＧ）は例えば１０００番地毎にブ
ロック分けされる。そして、上記各ブロックは、例えば
３ビツトのデータｒ０００Ｊ〜ｒｌ １１Ｊによって指
定されるようになっている。しかして、上記ＲＯＭ６に
オリジナルの情報が書込まれ、ＲＡＭ５のＣＧエリア５
ｂに、ＲＯＭ６の内容を書換えるキャラクタデータが書
込まれる。
、上位３ビツトによってＣＧエリア５ｂあるい（”ＲＯ
Ｍ６が選択指定されるように、つ才り、上位３ビツトが
ｒｌ １１Ｊの場合にＣＧエリア５ｂか指定され、それ
以外の場合にＲＯＭ６か指定されるように予め設定され
る。一方、ＲＯＭ６は、プログラムエリア、キャラクタ
ジェネレータ（ＣＧ）で構成さイ１、そのうち、キャラ
クタジェネレータ（ＣＧ）は例えば１０００番地毎にブ
ロック分けされる。そして、上記各ブロックは、例えば
３ビツトのデータｒ０００Ｊ〜ｒｌ １１Ｊによって指
定されるようになっている。しかして、上記ＲＯＭ６に
オリジナルの情報が書込まれ、ＲＡＭ５のＣＧエリア５
ｂに、ＲＯＭ６の内容を書換えるキャラクタデータが書
込まれる。
次に第３図により第１図におけるビデオ制御回路４の詳
細について説明する。第３図において１１は制御回路で
、ＣＰＵＩから共有バス３を介して送られてくる信号に
従って動作し、ビデオカウンタＪ２にクロックパルスを
与えると共に、レジスタ１３に動作タイミング信号を与
える。上記ビデオカウンタＪ２は、ＣＲＴ表示部８の走
査線の位置を示すカウンタの一部であり、そのカウント
憤はデコーダ１４へ送られる。
細について説明する。第３図において１１は制御回路で
、ＣＰＵＩから共有バス３を介して送られてくる信号に
従って動作し、ビデオカウンタＪ２にクロックパルスを
与えると共に、レジスタ１３に動作タイミング信号を与
える。上記ビデオカウンタＪ２は、ＣＲＴ表示部８の走
査線の位置を示すカウンタの一部であり、そのカウント
憤はデコーダ１４へ送られる。
このデコーダ１４は、ビデオカウンタ１２のカウント値
に応じて水平同期信号、垂直同期信号を発生し、ビデオ
回路７へ出力する。また、ビデオカウンタ１２のカウン
ト値は、上記ＲＡＭ５ 、ＲＯＭ６のアドレスの一部と
して入出力バッファ１５へ送られる。この入出力バッフ
ァ１５は、共有バス３に接続されており、ＣＰＵ１ 、
ＲＡＭ５．１１０Ｍ６との間でデータの授受を行なうと
共に、内部バス１６を介してＣＧ（キャラクタジェネレ
ータ）レジスタ１７．テキストレジスタ１８．テキスト
データレジスタ１９、ビデオレジスタ１３にデータを出
力する。
に応じて水平同期信号、垂直同期信号を発生し、ビデオ
回路７へ出力する。また、ビデオカウンタ１２のカウン
ト値は、上記ＲＡＭ５ 、ＲＯＭ６のアドレスの一部と
して入出力バッファ１５へ送られる。この入出力バッフ
ァ１５は、共有バス３に接続されており、ＣＰＵ１ 、
ＲＡＭ５．１１０Ｍ６との間でデータの授受を行なうと
共に、内部バス１６を介してＣＧ（キャラクタジェネレ
ータ）レジスタ１７．テキストレジスタ１８．テキスト
データレジスタ１９、ビデオレジスタ１３にデータを出
力する。
上記ＣＧレジスタ１１にはＣＰＵＪから送られてくるＲ
ＡＭ、５に対する３ビツトのブロック指定データかセッ
トされ、テキストレジスタ１８にはＣＰＵ７から送られ
てくるＲＡＭ５のテキストエリア５ａの先頭アドレスか
セットされる。
ＡＭ、５に対する３ビツトのブロック指定データかセッ
トされ、テキストレジスタ１８にはＣＰＵ７から送られ
てくるＲＡＭ５のテキストエリア５ａの先頭アドレスか
セットされる。
上記ＣＧレジスタ１７及びテキストレジスタ１８をＣセ
ットされたデータは、データセレクタ２０により選択さ
れ、入出力バッファ１５へ送られる。上記データセレク
タ２０は、制御回路１ノからオア回路２ノを介して送ら
れてくる制御信号ｌこ従って入力データを選択するもの
で、制御信号がＷａＳの場合はＣＧレジスタＪ７を選択
し、制御信号かＩｌｌ、７；場合はテキストレジスタ１
８を選択する。また、テキストデータレジスタ１９をこ
け、ＲＡＭ５のテキストエリア５ａから続出されるデー
タが書込まれる。このテキストデータレジスタ１９に保
持されたデータは、入出力バッファ１５へ送られると共
に、デコーダ２２へ送られる。このデコーダ２２は、テ
キストデータレジスタ１９の保持データのうち、上位３
ビツトをデコードするもので、上位３ビツトがｒｌ １
１Ｊの場合のみ１１＃信号を出力し、その他の場合１ｊ
’０’信号を出力する。
ットされたデータは、データセレクタ２０により選択さ
れ、入出力バッファ１５へ送られる。上記データセレク
タ２０は、制御回路１ノからオア回路２ノを介して送ら
れてくる制御信号ｌこ従って入力データを選択するもの
で、制御信号がＷａＳの場合はＣＧレジスタＪ７を選択
し、制御信号かＩｌｌ、７；場合はテキストレジスタ１
８を選択する。また、テキストデータレジスタ１９をこ
け、ＲＡＭ５のテキストエリア５ａから続出されるデー
タが書込まれる。このテキストデータレジスタ１９に保
持されたデータは、入出力バッファ１５へ送られると共
に、デコーダ２２へ送られる。このデコーダ２２は、テ
キストデータレジスタ１９の保持データのうち、上位３
ビツトをデコードするもので、上位３ビツトがｒｌ １
１Ｊの場合のみ１１＃信号を出力し、その他の場合１ｊ
’０’信号を出力する。
このデコーダ２２の出力は、オア回路２ノを介してデー
タセレクタ２０ヘセレクト信号として送られる。
タセレクタ２０ヘセレクト信号として送られる。
仄に土ｎ１災施例の動作を説明する。才ず、ＣＰＵ２に
より共弔バス３及び入出カッ１ツフア１５を弁してＣＧ
レジスタ１７にＲＯＭ ６内のブロックを指定する３ビ
ツトのデータかセットさイすると共に、テキストレジス
タＪ８に１’ｔＡＭＳ内のテキストエリアの光用位置を
示す４ビツトのデータがセットされる。このとき、制御
回路１ノからはオア回路２１ｆ介してデータセレクタ２
０に１１＃信号が与えられる。従ってデータセレクタ２
０ぽ、テキストレジスタＪ８をｉＡ’Ｒしてその保持デ
ータを入出力バッファ１５へ転送する。一方、ビデオカ
ウンタ１２は、制伸回路ＩＪからのクロックパルスをカ
ウントしている。このビデオカウンタ１２のカウント値
に応じてデコーダ１４から水平同期信号、垂直同期信号
か出力され、ビデオ回路７へ送られる。
より共弔バス３及び入出カッ１ツフア１５を弁してＣＧ
レジスタ１７にＲＯＭ ６内のブロックを指定する３ビ
ツトのデータかセットさイすると共に、テキストレジス
タＪ８に１’ｔＡＭＳ内のテキストエリアの光用位置を
示す４ビツトのデータがセットされる。このとき、制御
回路１ノからはオア回路２１ｆ介してデータセレクタ２
０に１１＃信号が与えられる。従ってデータセレクタ２
０ぽ、テキストレジスタＪ８をｉＡ’Ｒしてその保持デ
ータを入出力バッファ１５へ転送する。一方、ビデオカ
ウンタ１２は、制伸回路ＩＪからのクロックパルスをカ
ウントしている。このビデオカウンタ１２のカウント値
に応じてデコーダ１４から水平同期信号、垂直同期信号
か出力され、ビデオ回路７へ送られる。
上記ビデオカウンタ１２のカウント回は、ＣＰ、Ｔ表示
部８の走査線の位置を示しており、ＲＡＭ５あるいはＲ
ＯＭ６のアトにスデータとして入出力バッファ１５へ汚
られる。この入出力バッファ１５には、上記したように
テキストレジスタ１Ｈの保持データがデータセレクタ２
０”；！？弁して与えられているので、テキストレジス
タ１８の内容とビデオカウンタ１２のカウント値によっ
てＲＡＭ５におけるテキストエリア５ａのアドレスか指
定され、その内容が入出力バッファ１５を弁してテキス
トデータレシスクＪ９に読出さイする。このレジスタ１
９に読出さイまたデータは、上位３ビツトがデコーダ２
２でデコードされる。今、デコーダ２２への入力かｒｌ
ｌｌＪ以外のデータであるとすれば、デコーダ２２から
１０″信号か出力される。この時、制御回路１１からオ
ア回路２１をこ与えられる信号は、１１１から１０１に
切換わっている。従ってオア回路２１からデータセレク
タ２０への入力が１０１となり、データセレクタ２０は
ＣＧレジスタＪ７＠ｌＨこ切換わる。このためＣＧレジ
スタ１７の保持データかデータセレクタ２０を介して入
出力バッファ１５へ送られ、ＣＧ Ｌ／レジスタ７、テ
キストデータレシス１１９、ビデオカウンタ１２の内容
に従ってＲＯＭ６のアドレスが指定される。このアドレ
ス指定によりＲＯＭ１５＃こ記憶されているキャラクタ
データか入出力バッファ１５を弁してビデオレジスタ１
３へ読出され、ビデオ信号としてビデオ回路７へ送られ
てＣＲＴ表示部８に表示される。
部８の走査線の位置を示しており、ＲＡＭ５あるいはＲ
ＯＭ６のアトにスデータとして入出力バッファ１５へ汚
られる。この入出力バッファ１５には、上記したように
テキストレジスタ１Ｈの保持データがデータセレクタ２
０”；！？弁して与えられているので、テキストレジス
タ１８の内容とビデオカウンタ１２のカウント値によっ
てＲＡＭ５におけるテキストエリア５ａのアドレスか指
定され、その内容が入出力バッファ１５を弁してテキス
トデータレシスクＪ９に読出さイする。このレジスタ１
９に読出さイまたデータは、上位３ビツトがデコーダ２
２でデコードされる。今、デコーダ２２への入力かｒｌ
ｌｌＪ以外のデータであるとすれば、デコーダ２２から
１０″信号か出力される。この時、制御回路１１からオ
ア回路２１をこ与えられる信号は、１１１から１０１に
切換わっている。従ってオア回路２１からデータセレク
タ２０への入力が１０１となり、データセレクタ２０は
ＣＧレジスタＪ７＠ｌＨこ切換わる。このためＣＧレジ
スタ１７の保持データかデータセレクタ２０を介して入
出力バッファ１５へ送られ、ＣＧ Ｌ／レジスタ７、テ
キストデータレシス１１９、ビデオカウンタ１２の内容
に従ってＲＯＭ６のアドレスが指定される。このアドレ
ス指定によりＲＯＭ１５＃こ記憶されているキャラクタ
データか入出力バッファ１５を弁してビデオレジスタ１
３へ読出され、ビデオ信号としてビデオ回路７へ送られ
てＣＲＴ表示部８に表示される。
以下同様にしてＩ’ｔＡＭ５内のテキスト上１１ア５ａ
のｂ己憶データに応じてＲＯＭＧの内容がビデ第１／ジ
スタ１３に読ｔＪ３される。
のｂ己憶データに応じてＲＯＭＧの内容がビデ第１／ジ
スタ１３に読ｔＪ３される。
しかして、ＲＡＭ５のテキストエリア５ａからデキスト
データレジスフ２Ｊ９に読出されたデータの上位３ビツ
トかｒｌ １１Ｊであった場合は、デコーダ２２の出力
か１１１となり、オア回路２ノを介してデータセレクタ
２０へ入力される。
データレジスフ２Ｊ９に読出されたデータの上位３ビツ
トかｒｌ １１Ｊであった場合は、デコーダ２２の出力
か１１１となり、オア回路２ノを介してデータセレクタ
２０へ入力される。
このためデータセレクタ２０は、テキストレジスタ１８
側Ｃｒ切換わり、その保持データを人出カバツファ１５
へ出力する。この結果、テキストレジスタＪ８、テキス
トデータレシス７７１９、ビデオカウンタ１２の内容に
よってＫＡ〜１５におけるＣＧエリア５ｂがアドレス指
定され１、その記憶内容が入出力バッファ１５を弁して
ビデオレジスタＩ３に♂）Ｉ、出きれる。
側Ｃｒ切換わり、その保持データを人出カバツファ１５
へ出力する。この結果、テキストレジスタＪ８、テキス
トデータレシス７７１９、ビデオカウンタ１２の内容に
よってＫＡ〜１５におけるＣＧエリア５ｂがアドレス指
定され１、その記憶内容が入出力バッファ１５を弁して
ビデオレジスタＩ３に♂）Ｉ、出きれる。
上記のようにＲＡＭ５のテキストエリア５ａの記憶デー
タの上位３ビツトか「１１１」以外であイ１ばＲＯＭ６
のアドレスが指定され、上位３ビツトが「１１１」であ
ればＲＡ Ｍ ５のＣＧエリア５ｂかアドレス指定さ４
１、その記憶内容か入出力バッファ１５を介してビデオ
レジスタ１３に読出さイする。そしてＣのビデオレジス
タ１３に読出されたデータかビデオ回路７へ送られ、Ｃ
ＲＴ表示都８ｃこ表示さイする。
タの上位３ビツトか「１１１」以外であイ１ばＲＯＭ６
のアドレスが指定され、上位３ビツトが「１１１」であ
ればＲＡ Ｍ ５のＣＧエリア５ｂかアドレス指定さ４
１、その記憶内容か入出力バッファ１５を介してビデオ
レジスタ１３に読出さイする。そしてＣのビデオレジス
タ１３に読出されたデータかビデオ回路７へ送られ、Ｃ
ＲＴ表示都８ｃこ表示さイする。
以上述べたように本発明によ／１１ば、ＲＡＭ５のテキ
ストエリア５ａに記憶データによって、ＲＯＭｌ５のキ
ャラクタジェネレータあるいはＲＡＭ５のＣＧエリア５
ｂを任意にアドレス指定できるので、書換えるキャラク
タジェネレータのみをＲＡＭ上に配置でき、同一情報の
重複を防止してメモリの使用効率を向上することかでき
る。
ストエリア５ａに記憶データによって、ＲＯＭｌ５のキ
ャラクタジェネレータあるいはＲＡＭ５のＣＧエリア５
ｂを任意にアドレス指定できるので、書換えるキャラク
タジェネレータのみをＲＡＭ上に配置でき、同一情報の
重複を防止してメモリの使用効率を向上することかでき
る。
図面は本発明の一実施例を示すもので、第１図は情報処
理システム全体の概略構成を示すブロック国、第２図は
ｍＩ ＢにおけるＲＡＭ及びＲＯＭの記憶愼成を示す図
、第３図は第１図におけるビデオ制御回路の詳細を示す
回路構成図である。
理システム全体の概略構成を示すブロック国、第２図は
ｍＩ ＢにおけるＲＡＭ及びＲＯＭの記憶愼成を示す図
、第３図は第１図におけるビデオ制御回路の詳細を示す
回路構成図である。
Claims (1)
- キャラクタジェネレータ方式のビデオ表示装置において
、第１のキャラクタジェネレータと、ＲＡＭＩこよって
構成され上記第１のキャラクタジェネレータの変更キャ
ラクタデータを記憶してなる第２のキャラクタジェネレ
ータと、キャラクタ表示制御情報及び上記ｍ１．第２の
キャラクタジェネレータの選択情報を記憶してなるテキ
ストメモリと、このテキストメモリの記憶内容を参照し
て上記第１あるいは第２のキャラクタジェネレータを選
択し、その記憶キャラクタデータを読出す手段とを具備
したことを特徴とするキャラクタ発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127768A JPS6021086A (ja) | 1983-07-15 | 1983-07-15 | キヤラクタ発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127768A JPS6021086A (ja) | 1983-07-15 | 1983-07-15 | キヤラクタ発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6021086A true JPS6021086A (ja) | 1985-02-02 |
Family
ID=14968210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58127768A Pending JPS6021086A (ja) | 1983-07-15 | 1983-07-15 | キヤラクタ発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6021086A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6592152B1 (en) | 1998-04-28 | 2003-07-15 | Asahi Kasei Corporation | Joint structure for filtration membrane module |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5895332U (ja) * | 1981-12-21 | 1983-06-28 | 日産自動車株式会社 | シ−トスライド装置 |
-
1983
- 1983-07-15 JP JP58127768A patent/JPS6021086A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5895332U (ja) * | 1981-12-21 | 1983-06-28 | 日産自動車株式会社 | シ−トスライド装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6592152B1 (en) | 1998-04-28 | 2003-07-15 | Asahi Kasei Corporation | Joint structure for filtration membrane module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06233185A (ja) | 多画面分割表示装置 | |
| JPS5958538A (ja) | 文字図形表示装置 | |
| JPH0443593B2 (ja) | ||
| JPS6021086A (ja) | キヤラクタ発生装置 | |
| KR940000603B1 (ko) | 디스플레이제어장치 | |
| JP2757790B2 (ja) | メモリ制御装置 | |
| JPS63131176A (ja) | 画像表示装置 | |
| JP2001128108A (ja) | ビデオ処理装置 | |
| US5812829A (en) | Image display control system and memory control capable of freely forming display images in various desired display modes | |
| JPH0525331B2 (ja) | ||
| JPS59231588A (ja) | デイスプレイ装置 | |
| JPS5995589A (ja) | Ｃｒｔ表示装置 | |
| JPS61190624A (ja) | グラフイツク表示画面のハ−ドコピ−方式 | |
| JPS60251431A (ja) | メモリ表示装置 | |
| JPH07110786A (ja) | 半導体記憶装置 | |
| JPS6175388A (ja) | 表示処理装置 | |
| JPH0213317B2 (ja) | ||
| JPH01188962A (ja) | 電子機器 | |
| JPH0343792A (ja) | 文字表示装置 | |
| JPH0619737B2 (ja) | メモリアクセス装置 | |
| JPS58102982A (ja) | 画像表示装置 | |
| JPS58187987A (ja) | 文字図形表示装置 | |
| JPS62243043A (ja) | メモリ駆動回路 | |
| JPH0812541B2 (ja) | 画像合成表示回路 | |
| JPS59219780A (ja) | グラフイツクメモリ・アクセス回路 |