JPS6113899A

JPS6113899A - デイジタルトランク

Info

Publication number: JPS6113899A
Application number: JP13316784A
Authority: JP
Inventors: Yuji Izumida; 泉田　裕二; Takuji Mukaemachi; 迎町　卓司
Original assignee: Hitachi Ltd; Hitachi Microcomputer Engineering Ltd
Current assignee: Hitachi Microcomputer System Ltd; Hitachi Ltd
Priority date: 1984-06-29
Filing date: 1984-06-29
Publication date: 1986-01-22
Anticipated expiration: 2009-05-11
Also published as: JPH0636636B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、ディジタルトランクのタイムスロット変換方
式に関し、特に、ディジタル交換機とＰＣＭ伝送装置の
インターフェースを行うディジタルトランクにおいて、
通話（路）メモリを使ったタイムスロット変換方式に関
するものである。

〔発明の背景〕従来よりディジタル交換機のネットワークは、信号の多
重度、並びに装置の小形化・経済性を上げるために、例
えば、８．１９２Ｍ　　ｂ　／　ｓと高速な伝送が採用
されている。

また、ＣＩＥＰＴ方式におけるＰＣＭ伝送装置の伝送速
度は、６４Ｋｂ／ｓ　　を０次群とした場合、１次群に
は２．０４８Ｍ　　ｂ／Ｓ、２次群には、８．４４８Ｍ
ｂ／ｓである。

このため、ディジタル交換機（以下、交換機と呼ぶ）と
ＰＣＭ伝送装置をＰＣＭ信号のままで接続するためのイ
ンターフェース部（以下、ディジタルトランクと呼ぶ）
が必要となり、ＨＤＢ３（Ｈｉｇｈ　Ｄｅｎｓｉｔｙ　
Ｂｉｐｏｌａｒ）　−Ｎ　ＲＺ　（Ｎｏｎ　Ｒｅｔｕｒ
ｎしｏ　Ｚｅｒｏ　）信号変換、信号タイムスロットの
抽出・挿入、音声タイムスロットの速度変換などの処理
を行わせている。

第２図はＰＣＭ伝送装置とディジタルトランク間におけ
るＣＥＰＴ　−１次群のＰＣＭ信号フレーム構成図であ
り、０〜３１はタイムスロット番号（ＴＳＮＯ）　、信
号１には、同期信号または対局警報を挿入し、信号２に
は、局間信号方式が回線個別信号方式の場合はシグナリ
ング信号を、一方、共通線信号方式の場合は通話もしく
はシグナリング信号を挿入する。第３図は交換機のネッ
トワークとディジタルトランク間における伝送速度が８
．１９２Ｍ　　ｂ　／　ｓのＰＣＭ信号フレーム構成図
であり、ＴＳＮ００〜３．６４〜６７のタイムスロット
を、交換機とディジタルトランク間の制御チャネルに用
いるので、通話信号およびシグナリング信号は、残り１
２０のタイムスロットに任意に割り当てて伝送する。

第４図は従来のディジタルトランクの構成ブロック図で
ある。

第４図において、１はＰＣＭ伝送装置、２Ａ。

２Ｂはコード変換部、３は信号タイムスロット抽出部、
４Ａ、４Ｂは信号メモリ、５Ａ、５Ｂ。

８Ａ、８Ｂ、ＩＯＡ、ＩＯＢはアドレスセレクタ、６Ａ
、６Ｂは伝送速度変換部、７Ａ、７Ｂは通話路メモリ、
９Ａ、９Ｂは制御メモリ、１１は交換機のネットワーク
、］２は信号タイムスコツ１−挿入部、１３は折返し試
験部、１４はカウンタ、１５はマイクロプロセッサ（Ｍ
ＰＵ）、１６は交換機の制御装置、Ｊ７はハイウェイ、
１８はリンク線、１９はディジタルトランクである。な
お、交換機のネットワーク１１と各ディジタルトランク
間は、伝送速度８．１９２Ｍ　　ｂ　／　ｓのハイウェ
イ１７を用いた複式接続であ−る。

ＰＣＭ伝送装置１からディジタルトランク１９に送られ
る第２図に示す（上り）ＰＣＭ信号は、コード変換部２
ＡでＨＤＢ３のＰ’ＣＭ信号がらＮＲＺ信号に変換され
、その後、Ｔ　Ｓ　Ｎｏ、　ＯおよびＴＳＮα１６の信
号タイムスロットは、信号タイムスロット抽出部３によ
り抽出され、カウンタ１４からアドレスセレクタ５Ａを
通して送られるフレームＮＯ信号のアドレスで、信号メ
モリ４Ａに書込まれる。なお、信号メモリ４Ａに格納さ
れたＴ　Ｓ　Ｎｕ　Ｏおよび１６の内容は、ＭＰＵ１５
が読出して、リンク線１８を経由して、制御情報として
制御装置１６に送られる。一方のＴＳＮα１〜１５およ
び１７〜３１の通話タイムスロットは、折返し試験部１
３を通して伝送速度変換部６Ａに送られて、２．０４８
Ｍ　　ｂ　／　ｓから４倍の８．１９２Ｍ　　ｂ　／　
ｓに変換され、カウンタ１４からアドレスセレクタ８Ａ
を通して送られるタイムスロット番号（Ｔ　Ｓ　Ｎ　ｏ
　）信号のアドレスで、通話路メモリ７Ａに順次書込ま
れる（順次書込）。

ＭＰＵ１５は、アドレスセレクタ］、ＯＡを通して、制
御装置１６が割当てたハイウェイ１７の１２０タイムス
ロツト中の空きタイムスロット番号を制御メモリ９Ａの
該アドレス対応位置に書込む。制御メモリ９Ａに格納さ
れた空きタイムスロット番号は、アドレスセレクタＩＯ
Ａを通して入力されるカウンタ１４が指定するＴ　Ｓ　
Ｎ　ｏ信号のアドレスで、該当するタイムスロット位置
の通話路メモリ７Ａアドレスとして読出される。さらに
、アドレスセレクタ８Ａを通して、通話路メモリ７Ａに
送られることにより、該当するアドレスのＰＣＭ信号で
ハイウェイ】７を経由して交換機のネットワーク１１に
送られる（ランダム読出）。

反対に、交換機のネットワーク１１からディジタルトラ
ンク１９に送られる第３図に示す（下り）ＰＣＭ信号は
、ハイウェイ１７を通して、（上り）通話タイムスロッ
トが湧話路メモリ７Ａに順次書込まれたのと同様に、通
話路メモリ７Ｂに順次書込まれた後、ランダム読出しが
行われ、伝送速度変換部６Ｂによって、８．１９２Ｍ　
　’、）　／　ｓから２．０４８Ｍｂ／ｓ　　に変換さ
れる。信号タイりスコツ１−であるＴＳＮα０および１
６への制御情報は制御装置１６の指示を受けたＭ　Ｐ　
Ｕ　］、　５がフレーｌＸ番号に対応するアドレスを、
アドレスセレクタ５Ｂを通して信号メモリ４Ｂに送ると
同時に書込まれ、カウンタ１４からアドレスセレクタ５
Ｂを通して送られるフレームＮｏ信号のアドレスによっ
て読出され、信号タイムスロット挿入部１２へ送られる
。

信号タイムスロット挿入部１２は、通話タイムスロット
（ＴＳＮα１〜１５および１７〜３１）の間では伝送速
度変換部６Ｂの出力をコード変換部２Ｂに送り、信号タ
イムスロット（Ｔ　Ｓ　Ｎｕ　Ｏおよび１６）の間では
、信号メモリ４Ｂの出力（前記の制御情報）をコード変
換部２Ｂに送る。

コード変換部２Ｂは、受信したＮＲＺ信号をＨＤＢ３Ｐ
ＣＭ信号に変換してＰＣＭ伝送装置１に送出°する。

前述した動作は、回線個別信号方式の場合であるが、共
通線信号方式の場合には、信号タイムスロットのＴＳＮ
α１６が共通線用のデータ情報または通話用として用い
られるため、通話路メモリ７Ａ、７Ｂおよび制御メモリ
９Ａ、９Ｂにおいては、ＴＳＮ０１６も処理可能な構成
に、また、信号タイムスロット挿入部１２においては、
ＴＳＮ０１６を通過可能な構成にする。すなおち、通話
メモリ７Ａ、７Ｂにおいては、１２８タイムスロット分
の容量を有する。

折返し試験部１３には、交換機のネットワーク１１とデ
ィジタルトランク１９間の接続の正常性をチェックする
ための機能を有しており、受信した（下り）ＰＣＭ信号
の任意の１タイムスロツトを一時記憶し、それを（上り
）ＰＣＭ信号の任意の１タイムスロツトに挿入して折返
すことによって、受信したＰＣＭ信号と送出したところ
の（下す）ＰＣＭ信号が交換機のネットワーク１１側で
照合チェックされ、装置間の接続状態が確認される。

ここで、第４図の各メモリ容量を求めると、信号メモリ
４．Ａ、４Ｂは、Ｔ　Ｓ　Ｎａ　Ｏおよび１６の２タイ
ｌ＼スロツトを有する１フレームが１６フレームで１マ
ルチフレームを組むことがら、それぞれ３２ｗＸ８ｂｉ
ｔ、の容量１通話路メモリ７Ａ、７Ｂは、８．１９２Ｍ
　　ｂ　／　ｓの１フレーム（１２８タイムスロツ１へ
）分として、それぞれ１２８　ｗＸ　８ｂｉｔの容量、
制御メモリ９Ａ、９Ｂは、１２８のアドレスが必要であ
ることから、それぞれ１２８ｗＸ７ｂｊＦ′、の容量で
あり１合計では４．３５２　ｂｉｔ、が必要となる。ま
た、メモリ６個で構成されてい　ことから、アドレスセ
レクタなどの制御回路も６組必要である。

さらに、複数タイムスロットを同時に折返す試験を行う
ためには、複数組のメモリＩＣおよび制御回路が必要と
なることがら、部品数が多い、コストが高い、小型化で
きない等の欠点があった。

〔発明の目的〕

本発明の目的は、このような従来の欠点を除去し、特別
な回路部品を用いることなく、部品数を減らすとともに
、低コストで小型化が可能なＰＣＭ伝送装置と交換機の
ネットワーク間のインターフェースを実現するディジタ
ルトランクのタイムスロット変換方式を提供することに
ある。

〔発明の概要〕

上記目的を達成するため、本発明のディジタルトランク
のタイムスロット変換方式は、通話路メモリと制御メモ
リを有し、かつディジタル交換機とＰＣＭ伝送装置間を
接続するディジタルトランクにおいて、上り、下りの通
話領域と１マルチフレーム分以上の信号（シグナリング
）領域を有する上記通話路メモリに対する信号領域の読
出し／書込みを行うためのアドレス情報を、フレーム番
号に基づいて作成するアドレス作成部を備え、ＰＣＭ伝
送装置からのＰＣＭ信号でシグナリング情報を、アドレ
ス作成部のアドレス情報で上り信号領域に書込み、一方
、ディジタル交換機からのＰＣＭ信号で下り信号領域に
格納されているシグナリング情報を、アドレス作成部の
アドレス情報で読出すことによって、タイムスロット変
換および信号タイムスロットの抽出、挿入９通過を行う
ことに特徴がある。

〔発明の実施例〕

以下、本発明の実施例を図面により説明する。

第１図は、本発明の一実施例を示すディジタルトランク
のブロック構成図であり、第５図（ａ）。

（ｂ）は、それぞれ通話路メモリ、制御メモリのエリア
割付図であり、第６図は通話路メモリの読出・書込タイ
ミング割付図である。

第１図において、２ｏは通話路メモリ、２１゜２３はア
ドレスセレクタ、２２は制御メモリ、２４はマルチプレ
クサ、２５はデマルチプレクサ、２６はアドレス作成部
、２７はディジタルトランクである。

通話路メモリ２０は第５図（ａ）に示すように、上り通
話領域５０−）　（３２ｗＸ　５ｂｉｔ　）　、上り信
号領域５１→（３２ｗＸ　８ｂｉｔ　）　、下り通話領
域５２→（１２８ｗＸ　８ｂｉｔ　）および下り信号領
域５３　（３２ｗＸ８ｂｉｔ）で構成する。上記説明中
で（）内の数値は容量を示し、合計では２２４ｗ　Ｘ　
８　ｂｉｔ　（１，７９２ｂｉｔ）となる。また、制御
メモリ２２は、第５図（ｂ）に示すように、上り領域６
０　（１２８ｗＸ８ｂｉｔ　）と下り領域６１（３２ｗ
Ｘ８ｂｉし）で構成する。なお、合計の容量は１６０　
ｗ　Ｘ　８ｂｉｔ　　（１２８０ｂｉｔ　）である。

通話メモリ２０における書込、読出のタイミングは、第
６図に示すように、ＣＰＥＴ方式１次群の１タイムスロ
ット分（すなわち、１２５μｓ÷３２＝３．９０６　ｎ
　ｓ　）を１６に分割（タイミング番号として、０−１
５を設ける）した時間（２４４ｎｓ）に、処理タイムス
ロットが通話の場合と信号の場合を区別して行う。

また、伝送速度の８．１９２Ｍ　　ｂ　／　ｓと２．０
４８Ｍ　　ｂ／Ｓには速度差が４倍であることがら、２
．０４８Ｍｂ　／　ｓのタイムスロット１個に対し、８
．１９２Ｍ　ｂ／Ｓのタイムスロット４個を割当てるた
め、タイミング番号０〜３を４Ｎ、４〜７を４Ｎ＋１．
８〜１１を４Ｎ＋２．１２〜１５を４Ｎ＋３に割り振っ
て、８．］、９９２Ｍ　ｂ　／　ｓのタイムスロットと
する。

これにより、通話タイムスロット（ＴＳＮｎｌ〜１５お
よび１７〜３１）処理時において、上りに対しては、２
．０４８Ｍ　ｂ　／　ｓがら８．１９２Ｍ　　ｂ　／　
ｓに速度変換するので、２．０４８Ｍ　　ｂ　／　ｓの
タイムスロット１個（３，９０６ｎ　ｓ’）の間に、上
り通話領域５０に対する書込（ＰＣＭ伝送装置１からの
入力）は１回、読出（ハイウェイ１７への出方）は４回
行う。

ここでは、書込をタイミング番号０で、また、読出をタ
イミング番号１，５，９．１３のそれぞれで行う。

一方の下りに対しては、速度変換より、２．０４８Ｍｂ
／ｓのタイムスロット１個（３，９０６ｎ　ｓ　）の間
に、下り通話領域５２に対する書込は４回、読出は１回
行われ、ここでは、書込をタイミング番号２，６，１０
．１４のそれぞれで、また、読出をタイミング番号３で
行う。

また、上り信号領域５１の読出および下り信号領域５３
の書込タイミングは、ＭＰＵ１５からの要求時にのみ、
それぞれタイミング番号８，１５で行い（第６図に木１
で示す）、これは１フレーム中にそれぞれ２回実行する
。

信号タイムスロット（ＴＳＮｏ０および１６）処理時に
おいて、回線個別信号方式では、タイムスロットＯと１
６の抽出、挿入を、また、共通線信号方式では、タイム
スロットＯの抽出、挿入およびタイムスロット１６の通
過（例えば、ネットワーク１１への引渡し）を行うため
に、上記２つの方式とも、上り（ＴＳＮｏＯおよび１６
）に対しては、通過させるためとして上り通話領域５０
にタイミング番号Ｏで、さらに、抽出として上り信号領
域５１にタイミング番号４でそれぞれ書込む。

一方、回線個別信号方式のＴ　Ｓ　Ｎｎ　Ｑと１６およ
び共通線信号方式のＴＳＮｏＯの下りに対しては、挿入
を行うために、下り信号領域５３をタイミング番号３で
読出す。しかし、共通線信号方式のＴＳＮｏ、　１６の
下りに対しては、通過させるために前記と同じタイミン
グ番号３で下り通話領域５２を読出す（第６図に＊２で
示す）。

なお、上記処理時におけるタイミング番号３と４以外の
書込、読出は、前述した通話タイムスコツ１〜処理時と
同じである。

次に、第４図に示すディジタルトランクの動作について
、第５図（ａ）、（ｂ）、第６図により説明する。

ＰＣＭ伝送装置１で送出する２、０４８Ｍ　　ｂ　／　
ＳのＰＣ’Ｍ信号は、コード変換部２Ａにより、ＮＲＺ
信号に変換された後、通話タイムスロット処理時の場合
は、ＴＳＮ＆１〜３Ｉそれぞれのタイミング番号Ｏにお
いて、カウンタ１４からのＴ　Ｓ　Ｎ　。

信号で通話路メモリ２０の第５図（ａ）に示す上り通話
領域５０に順次書込まれる（順次書込）。また、ＭＰＵ
１５は制御装置１６からの指示により、第５図（ｂ）に
示す制御メモリ２２の上り領域６０に通話領域読出アド
レス、すなわち、ハイウェイ】７内の空きタイムスロッ
トに該当する通話路メモリ２０のアドレスを書込む。

上記アドレスは、カウンタ１４で出力する８、１９２Ｍ
ｂ／ｓ　　のＴ　Ｓ　Ｎ　ｏ信号が、アドレス・セレク
タ２３経出で、（第４図に省略しである）タイミング制
御回路の動作で、１，５，９．１３のタイミング番号の
ときに制御メモリ２２に送出させることによって読出さ
れ、アドレスセレクタ２１を通して、通話路メモリ２０
に送られる。通話路メモリ２０からは、上記のアドレス
に該当するｌｊ、１９２Ｍｂ／ｓ　　のタイムスロット
で通話の情報が送出され、デマルチプレクサ２５および
ハイウェイ１７を通して交換機のネットワーク１１に送
られる（ランダム読出）。

一方、信号タイムスロット処理時の場合は、前記の処理
と同様に、タイミング番号０において、上り通話領域５
０にＴＳＮｏ０および１６の該当するアドレスで書込み
、それを通過用とし、さらに、抽出用としてタイミング
番号４において、アドレス作成部２６がカウンタ１４か
らのフレームＮ。

信号を通話路メモリ２０の上り信号領域５１に対応する
アドレス情報に変換し、アドレスセレクタ２１を通して
、通話路メモリ２０に送ることにより、上り信号領域５
１に、Ｔ　Ｓ　Ｎａ　Ｏおよび１６の該当するアドレス
で書込む。上記の上り信号領域５１に書込まれたＰＣＭ
信号のデータは、タイミング番号１５（木１付）におい
て、ＭＰＵ１５からのＡＤＤＲＥＳＳおよびＤＡＴＡ２
線によって読出され、リンク線１８を経由して、制御装
置１６に送られる。

反対に、交換機のネットワーク１１からハイウェイ１７
およびマルチプレクサ２４を通して送られる８、　１９
２Ｍ　　ｂ　／　ｓのＰＣＭ信号は、２，６゜１０．１
４のタイミング番号のときに、下り通話領域５２に順次
書込まれる。一方、下り信号領域５３には、制御装置１
６の指示を受けたＭＰＵ１５が、ＡＤＤＲＥＳＳおよび
ＤＡＤＡｌ線を用いて、タイミング番号８のときに書込
まれる。上記の下り通話領域５２と下り信号領域５３の
読出は、下記で行う。

通話タイムスロットおよび共通線信号方式での信号タイ
ムスロット（ＴＳＮｏ１６）処理時の場合は、タイミン
グ番号３において、制御メモリ２２に格納されている下
り通話領域読出アドレスをカウンタ１４　Ｔ　Ｓ　Ｎ　
ｏ信号で、通話路メモリ２ｏに送出することによって、
下り通話領域５２を読出し、デマルチプレクサ２５を経
由して、コード変換部２Ｂに送る。一方、信号タイムス
ロット（ＴＳＮｎｏ、１６　）（ただし、共通線信号方
式ではＴ　Ｓ　Ｎａ　Ｏのみ）処理時の場合は、タイミ
ング番号３において、アドレス作成部２６がカウンタ１
４のフレームＮＯ信号を通話路メモリ２ｏの下り信号領
域５３に対応するアドレス情報に変換し、アドレスセレ
クタ２１を通して通話路メモリ２゜に送ることにより、
下り信号領域５３を読出し、デマルチプレクサ２５を経
由して、コード変゛換部２Ｂに送る。

コード変換部２Ｂは、通話路メモリ２ｏがらＮＲＺ信号
をＨＤＢ３信号に変換して、ＰＣＭ伝送装置１に送出す
る。

次に、ディジタルトランク２７で行う複数タイムスロッ
ト同時折返し試験について述べる。

制御装置１６からの指示を受けたＭＰＵ１５は、制御メ
モリ２２の上り領域６ｏに通話路メモリ２０に送出する
ための下り通話領域読出アドレスを書込む。−に記読出
アドレスを、上り通話領域読出タイミングであるタイミ
ング番号１，５．９゜１３のときに読出して、ハイウェ
イ１７から送られるＰＣＭ信号の任意な複数タイムスロ
ットを、通話路メモリ２０からハイウェイ１７に送出す
るＰＣＭ信号の任意なタイムスロットに挿入して折り返
すことにより試験を行うことができる。

また、制御メモリ２２の下り領域６１に通話路メモリ２
０の」ニリ通話領域読出アドレスを書込むことにより、
下り通話領域読出タイミング（タイミング番号３）に上
り通話領域５０を読出して、ＰＣＭ伝送装置１から送ら
れるＰＣＭ信号の任意なタイムスロツ１〜を再びＰＣＭ
伝送装置１に折り返すこともできる。

このように、６個のメモリ（合計容量４．３５２ｂｉｔ
）構成で実現していたディジタルトランクにおける通話
タイムスロットのタイムスロット変換、速度変換、信号
タイムスロットの抽出、挿入２通過。

それに複数タイムスロット同時折返し試験を、本実施例
では２個のメモリ（合計容量３．２７２ｂｉｔ、）　構
成で実現することができる。また、メモリごとの制御回
路も統合できることがら、部品数を減らし、信頼性も向
上する。

〔発明の効果〕

以上説明したように、本発明によれば、ディジタルトラ
ンクにおいて、入力ＰＣＭ信号のタイムスロット数およ
び１マルチフレーム分のメモリをもつ、−面構成の時間
スイッチを設け、」ニリ、下りの信号領域の読出／書込
を速度変換で生ずる空きタイミング中に行うことにより
、トランク装置の低コストかつ小型化を実現することが
できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すディジタルトランクの
構成ブロック図、第２図はＣＥＰＴ−１次群のＰＣＭ信
号フレーム構成図、第３図は伝送速度８．１９２Ｍ　　
ｂ／ｓのＰＣＭ信号フレーム構成図、第４図は従来のデ
ィジタルトランクの構成ブロック図、第５図（ａ）、（
ｂ）は、それぞれ通話路メモリ。制御メモリのエリア割付図、第６図は通話路メモリの読
出／書込タイミング割付図である。１・・・Ｉ）　ＣＭ伝送装置、２Ａ、２Ｂ・・・コード
変換部、３・・・信号タイ１１スロット抽出部、４Ａ、
４Ｂ・・・信号メモリ、５　Ａ　、　　５　Ｂ　、　　
８　Ａ　、　　８　Ｂ　、　　１０　Ａ　。１０Ｂ、２１．２３・・・アドレスセレクタ、６Ａ。６Ｂ・・・伝送速度変換部、７Ａ、７Ｂ、２０・・・通
話路メモリ、９Ａ、９Ｂ・・・制御メモリ、１１・・交
換機のネットウーク、１２・・・信号タイムスロット挿
入部、１３・・・折返し試験部、１４・・・カウンタ、
Ｉ５・・・ＭＰＵ、１６・・・制御装置、１７・・・ハ
イウェイ、１８・・・リンク線、１９．２７・・・ディ
ジタルトランク、２４・・・マルチプレクサ、２５・・
デマルチ■　１　　図佑　２Ｉ２１１

Claims

【特許請求の範囲】１、通話路メモリと制御メモリを有し、かつディジタル
変換機とＰＣＭ伝送装置間を接続するディジタルトラン
クにおいて、上り、下りの通話領域と１マルチフレーム
分以上の信号（シグナリング）領域を有する上記通話路
メモリに対して、信号領域の読出し／書込みを行うため
のアドレス情報を、フレーム番号に基づいて作成するア
ドレス作成部を備え、ＰＣＭ伝送装置からのＰＣＭ信号
でシグナリング情報を、上記アドレス作成部のアドレス
情報で上り信号領域に書込み、一方、ディジタル交換機
からのＰＣＭ信号で下り信号領域に格納されているシグ
ナリング情報を、上記アドレス作成部のアドレス情報で
読出すことによって、タイムスロット変換および信号タ
イムスロットの抽出、挿入、通過を行うことを特徴とす
るディジタルトランクのタイムスロット変換方式。２、第１項記載において、上記通話路メモリは、上りＰ
ＣＭ信号のための上り通話領域の書込、上り信号領域の
書込、上り通話領域の読出、上り信号領域の読出と、下
りＰＣＭ信号のための下り通話領域の書込、下り信号領
域の書込、下り信号領域または下り通話領域の読出の７
つのタイミングで周期的に動作されていることを特徴と
する特許請求の範囲第１項記載のディジタルトランクの
タイムスロット変換方式。３、第１項記載において上記通話路メモリは、ＰＣＭ信
号の上り、下りの伝送速度を変換するために、通話領域
の読出／書込をｎ（２以上の整数）タイミングにしたと
き、そのうちの１タイミングが書込（または、読出）動
作になることを特徴とする特許請求の範囲第１項記載の
ディジタルトランクのタイムスロット変換方式。４、第１項記載において上記通話路メモリは、複数タイ
ムスロットの同時折返し試験を行うために、上り（また
は、下り）通話領域の読出タイミングのとき、下り（ま
たは、上り）通話領域が読み出されることを特徴とする
特許請求の範囲第１項記載のディジタルトランクのタイ
ムスロット変換方式。５、第１項記載において上記通話路メモリは、ディジタ
ル変換機（伝送速度がＰＣＭ伝送装置のｎ（２以上の整
数）倍のとき、上り信号領域の書込、上り信号領域の読
出、下り信号領域の書込を速度変換から生じた空きタイ
ミング中に行うことにより、半分の動作速度になること
を特徴とする特許請求の範囲第１項記載のディジタルト
ランクのタイムスロット変換方式。