JPS61145931A - プログラム可能な出力極性素子 - Google Patents

プログラム可能な出力極性素子

Info

Publication number
JPS61145931A
JPS61145931A JP60284177A JP28417785A JPS61145931A JP S61145931 A JPS61145931 A JP S61145931A JP 60284177 A JP60284177 A JP 60284177A JP 28417785 A JP28417785 A JP 28417785A JP S61145931 A JPS61145931 A JP S61145931A
Authority
JP
Japan
Prior art keywords
programmable
signal
logic
output
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60284177A
Other languages
English (en)
Inventor
ウイリアム・エイチ・シーヴアス
マーク・エス・ギヤレツト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPS61145931A publication Critical patent/JPS61145931A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 この発明・は出力論理信号の極性の制御の分野に関する
。詳細には、この発明は論理回路が能動−ハイまたは能
動−ローモードのいずれかにおいて動作するように適合
させるための装置を含む。
発明の背景 典型的には、論理回路は２進論理の「１」または「０」
に相当する２つのレベルの一方を有する信号を発生する
ことによって動作する。２つのレベルはローのレベルと
ハイのレベルを含む。このような態様で動作する論理回
路は能動−ローまたは能動−ハイのモードで動作してい
るものとして特徴づ番ノることができる。
能動−ローのモードにおいては、論理回路は正の事象に
応答してロー−レベルの信号を発生させる。逆に、能動
−ハイモードにおいては、論理回路は正の事象に応答し
てハイ−レベルの信号を発生させる。
能動−ローまたは能動−ハイのモードのいずれかの選択
は論理信号の極性の選択と称される。論理回路の特定の
実現においては、一方または他方の極性の選択は与えら
れた機能のために必要な回路の簡潔化を結果としてもた
らし得る。たとえば、与えられた機能のために、能動−
ローの論理回路は、機能を成し遂げるために、もしも論
理回路が能動−ハイのモードで動作するように設計され
ていた場合に必要とされるよりもより少ない論理ゲート
を必要とするであろう。
与えられた論理回路の出力極性をプログラム可能に選択
する能力は論理回路のユーザにとって設計の柔軟性を増
加させる結果をもたらす。たとえばフィールトープ０グ
ラム可能論理アレイは、アレイからの出力の出力極性を
プログラム可能に選択する能力を与えることによってよ
り柔軟に、したがって特定の論理機能により適合可能に
作ることができる。
プログラム可能に選択できる出力極性が有用である、論
理アレイなどのほとんどの素子は、非常に迅速に動作す
る。したがってプログラム可能な出力極性を備えた回路
を通しての伝搬遅延は、素子の有用性の範囲を制限する
かもしれない機能の減少を避けるため、最小にされなけ
ればならない。
加えて、より信頼できる素子を提供するため、出力極性
ｉｐ定回路の動作をテストする能力が所望される。テス
トの能カイ【シでは、出力極性選択回路を用いた論理回
路が所望の出力極性で信頼できるように動作しているか
どうかを決定するのは困難であろう。
要約すれば、試験可能で迅速なプログラム可能な出力極
性を有する素子が必要とされる。このような素子を用い
た回路の信頼性と柔軟性はそれによって高められるであ
ろう。
発明の要約 この発明は、論理事象に応答して、迅速でかつ装置の動
作をテストする能力を備えた選択された出力極性を有す
る出力信号を発生するための装置を提供する。
この発明は事象の発生に際して論理信号を発生するため
の感知手段を含む。出力信号のための選択された出力極
性を示すプログラム可能な信号を発生するためのプログ
ラム可能な手段もまた含まれる。論理信号とプログラム
可能な信号を受取る極性設定手段が、選択された出力極
性をもつ論理信号と等しい出力信号を発生する。
好ましい実施例はまた、他の論理回路を動かすのに適当
なレベルで出力信号を駆動するための出力駆動回路を含
む。
別の局面では、この発明はプログラム可能な信号が１つ
の出力極性を示すように一時的に強制し出力設定手段を
テストするためのテスト手段を備える。
詳細な説明、 図面を参照して、この発明の詳細な説明が与えられる。
最初に、この発明の概観が議論される。
次に好ましい実施例のための特定の回路の実現が説明さ
れる。最後に、この発明を用いたフィールドプログラム
可能論理アレイ素子が説明される。
第１図では、この発明のブロック図が与えられる。この
発明は事象Ｅの発生に応答して出力信号Ｏ８を与えるた
めの装置１０を提供する。
装置１０は事象Ｅの発生に際してライン１２上に論理信
号を発生させるための感知手段１１を含む。能動−ハイ
または能動−ローの選択された極性を示すプログラム可
能な信号ＰＳを発生するためのプログラム可能な極性選
択手段１４が含まれる。プログラム可能な信号ＰＳはラ
イン１５にかかって発生される。
極性設定手段１３はライン１２上の論理信号とライン１
５上のプログラム可能な信号を受取り、応答して出力信
号Ｏ８の極性を設定する。極性設定手段１３によって発
生された信号はプログラム可能な信号によって示される
選択された極性を有する論理信号１２と等しい。この出
力信号は出力信号Ｏ８に応答して他の素子または他の論
理回路を動かすのに適当なレベルで出力信号Ｏ８を駆動
するために、ライン１６から出力駆動手段１７に供給さ
れる。
フィールドプログラム可能ヒユーズ１８等の、プログラ
ム可能な極性選択手段１４をプログラムするための手段
２１もまた含まれる。フィールドプログラム可能ヒユー
ズ１８はプログラム可能な極性選択手段１４をプログラ
ムするための手段２１の１つの例として与えられている
。プログラム可能な極性選択手段１４をプログラムする
ための他の手段２１は装置１０の特定の用法に適するも
のとして利用されるであろう。
第１図に示されたプログラム可能な極性選択手段１４は
また極性設定手段１３をテストするための手段２３を含
む。ライン１９上の信号を受信したとき、プログラム可
能な信号は能動−ハイモードを表示するよう設定され、
それによって極性設定手段１３が能動−ハイ出力信号Ｏ
８を発生させることを引き起こす。また、ライン２０上
の信号の発生に際しては、プログラム可能な極性選択手
段１４はライン１５上のプログラム可能な信号を通して
能動−ローのモードを表示するよう強制される。これは
極性設定手段１３がテストのために能動−ローの出力を
与えることを引き起こす。テスト信号は一時的に与えら
れ、プログラム可能な極性選択手段１４が試験信号の停
止に際してフィールドプログラム可能ヒユーズ１８等の
プログラムのための手段２１に応答することを可能にす
る。
第２図には装置１０の好ましい実施例の回路図が示され
ている。第２図に示された回路の第１図のブロック図に
対応する部分は、点線で輪郭をつけられ、第１図のブロ
ックと一致するよう数字がつけられである。
第２図の実施例における感知手段１１はライン３０上の
論理ゲート（示されていない）のエミッタフォロア出力
の出力レベルにおける変化を感知するよう適合されてい
る。エミッタフォロアの出力はライン３０に供給される
。感知手段１１はライン３０上の信号に応答してライン
１２上に論理信号を発生させるための反転トランシタ手
段２２を含む。エミッタフォロアの出力レベルにおける
数百ミリボルトの揺れに応答することにより、感知手段
１１はトランジスタ手段２２をそのオンとオフの状態の
間で切換える。
感知手段１１はライン３０から節点３３に接続された抵
抗器３１と節点３３から接地に接続された電流源３２を
含む。ライン３０上のゲートの出力における変化は抵抗
器３１と電流源３２の間の節点３３のレベルにおける変
化として反射される。
節点３３は二重コレクタトランジスタ３４のベースに接
続されている。二重コレクタトランジスタ３４のエミッ
タはショットキーダイオード３５の陽極に接続されてい
る。ショットキーダイオード３５の陰極は接地に接°統
されている。二重コレクタトランジスタ３４の第１のコ
レクタは抵抗器３６を介して基準電圧Ｖｃｃに接続され
ている。二重コレクタトランジスタ３４の第２のコレク
タは論理信号が感知手段１１によって与えられるのでラ
イン１２にわたフて与えられている。
第２図に示された感知手段１１はライン３０上に供給さ
れた信号を反転させる。したがって、もしもライン３０
上の信号がハイであれば、ライン１２上の論理信号は〇
−低信号なる。しかしながら、もしもライン３０上の信
号がローであれば、二重フレフタトランジスタ３４はオ
フになり、ライン１２上の論理信号がハイになることを
引き起こす。
ライン１２上の論理信号は極性設定手段１３に提供され
る。極性設定手段１３はライン１６上に排他的ＮＯＲ出
力信号を発生させるためのトランジスタ手段３７を含む
。排他的ＮＯＲトランジスタ手段３７への第１の入力は
ライン１２上の論理信号である。トランジスタ手段３７
への第２の入力はライン１５上のプログラム可能な信号
である。
好ましい実施例におけるトランジスタ手段３７は、第１
の二重コレクタトランジスタ３８と第２の二重コレクタ
トランジスタ３９を含む。
第１の二重コレクタトランジスタ３８のベースは抵抗器
４０を介して基準電圧Ｖｃｃに接続されている。第１の
二重コレクタトランジスタ３８のエミッタは論理信号を
受取るためにライン１２に接続されている。プログラム
可能な信号はライン４２を通して第１の二重コレクタト
ランジスタ３８のベースに与えられる。
第２の二重コレクタトランジスタ３９のベースは論理信
号を受取るためにライン１２に接続されている。第２の
二重コレクタトランジスタ３９のエミッタはショットキ
ーダイオード４１を介してプログラム可能な信号を受取
るためにライン１５に接続されている。
第１の二重コレクタトランジスタ３日の第１のコレクタ
および第２の二重コレクタトランジスタ３９の第１のコ
レクタは節点４３に接続され、これは抵抗器４４を介し
て基準電圧Ｖｃｃに接続されている。第１の二重コレク
タトランジスタ３８の第２のコレクタおよび第２の二重
コレクタトランジスタ３９の第２のコレクタは共通の節
点４５に接続されており１．これは所望の極性を有する
出力信号を出力駆動手段１７に与えるために出力ライン
１６に接続されている。
ライン１２上の論理信号の極性を設定するためのトラン
ジスタ手段３７は次のように動作する。
もしもライン１５上のプログラム可能な信号が１二であ
るときは、第１の二重コレクタトランジスタ３８が不能
化され、−力筒２の二重コレクタトランジスタ３９は可
能化されてライン１２上の論理信号に応答する。ライン
１５上のプログラム可能な信号がローであるときはライ
ン１２上の論理信号はハイになるので、ライン１６上の
出力信号は同様にローとなり、それによってライン１２
上の論理信号を反転する。ライン１２上の論理信号がロ
ーになり、ライン１５上のプログラム可能な信号が同様
にローであるとき、第１および第２の二重コレクタトラ
ンジスタ３８．３９は両方ともオフになり、ライン１６
上の出力がハイになることを引き起こし、このようにラ
イン１２からの論理信号を反転する。
反対の状態において、ライン１５上のプログラム可能な
信号が７’ｔ−ｉ’であるとき、第２の二重コレクタト
ランジスタ３９はライン１２上の論理信号がそれ庖オン
にするのに十分なほど高くならないために、不能化され
る。しかしながら、第１の二重コレクタトランジスタ３
Ｂは可能化されてライン１２上の論理信号に応答する。
したがって、プログラム可能な信号がハイであるとき、
かつライン１２上の論理信号がハイであるとき、第１の
二重コレクタトランジスタ３８は、ライン１２上のハイ
の論理信号とライン１５上のハイのプログラム可能信号
の間の差異が第１の二重コレクタトランジスタ３８をオ
ンにするには不十分であるので、オフにされる。したが
って、ライン１６上の信号はハイになる。しかしながら
、論理信号がローに揺れると、第１の二重コレクタトラ
ンジスタ３８はオンになりライン１６上の出力が同様に
ローになることを引き起こす。
したがってライン１５上のプログラム可能な信号が、極
性設定手段１３がライン１２上の論理信号を反転する（
ローのプログラム可能信号）か反転しない（ハイのプロ
グラム可ｎｌｑ信号）かを決定することがわかる。
出力駆動手段１７は設定極性を有するライン１６上の出
力信号を受取り、論理信号のユーザへの伝達のためにラ
イン５０上の出力信号を駆動する。
出力駆動手段１７は第１のトランジスタ４６を含む。ト
ランジスタ４６のベースはライン１６上の出力信号を受
取る。トランジスタ４６のコレクタは抵抗器４７を介し
て基準電圧Ｖｃｃに麹続されている。トランジスタ４６
のエミッタは抵抗器４８を介して接地に接続されている
。
トランジスタ４６のエミッタはまた第２のトランジスタ
４つのベースに接続されている。トランジスタ４６のエ
ミッタは第３のトランジスタ５１のベースに接続されて
いる。第２のトランジスタ４９のコレクタは抵抗器を介
して基準電圧Ｖｃｃに接続されている。第２のトランジ
スタ４９のエミッタはショットキーダイオードを介して
出力節点５２に接続されている。
第３のトランジスタ５１のエミッタは接地に接続されて
いる。第３のトランジスタ５１のコレクタは出力節点５
２に接続されている。
第２図に示された実施例の出力駆動手段１７は設定極性
を有するライン１６からの出力信号を反転させる。ライ
ン１６上の出力信号がローであるとき、第１のトランジ
スタ４６はオフであり、これは第２のトランジスタ４９
がオンになることを引き起こし、ライン５０上の出力は
ハイになる。
ライン１６上の出力信号がハイであるとき、第１のトラ
ンジスタ４６はオンにされ、第２のトランジスタ４９が
オフにされ第３のトランジスタ５１がオンにされること
を引き押し、ライン５０上の出力をローに引（。
したがって、感知手段１１によって感知された事象がラ
イン３０上のハイの信号であるとき、能動−ハイの出力
を有するためには、ライン１５上のプログラム可能な信
号はハイになるようにプログラムされる。反対の極性に
ついては、ライン１５上のプログラム可能な信号はロー
にプログラムξれる。
能動−ローのモードをテストするための手段２５と能動
−ハイのモードをテストするための手段２６を含むプロ
グラム可能な極性選択手段１４がまた第２図に示されて
いる。
この実施例におけるプログラム可能な手段１４をプログ
ラムするための手段２１は、フィールドプログラム可能
ヒユーズ１８である。フィールドプログラム可能ヒユー
ズ１８は節点９０に接続されている。節点９０は抵抗器
６２にかかつて基準電圧Ｖｃｃに接続されている。ヒユ
ーズ１８が飛んだとき、節点９０での信号はハイである
。ヒユーズ１８が飛ばないとき、節点９０での信号はロ
ーである。プログラムするための手段２１は、その陰極
を節点９０に有でるダイオード９１にかがってプログラ
ム可能な手段１４の節点６１に接続されている。
プログラム可能な手段１４はプログラム可能な手段１４
を駆動するためのレベルを設定するためのダイオード手
段６３を介して節点６１に接続されている。ダイオード
手段６３は第２図に示された実施例では、ショットキー
ダイオード６４、従来のダイオード６５および別の従来
のダイオード６６を含む。節点６１はまた抵抗器９２を
介して基準電圧Ｖｃｃに接続されている。同様に、節点
６１は以下で述べられる装置１０の能動−ローの動作を
テストするためにショットキーダイオード６７を介して
ライン２０に接続されている。ダイオード手段６３の陰
極は節点６８に接続されている。節点６８は抵抗器６９
を介して接地に接続されている。また、節点６８はトラ
ンジスタ７０のベー”スに接続されている。トランジス
タ７０のエミッタは接地に接続されている。トランジス
タ７０のコレクタは抵抗１７１にかかって別のトランジ
スタ７２のエミッタに接続されている。トランジスタ７
２のコレクタは基準電圧■。、に接続されている。トラ
ンジスタ７０のコレクタは節点７ζ３に接続されている
。節点７３はショットキーダイオード７４を介してトラ
ンジスタ７２のベースに接続されている。トランジスタ
７２のベースは以下で議論される装置１１０の能動−ハ
イの動作をテストするための信号を与えるためにライン
１９に接続されている。
節点７３はまたトランジスタ７５のベースに接続されて
いる。トランジスタ７５のエミッタは接地に接続されて
いる。トランジスタ７５のコレク夕はプログラム可能な
信号を与えるためライン１５に接続されている。
フィールドプログラム可能ヒユーズ１８はプログラム可
能な極性選択手段１４をプログラムするための様々の他
の手段２１と取替えることができる。手段２１は節点６
１に信号を与える。節点６１での信号がハイであるとき
、トランジスタ７０はオンとなり、それがトランジスタ
７５のベースをローに引きそれをオフにする。これはラ
イン１５上のプログラム可能な信号がハイになることを
引き起こす。
節点６１での信号がローのとき、これ略ベースドライブ
をトランジスタ７０から離し、そのためそのコレクタは
ハイになる。トランジスタ７０のコレクタがハイになる
とき、トランジスタ７５はオンになりライン１５上のプ
ログラム可能な信号をローにひく。
第２図の実施例における能動−口−のモードをテストす
るための手段２５は次のように動作する。
ライン２０上の能動−ロー信号がローに引かれるとき、
ライン１５上のプログラム可能な信号はプログラム可能
な手段１４をプログラムする手段２１の状態にかかわり
なくローに強制される。ライン２０上の能動−ロー信号
は信号を与えるために適合された素子上のテスト用回路
（示されていない）によって供給される。
第２図の実施例における能動−ハイのモードをテストす
るための手段２６は次のように動作する。
ライン１９上の能動−ハイ信号はテスト用回路（示され
ていない）によって供給される。もしもテスト用回路が
ロー信号をライン１９上に供給すると、トランジスタ７
２のベースはローに引かれ、これはトランジスタ７５の
ベースをローに引く。
これによって、トランジスタ７５はオフにされ、ライン
１５上の１１グラム可能な信号はハイになる。
第２図に示された回路は出力信号の極性を制御するため
の１０グラムおよびテストの両方が可能な回路を備える
。加えて、極性設定手段１３内のトランジスタ手段３７
は能動−ハイあるいは能動−ローモードのいずれにおい
ても非常に迅速に動作する。
第３図はこの発明に従った複数個の論理信号を供給する
集積論理回路９９内の装＠１０の実現を概略的に示す。
装＠１０はフィールドプログラム可能論理アレイ素子１
０１上の出力論理ユニット１００の一部分として含まれ
ている。
フィールドプログラム可能論理アレイ素子１０１は複数
個のＡＮＤゲート１０２を含む。楕円゛１０６によって
示されるように、「積の項」と呼ばれる論理信号をライ
ン１０４の出力として与える多数のＡＮＤゲート１０２
があってもよい。ＡＮＤゲートへの入力はフィールドプ
ログラム可能アレイ１０３によって決定される。例示的
なフィールドプログラム可能アレイの動作の詳細は現在
市場で入手可能なフィールドプログラム可能論理素子に
よって決定され得る。たとえば、この発明の譲受人であ
る、カリフォルニア州すニーベイルのアドバンスト・マ
イクロ・ディパイシーズ社（Ａｄｖａｎｃｅｄ　Ｍｉｃ
ｒｏ　　Ｄｅｖｉｃｅｓ、　　Ｉ　ｎｃ、　）はＡｍＰ
ＡＬ１６Ｌ８と称する素子を製造し、フィールドプログ
ラム可能アレイの動作を説明する製品文献を提供してい
る。
複数個のＡＮＤゲート１０２からの出力として発生され
たライン１０４上の積の項は複数個のＯＲゲート１０５
への入力として供給されてもよい、第３図では例示の目
的のためＯＲゲートの１つのみが示されている。ライン
１１１上のＯＲゲートの出力は「積の和の項」と呼ばれ
る複数個の論理信号の１つである。
フィールドプログラム可能論理アレイ素子１０１は上述
の積の項および積の和の項などの複数個の論理信号を発
生する回路の一例である。第３図で示された実施例にお
いて、ライン１１０上の積の項はプログラム可能な手段
１４をプログラムするための手段２１として供給される
。ライン１１１上の積の和の項は出力信号が応答するべ
き事象ｒＥＪとして供給される。出力信号はプログラム
可能論理アレイ素子上のＩ１０ビン１０６に供給される
。
出力論理素子１００はフィールドプログラム可能論理素
子１０１によって発生される論理信号に応答する様々な
他の特徴を含んでもよい。たとえば、積の項１１２は出
力論理ユニットの動的制御のためおよび様々な他の機能
のために用いられてもよい。
第３図に示された回路は複数個の論理信号を発生する。
プログラム可能なアレイ論理素子１０１であって、これ
はＩ１０ピン１０６に供給された出力信号の出力極性を
設定するための少なくとも１つの装置を含む。出力極性
を設定するための装置１０は第２図に関連して議論され
たように、プログラム可能な極性選択手段１４、感知手
段１１、極性設定手段１３、および出力駆動手段１７を
含む。出力信号を発生する事象Ｅはライン１１１上を感
知手段１１へ供給される積の和の項である。
プログラム可能極性選択手段１４をプログラムするため
の手段２１は１１０上に供給された積の項である。
図面はＩ１０ピン１０６の出力極性をＮ１１Ｆするだめ
の１つの装［１０のみを示゛しているが、プログラム可
能な手段１４をプログラムするための手段２１からのラ
イン１１０上への信号はプログラム可能な論理アレイ素
子９９上のＩ１０ピン（示されていない）の数に対応す
る複数個の＠＠１０に供給されてもよい。
能動−ハイのテスト信号を供給するライン１９と能゛勤
−ローのテスト信号を供給するライン２０によって示さ
れたように、第３図に示された示された回路もまた、第
１図および第２図に関連して議論されたように、能動−
ハイモードおよび能動−ローモードをテストするための
手段を含む。
こ、の発明に従ったＩ１０ピン１０６の出力極性を１ｌ
ＩＩＪ御するための装置！１０はプログラム可能な論論
理アレイ素子１．０１において特に有用である。
これが真実であるのは特に装置１０が非常に迅速に動作
し、テスト可能であり、プログラム可能な論理アレイ素
子９９のユーザにとって設計の柔軟性を増加させるため
である。
上述のこの発明の好ましい実施例の説明は例示と説明の
ために提示されたものである。これは余すところないも
のではなくまた発明を開示された正確な形状に限定する
ことを意図したものでもなく、明らかに上記の教示に照
らして多くの修正や変形が可能である。プログラム可能
な論理アレイ実施例はこの発明の原理を最良に説明する
ために選ばれ説明されたものであって、それによって当
業者が企図される特定の用法に適した様々な実施例と様
々な変形においてこの発明を最良に活用−することを可
能にするための実際の適用で１ある。この発明の範囲は
添付の請求の範囲によって規定されることが意図される
。
【図面の簡単な説明】
第１図はこの発明に従った装置のブロック図である。 第２図はこの発明の好ましい実現を示す回路図である。 第３図はこの発明に従った論理回路の概略図である。 図において１０は出力信号を与えるための装置、１１は
感知手段、１３は極性設定手段、１４はプログラム可能
な極性選択手段、１７は出力駆動手段、１８はフィール
ドプログラム可能ヒユーズ、２１はプログラム可能な極
性選択手段をプログラムする手段、２２はトランシタ手
段、２３はテスト手段、２５は能動ローモードをテスト
する手段、２６は能動ハイモードをテストする手段、１
００は出力論理ユニット、１０１はプログラム可能論理
アレイ素子、１０２はＡＮＤゲート、１０５はＯＲゲー
ト、１０６はＩ１０ピンである。 特許出願人　アドバンスト・マイクロ・ディバイシズ・
インコーボレーテツド

Claims (21)

    【特許請求の範囲】
  1. （１）事象に応答して出力信号を発生する装置であって
    、 事象の発生に際して論理信号を発生するための感知手段
    と、 能動−ハイまたは能動−ローの選択された出力極性を示
    すプログラム可能な信号を供給するためのプログラム可
    能な手段と、 論理信号をおよびプログラム可能な信号を受け、選択さ
    れた出力極性を有する論理信号に等しい出力信号を与え
    る、極性設定手段とを含む装置。
  2. （２）さらに、出力信号を駆動するための出力駆動手段
    を含む、特許請求の範囲第１項に記載の装置。
  3. （３）前記プログラム可能な手段が、 プログラム可能な手段をプログラムしてプログラム可能
    な信号を与えるための手段を含む、特許請求の範囲第１
    項に記載の装置。
  4. （４）前記プログラム可能な手段が、 プログラム可能な手段を動的にプログラムしてプログラ
    ム可能な信号を与えるための論理手段を含む、特許請求
    の範囲第１項に記載の装置。
  5. （５）前記プログラム可能な手段が、 プログラム可能な手段をプログラムしてプログラム可能
    な信号を与えるためのフィールド−プログラム可能ヒュ
    ーズを含む、特許請求の範囲第１項に記載の装置。
  6. （６）さらに、プログラム可能な信号が１つの出力極性
    を示すように一時的に強制し、極性設定手段をテストす
    るためのテスト手段を含む、特許請求の範囲第１項に記
    載の装置。
  7. （７）前記テスト手段が、 プログラム可能な信号の能動−ハイ出力モードの表示を
    一時的に引き起こすための手段を含む、特許請求の範囲
    第６項に記載の装置。
  8. （８）前記テスト手段が、 プログラム可能な信号の能動−ロー出力モードの表示を
    一時的に引き起こすための手段を含む、特許請求の範囲
    第６項に記載の装置。
  9. （９）複数個の論理信号を発生する回路において、出力
    極性を設定するための装置であって、能動−ハイまたは
    能動−ローの選択された出力極性を示すプログラム可能
    な信号を供給するためのプログラム可能な手段と、 複数個の論理信号の１つとプログラム可能な信号を受け
    、選択された出力極性を有する受取られた論理信号と等
    しい出力信号を発生するための少なくとも１つの極性設
    定手段とを含む装置。
  10. （１０）さらに、他の論理回路との伝達のために出力信
    号を駆動するための出力駆動手段を含む、特許請求の範
    囲第９項に記載の装置。
  11. （１１）前記プログラム可能な手段が、 プログラム可能な手段を動的にプログラムしてプログラ
    ム可能な信号を与えるための論理手段を含む、特許請求
    の範囲第９項に記載の装置。
  12. （１２）前記プログラム可能な手段が、 前記プログラム可能な手段を選択的にプログラムしてプ
    ログラム可能な信号を与えるためのフィールド−プログ
    ラム可能ヒューズを含む、特許請求の範囲第９項に記載
    の装置。
  13. （１３）前記プログラム可能な手段が、 複数個の論理信号の１つを受け、前記プログラム可能な
    手段をプログラムしてプログラム可能な信号を与えるた
    めの手段を含む、特許請求の範囲第９項に記載の装置。
  14. （１４）さらに、プログラム可能な信号が１つの出力極
    性を示すよう一時的に強制し、出力設定手段をテストす
    るためのテスト手段を含む、特許請求の範囲第９項に記
    載の装置。
  15. （１５）前記テスト手段が、 プログラム可能な信号の能動−ハイの出力極性の表示を
    一時的に引き起こすための手段を含む、特許請求の範囲
    第１４項に記載の装置。
  16. （１６）前記テスト手段が、 プログラム可能な信号の能動−ローの出力極性の表示を
    一時的に引き起こすための手段を含む、特許請求の範囲
    第１４項に記載の装置。
  17. （１７）複数個の論理信号を発生する回路がプログラム
    可能な論理アレイ素子である、特許請求の範囲第９項に
    記載の装置。
  18. （１８）プログラム可能な論理アレイ素子において、論
    理事象に応答して出力信号を発生するための装置であっ
    て、 論理事象に応答して論理信号を発生するための感知手段
    と、 能動−ハイまたは能動−ローの選択された出力極性を示
    すプログラム可能な信号を供給するためのプログラム可
    能な手段と、 論理信号とプログラム可能な信号を受け、選択された出
    力極性を有する論理信号に等しい出力信号を与えるため
    のトランジスタ手段と、 前記プログラム可能な手段をプログラムして選択された
    プログラム可能な信号を与えるための手段と、 プログラム可能な信号が１つの出力極性を示すよう一時
    的に強制し、出力設定手段をテストするためのテスト手
    段と、 出力信号を駆動するための出力駆動手段とを含む、装置
    。
  19. （１９）プログラム可能な手段をプログラムするための
    前記手段が、 開放−回路状態と閉鎖−回路状態を有するフィールド−
    プログラム可能ヒューズを含み、それによってプログラ
    ム可能なヒューズの開放−回路状態が一方の選択された
    出力極性を示し、プログラム可能なヒューズの閉鎖−回
    路状態が他方の選択された出力極性を示す、特許請求の
    範囲第１８項に記載の装置。
  20. （２０）プログラム可能な手段をプログラムするための
    前記手段が、 プログラム可能な手段を動的にプログラムしてプログラ
    ム可能な信号を与えるための論理手段を含む、特許請求
    の範囲第１８項に記載の装置。
  21. （２１）テストのための前記手段が、 プログラム可能な信号の能動−ハイ出力モードの表示を
    一時的に引き起こすための手段と、プログラム可能な信
    号の能動−ロー出力モードの表示を一時的に引き起こす
    ための手段とを含む、特許請求の範囲第１８項に記載の
    装置。
JP60284177A 1984-12-17 1985-12-16 プログラム可能な出力極性素子 Pending JPS61145931A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US682381 1984-12-17
US06/682,381 US4670714A (en) 1984-12-17 1984-12-17 Programmable output polarity device

Publications (1)

Publication Number Publication Date
JPS61145931A true JPS61145931A (ja) 1986-07-03

Family

ID=24739447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60284177A Pending JPS61145931A (ja) 1984-12-17 1985-12-16 プログラム可能な出力極性素子

Country Status (3)

Country Link
US (1) US4670714A (ja)
EP (1) EP0187006A3 (ja)
JP (1) JPS61145931A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4724340A (en) * 1986-11-21 1988-02-09 Motorola, Inc. Output circuit in which induced switching noise is reduced by presetting pairs of output lines to opposite logic states
US4918385A (en) * 1987-05-18 1990-04-17 Hewlett-Packard Company Method and process for testing the reliability of integrated circuit (IC) chips and novel IC circuitry for accomplishing same
US5157335A (en) * 1989-08-18 1992-10-20 Houston Theodore W On-chip error detection circuit
US5361033A (en) * 1991-07-25 1994-11-01 Texas Instruments Incorporated On chip bi-stable power-spike detection circuit
US5280279A (en) * 1989-12-21 1994-01-18 Sharp Kabushiki Kaisha Driving circuit for producing varying signals for a liquid crystal display apparatus
EP0654159A4 (en) * 1992-08-10 1998-06-03 Advanced Logic Res Inc COMPUTER INTERFACE FOR PERFORMING A PLURALITY OF SEARCHES ON A PLURALITY OF DISK UNITS.
US5438277A (en) * 1993-03-19 1995-08-01 Advanced Micro Devices, Inc. Ground bounce isolated output buffer
FR2702858B3 (fr) * 1993-03-19 1995-04-21 Alcatel Radiotelephone Procédé de contrôle de la polarité d'un signal numérique et circuits intégrés mettant en Óoeuvre ce procédé.
US6865425B2 (en) * 2002-01-07 2005-03-08 Siemens Energy & Automation, Inc. State machine for a pulse output function
CN100392587C (zh) * 2002-06-03 2008-06-04 西门子能量及自动化公司 用于编程智能模块的向导
US7119607B2 (en) * 2002-12-31 2006-10-10 Intel Corporation Apparatus and method for resonance reduction

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4019144A (en) * 1975-09-12 1977-04-19 Control Data Corporation Conditional latch circuit
GB1549642A (en) * 1976-08-03 1979-08-08 Nat Res Dev Inverters and logic gates employing inverters
US4533841A (en) * 1981-09-03 1985-08-06 Tokyo Shibaura Denki Kabushiki Kaisha MOS logic circuit responsive to an irreversible control voltage for permanently varying its signal transfer characteristic
US4527115A (en) * 1982-12-22 1985-07-02 Raytheon Company Configurable logic gate array

Also Published As

Publication number Publication date
EP0187006A3 (en) 1988-07-20
EP0187006A2 (en) 1986-07-09
US4670714A (en) 1987-06-02

Similar Documents

Publication Publication Date Title
US5612642A (en) Power-on reset circuit with hysteresis
US5732027A (en) Memory having selectable output strength
KR100508196B1 (ko) Ｓｄｒａｍ 클럭킹 테스트 모드
KR100421053B1 (ko) 신호선의 프리차지 방법 및 프리차지 전압발생회로
US6081460A (en) Integrated circuit devices having voltage level responsive mode-selection circuits therein and methods of operating same
US5870342A (en) Semiconductor memory device surely reset upon power on
JPH021565A (ja) 半導体デバイスと集積回路と電源電圧検出構造
JPS61145931A (ja) プログラム可能な出力極性素子
US5777488A (en) Integrated circuit I/O node useable for configuration input at reset and normal output at other times
US4432049A (en) Programmable mode select by reset
US5774402A (en) Initialization circuit for a semiconductor memory device
JP2005529571A (ja) 連続ヒューズラッチ操作に用いる送りレジスタ
US7205793B2 (en) Self-programmable bidirectional buffer circuit and method
US5617040A (en) Programmable output device with integrated circuit
EP0009862A1 (en) Programmable mode of operation select by reset and data processor using this select
EP0333405A2 (en) Power supply potential rising detection circuit
US5969648A (en) Quaternary signal encoding
US7417475B2 (en) Circuit and method for generating power up signal
US6043683A (en) Output pad circuit using control signal
JPH02502058A (ja) 高速度ハイブリッド・ディジタルドライバ
JP3928908B2 (ja) 半導体装置
US6130558A (en) Data transfer circuit and method for a semiconductor memory
US6438050B1 (en) Signal transmission circuit and semiconductor memory using the same
US5886569A (en) Semiconductor integrated circuit device with control circuit for controlling an internal source voltage
US6654300B2 (en) Semiconductor memory device having internal circuit screening function