JPS6114718B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は特定の指定番地信号を送信し、多数の
物品の中から上記の指定番地と一致する固有番地
を有する物品を選択する選択方式に関するもの
で、多数の上記指定番地を容易に作り得ることを
目的とする。

以下、本発明の実施例を図面について説明す
る。第１図ａ〜ｄに示すように、夫々異なるパル
ス間隔t₁（同図ａ）、t₂（同図ｂ）、t₃（同図ｃ）、
t₄（同図ｄ）を持つ２個のパルスで構成される単
位パルスを数種類作り、その各種類の単位パルス
を適当数宛例えば第２図に示すようにt₁パルスが
５個、t₂パルスが10個、t₃パルスが３個を組合せ
た単位パルス列５−10−３を指定番地とする。

なお、上記パルス間隔t₁〜t₄はt₁＜t₂＜t₃＜t₄の
関係とし、パルス間隔t₄の単位パルスはリセツト
用に使用して全回路をリセツト状態とする。

上記指定番地を構成する単位パルス列を直接又
は変調電波として送信側から送出する。

多数の被選択物の中には夫々異なる固裕番地を
設定した受信機が内蔵してあり、この受信機で上
記送信側からの送信電波を受信して、上記単位パ
ルス列中の各種類の単位パルス毎に読みとつて指
定番地を解読するもので、まずパルス選別回路で
各パルスの選別を行なつて区分けをし、次の計数
検索回路で各パルス毎の計数を行ない番地の検索
として指定番地を求め、固有番地と一致すれば応
答信号を発生させるようにする。

第３図はパルス選別回路の一例である。入力端
子イに入つたパルス列信号は遅延回路１_１〜１_４
と２_１〜２_４とでそれぞれ入力パルスよりもαだ
け遅れたt₁〜t₄のパルス幅のパルスに変化して
AND回路の一方の入力となり、また他方の入力
端子にはパルス列信号が直接接続されている。こ
の状態は第４図の如くなり、双パルスのうち遅延
パルスと重なり合つた第２パルスがAND回路の
出力に現われる。このとき遅延時間の最も短かい
AND回路３_１の出力にはt₁パルスのみが現われる
が、AND回路３_４の出力にはt₄よりも短いt₁，
t₂，t₃パルスのすべてが現われるなど、３_１以外
のAND回路出力は混合出力となつているので各
パルスを分離する必要がある。このため４入力の
AND回路５_１〜５_４とインバータ４_１〜４_３が
使われている。t₁パルスはこの場合AND回路３_１
〜３_４の出力のすべてに含まれるので、これ等の
出力によつてAND回路５_１の出力端子６_１にt₁パ
ルスが現われる。又t₂パルスは３_２，３_３，３_４
の出力に含まれ、３_１の出力には出ないので、３
_１出力をインバータ４_１で反転させて５_２に加え
ることによりt₂パルスは５_２の出力端子６_２のみ
に現われるようになる。t₃パルスとt₄パルスも同
様の動作によつて出力端子６_３と６_４のみにそれ
ぞれ現われることになる。

第３図の構成で遅延回路１_１〜１_４と２_１〜２
_４の順序を逆にしてt₁〜t₄時間遅れて適当なパル
ス幅のパルスに変換すればインバータ４_１〜４_３
や４入力AND回路５_１〜５_４を使用しなくとも
双パルスの分離が可能だが、t₁〜t₄の時間差が充
分でないと分離し難いこともある。また実際の回
路で遅延回路は単発マルチバイブレータを使つて
もよいが簡単なＣ−Ｒ回路でも使用に耐える。

パルス選別回路の出力は計数検索回路に導かれ
る。第５図はこの一例であつて入力の各パルスは
２進計数回路７_１〜７_３で計数され、デコーダ８
_１〜８_３でその計数値が示される。まずt₄のリセ
ツトパルスによつてこれらの回路がリセツトさ
れ、その後t₁〜t₃の各パルスを計数する。

今各パルスの指定数の最大をを15とすれば計数
回路は４ビツトですむ。前記のようにt₁パルスが
５個、t₂パルスが10個、t₃パルスが３個ならばデ
コーダ８_１〜８_３の出力端子はおのおの５，10，
３の所が“１”レベル（“０”レベルになるもの
もあるが）となる。検索用AND回路９の入力を
固有番地に従つて、例えば８_１の出力n₁＝５、８
_２の出力n₂＝10，８_３の出力n₃＝３の所に接続し
てあればこのとき番地が一致するので、検索用
AND回路９の出力が応答信号として端子１０に
現われ、この応答信号でリレーを閉じるなどして
必要な動作を行わせるものである。

本発明は上記の構成であるから、計数回路を例
えば実施例の４ビツト構成とすると、各デコーダ
の出力端は０を除いても15ずつあるので指定でき
る番地は３種類の入力パルスでも15³＝3375の多
数の指定番地が容易に得られる。従つて必要なら
ば検索用AND回路９を3375個使えば、上記の指
定番地数だけの選択を行うことができる。また双
パルスの種類を増加させれば指定番地の数を更に
増加させることが容易にできる。

【図面の簡単な説明】

第１図は本発明の指定番地を得るために使用す
る単位パルスの説明図、第２図は指定番地構成す
る単位パルス列の一例を示す図、第３図はパルス
選別回路の一例を示す図、第４図はその動作説明
図、第５図は計数検索回路の一例を示す図であ
る。 １_１〜１_４および２_１〜２_４はパルス遅延回
路、３_１〜３_４および５_１〜５_４と９はAND回
路、４_１〜４_３はインバータ、６_１〜６_４はパル
ス選別回路の出力端子、７_１〜７_３は計数回路、
８_１〜８_３はデコーダ、９_１〜９_３は固有番地設
定用端子、１０は番地合致信号出力端子。

Claims (1)

1. 【特許請求の範囲】 １ 特定の指定番地信号を送信し、多数の物品の
   中から上記の指定番地と一致する固有番地を有す
   る物品を選択する選択方式において、 夫々異なるパルス間隔を持つ２個のパルスで構
   成される単位パルスを数種類作り、その各種類の
   単位パルスを適当数宛組合せた単位パルス列を上
   記指定番地とすることを特徴とする選択方式。