JPS6114743A - 抵抗素子の形成方法 - Google Patents
抵抗素子の形成方法Info
- Publication number
- JPS6114743A JPS6114743A JP60015639A JP1563985A JPS6114743A JP S6114743 A JPS6114743 A JP S6114743A JP 60015639 A JP60015639 A JP 60015639A JP 1563985 A JP1563985 A JP 1563985A JP S6114743 A JPS6114743 A JP S6114743A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- resistor
- value
- design
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/47—Resistors having no potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/23—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by opening or closing resistor geometric tracks of predetermined resistive values, e.g. snapistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/934—Sheet resistance, i.e. dopant parameters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49004—Electrical device making including measuring or testing of device or component part
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体に集積回路（ＩＣ）抵抗素子を形成する
ための方法に係り、更に具体的に云うと、抵抗値が設計
値に正確に対応するイオン注入もしくは拡散されたＩＣ
抵抗素子をシリコン基板上に形成する方法に係る。
ための方法に係り、更に具体的に云うと、抵抗値が設計
値に正確に対応するイオン注入もしくは拡散されたＩＣ
抵抗素子をシリコン基板上に形成する方法に係る。
ＩＣ抵抗を形成するための従来技術は、半導体基板の例
えば矩形状の所定領域にイオン注入もしくは拡散を行っ
て、所定の幅Ｗ及びシート抵抗（面積抵抗）ρ、を有す
る抵抗素子を形成し、抵抗の長さを決定する所定の間隔
りをおいて金属接点を設けるものである。既知の設計値
ρ３、Ｗ及びＬから設計抵抗値Ｒは、式Ｒ＝ρ ５７ｗ
によって求められる。しかしながら、プロセスの公差及
び寸法の公差によって、実際の測定値は設計値と相当具
なり、よって抵抗素子を用いる回路はその性能が低下す
るか、あるいは誤動作を招いた。
えば矩形状の所定領域にイオン注入もしくは拡散を行っ
て、所定の幅Ｗ及びシート抵抗（面積抵抗）ρ、を有す
る抵抗素子を形成し、抵抗の長さを決定する所定の間隔
りをおいて金属接点を設けるものである。既知の設計値
ρ３、Ｗ及びＬから設計抵抗値Ｒは、式Ｒ＝ρ ５７ｗ
によって求められる。しかしながら、プロセスの公差及
び寸法の公差によって、実際の測定値は設計値と相当具
なり、よって抵抗素子を用いる回路はその性能が低下す
るか、あるいは誤動作を招いた。
上記の様な問題を生じるプロセス及び寸法上の公差につ
いて簡単に説明するために、集積回路（ＩＣ）を構成す
る他の受動素子及び能動素子に関連したＩＣ抵抗素子の
製造に於いて、多数のマスクを含む対応するりソゲラフ
のステップと結合さレルイオン注入／拡散、エピタキシ
ャル成長、メタライゼーション等の多数の処理ステップ
が実施される。例えば、ＶＬＳ Ｉ技術に於いて、１つ
の絶縁ゲート電界効果トランジスタのために士数種の異
ったマスクが必要であり、バイポーラφトランジスタの
場合、およそ１５のマスクが用いられる。所定の領域に
ドーパント種を付着させ、熱的なドライブ・インを行な
う事によってＩＣの他の素子（例えばＮＰＮトランジス
タのベース）トホぼ同時に抵抗素子を形成する様なイオ
ン拡散工程を用いて半導体本体を処理する場合、ドーパ
ント種の濃度、温度等の固有の変動によって、ドーパン
トのプロフィルが均一にならない事が知られている。同
じ様な変動はイオン注入によって抵抗素子を作る場合に
も生じる。結果として抵抗素子のシート抵抗は設計値と
異なることになる。同様に、抵抗素子の製造に用いる種
々のマスクも、マスクの製造中に生じる有機材（フォト
レジスト）の層の過剰露光あるいは露光不足の様な望ま
しくない効果の結果として設計者の仕様と異ったものに
なる。更に、仮にマスクの幅が抵抗素子の所望の公称幅
Ｗに等しいとしても、ウェハ上のフォトレジストの露光
の過不足あるいは絶縁層のエツチングの過不足によって
、公称値と比べて非常に広いかあるいは非常に細い、イ
オンを拡散したあるいはイオンを注入した領域ができる
。
いて簡単に説明するために、集積回路（ＩＣ）を構成す
る他の受動素子及び能動素子に関連したＩＣ抵抗素子の
製造に於いて、多数のマスクを含む対応するりソゲラフ
のステップと結合さレルイオン注入／拡散、エピタキシ
ャル成長、メタライゼーション等の多数の処理ステップ
が実施される。例えば、ＶＬＳ Ｉ技術に於いて、１つ
の絶縁ゲート電界効果トランジスタのために士数種の異
ったマスクが必要であり、バイポーラφトランジスタの
場合、およそ１５のマスクが用いられる。所定の領域に
ドーパント種を付着させ、熱的なドライブ・インを行な
う事によってＩＣの他の素子（例えばＮＰＮトランジス
タのベース）トホぼ同時に抵抗素子を形成する様なイオ
ン拡散工程を用いて半導体本体を処理する場合、ドーパ
ント種の濃度、温度等の固有の変動によって、ドーパン
トのプロフィルが均一にならない事が知られている。同
じ様な変動はイオン注入によって抵抗素子を作る場合に
も生じる。結果として抵抗素子のシート抵抗は設計値と
異なることになる。同様に、抵抗素子の製造に用いる種
々のマスクも、マスクの製造中に生じる有機材（フォト
レジスト）の層の過剰露光あるいは露光不足の様な望ま
しくない効果の結果として設計者の仕様と異ったものに
なる。更に、仮にマスクの幅が抵抗素子の所望の公称幅
Ｗに等しいとしても、ウェハ上のフォトレジストの露光
の過不足あるいは絶縁層のエツチングの過不足によって
、公称値と比べて非常に広いかあるいは非常に細い、イ
オンを拡散したあるいはイオンを注入した領域ができる
。
接触抵抗及び電流集中（ｃｒｏｗｄｉｎｇ ）抵抗を考
慮した上記の場合よりもより完全な抵抗体の抵抗値を求
める式は次の様に表わされる。
慮した上記の場合よりもより完全な抵抗体の抵抗値を求
める式は次の様に表わされる。
Ｒ＝Ｒｂ＋Ｒｃｃ＋Ｒｃ （１）
ここで、Ｒｂは一定の幅Ｗを有する抵抗体の本体の抵抗
、Ｒｏｏは電流の集中による抵抗並びにＲｃは抵抗素子
と金属接点間の界面に生じる接触抵抗である。式（１）
の各項を説明するために、第５図を参照する。第５図は
、密着レベル・マスクを用いて得られる抵抗体の公称設
計長さに対応する距離りを隔てて形成した２個の金属接
点１１及び１２を有する幅Ｗの矩形の抵抗素子１０の平
面図である。図示する抵抗体の金属接点１１及び１２は
抵抗素子１０の幅Ｗ全体をおおう様には設けられない。
、Ｒｏｏは電流の集中による抵抗並びにＲｃは抵抗素子
と金属接点間の界面に生じる接触抵抗である。式（１）
の各項を説明するために、第５図を参照する。第５図は
、密着レベル・マスクを用いて得られる抵抗体の公称設
計長さに対応する距離りを隔てて形成した２個の金属接
点１１及び１２を有する幅Ｗの矩形の抵抗素子１０の平
面図である。図示する抵抗体の金属接点１１及び１２は
抵抗素子１０の幅Ｗ全体をおおう様には設けられない。
従って、接点１１及び１２が異なる電位に維持される場
合、電荷は最も抵抗の小さい径路をたどる傾向があるの
で、その抵抗素子は長さＬ及び幅Ｗの矩形の形でなく、
２つの電流集中セクション１６及び１４と本体部分１５
とから成るものと考えられる。第５図に示される様に、
電流集中セクション１３．１４は幅が変化し、相対的に
長さが短かいので、双方とも抵抗値Ｒｃｃに寄与する。
合、電荷は最も抵抗の小さい径路をたどる傾向があるの
で、その抵抗素子は長さＬ及び幅Ｗの矩形の形でなく、
２つの電流集中セクション１６及び１４と本体部分１５
とから成るものと考えられる。第５図に示される様に、
電流集中セクション１３．１４は幅が変化し、相対的に
長さが短かいので、双方とも抵抗値Ｒｃｃに寄与する。
本体部分１５は矩形であって、抵抗Ｒｂ−ρ Ｌ ／
Ｗに寄与する長さＬｂ及び幅Ｗを有すｂ る。抵抗Ｒｃは抵抗素子１０及び金属接点１１．１２の
間の界面の接触抵抗である。
Ｗに寄与する長さＬｂ及び幅Ｗを有すｂ る。抵抗Ｒｃは抵抗素子１０及び金属接点１１．１２の
間の界面の接触抵抗である。
シート抵抗の変動ΔρＳ及び抵抗素子の幅の変動ΔＷの
結果として、実際の抵抗値は接点１１、１２間の距離（
Ｌ）を適当に調整しないかぎり設計値とは相当異った値
になる。例えば、プロセス及び像の公差による抵抗値に
対する正味の寄与度が正である場合、接点１１及び１２
の間の間隔はその正の寄与度を補償すべく第６図に示す
対応した量ΔＬだけ短（する事が必要である。同様に、
種々の公差による抵抗値への寄与度が負である場合、そ
の負の寄与度を正確に補償し、抵抗素子の実際の抵抗値
をその公称設計値と整合させるために、第７図に示す様
にｄＬだけ間隔りを拡げる事が必要である。
結果として、実際の抵抗値は接点１１、１２間の距離（
Ｌ）を適当に調整しないかぎり設計値とは相当異った値
になる。例えば、プロセス及び像の公差による抵抗値に
対する正味の寄与度が正である場合、接点１１及び１２
の間の間隔はその正の寄与度を補償すべく第６図に示す
対応した量ΔＬだけ短（する事が必要である。同様に、
種々の公差による抵抗値への寄与度が負である場合、そ
の負の寄与度を正確に補償し、抵抗素子の実際の抵抗値
をその公称設計値と整合させるために、第７図に示す様
にｄＬだけ間隔りを拡げる事が必要である。
ＩＣ抵抗素子を形成する従来技術に於いて、接点レベル
のマスクは特定のＩＣチップの設計に従って最初に設計
し、製作するので、チップ上の各抵抗素子のための接点
開孔１１．１２間の間隔りを適当に調整する事によって
上記のエラーを補正する事が不可能である。測定値が公
称設計値と近密に整合する抵抗体を形成する事が可能な
唯一の方法は、イオン拡散／イオン注入プロセス、像の
公差、関連するエツチング工程等を厳重に制御する事で
ある。しかしながら、その様に厳格な制御を行っても、
設計値から実際の抵抗値が１５−２０％変動する事は避
は難い。
のマスクは特定のＩＣチップの設計に従って最初に設計
し、製作するので、チップ上の各抵抗素子のための接点
開孔１１．１２間の間隔りを適当に調整する事によって
上記のエラーを補正する事が不可能である。測定値が公
称設計値と近密に整合する抵抗体を形成する事が可能な
唯一の方法は、イオン拡散／イオン注入プロセス、像の
公差、関連するエツチング工程等を厳重に制御する事で
ある。しかしながら、その様に厳格な制御を行っても、
設計値から実際の抵抗値が１５−２０％変動する事は避
は難い。
従って、本発明の目的は半導体本体に精度の高い抵抗を
形成する方法を提供する事にある。
形成する方法を提供する事にある。
本発明の他の目的は、プロセスの変動及び像の公差によ
って生じる変動を製造工程に於いて補正する事によって
抵抗値が公称設計値に正確に対応するＩＣ抵抗体を形成
する方法を提供する事にある。
って生じる変動を製造工程に於いて補正する事によって
抵抗値が公称設計値に正確に対応するＩＣ抵抗体を形成
する方法を提供する事にある。
本発明の更に他の目的は、抵抗体用の接点領域について
個々のフォト・プロセス調整をダイナミックに実施する
事によってＩＣの他の受動素子及び能動素子と共に集積
した高度に正確な抵抗を形成する方法を提供する事にあ
る。
個々のフォト・プロセス調整をダイナミックに実施する
事によってＩＣの他の受動素子及び能動素子と共に集積
した高度に正確な抵抗を形成する方法を提供する事にあ
る。
本発明の一実施例に於いて、イオン注入／拡散を用いる
通常の方法によって抵抗素子といわゆるカーフ（ｋｅｒ
ｆ）領域即ち半導体ウェハの特別に設けたテスト領域に
於ける一対のテスト抵抗構造体とを形成し、金属接点レ
ベル・プロセスの段階まで実施する。テスト抵抗構造体
は相互に隣接して、同じ長さ及び異った幅を有する様に
形成する。
通常の方法によって抵抗素子といわゆるカーフ（ｋｅｒ
ｆ）領域即ち半導体ウェハの特別に設けたテスト領域に
於ける一対のテスト抵抗構造体とを形成し、金属接点レ
ベル・プロセスの段階まで実施する。テスト抵抗構造体
は相互に隣接して、同じ長さ及び異った幅を有する様に
形成する。
テスト構造体の抵抗を測定する事によって、設計値から
の幅の偏差（ｄＷ）及びシート抵抗の偏差（ΔρＳ）を
得る。次に、ｄＷ及びΔρＳを用い、抵抗体のモデルに
関して、公称値に対して抵抗素子の抵抗値を正確に整合
させるのに必要な長さの調整量（ｄＬ）を計算する。最
終的に、公称設計値に対応した抵抗値を有する抵抗素子
を与える間隔を置いて抵抗素子内に接点領域を形成する
ために、Ｅビーム（電子ビーム）を用いて接点レベルの
層を露光すべ（接点レベル設計情報でもってプログラム
したＥビーム発生装置へ情報（ｄＬ）が供給される。続
いて通常の方法を用いて接点領域のメタライゼーション
を施こす。
の幅の偏差（ｄＷ）及びシート抵抗の偏差（ΔρＳ）を
得る。次に、ｄＷ及びΔρＳを用い、抵抗体のモデルに
関して、公称値に対して抵抗素子の抵抗値を正確に整合
させるのに必要な長さの調整量（ｄＬ）を計算する。最
終的に、公称設計値に対応した抵抗値を有する抵抗素子
を与える間隔を置いて抵抗素子内に接点領域を形成する
ために、Ｅビーム（電子ビーム）を用いて接点レベルの
層を露光すべ（接点レベル設計情報でもってプログラム
したＥビーム発生装置へ情報（ｄＬ）が供給される。続
いて通常の方法を用いて接点領域のメタライゼーション
を施こす。
ＩＣ抵抗の抵抗値Ｒはい（つかの変数の関数であって、
それらの主なものはシート抵抗ρ 、幅Ｗ及び長さＬで
ある。この関係は次式で表わす事ができる。
それらの主なものはシート抵抗ρ 、幅Ｗ及び長さＬで
ある。この関係は次式で表わす事ができる。
Ｒ＝ｆ（ρ 、Ｗ、Ｌ、 争φ・）（２）よって、ρ
８、Ｗ、Ｌ等の変数に於ける変動によって次式によって
与えられる抵抗値Ｒに於ける変動ｄＲが生じる。
８、Ｗ、Ｌ等の変数に於ける変動によって次式によって
与えられる抵抗値Ｒに於ける変動ｄＲが生じる。
高精度の集積化抵抗体製造の最終目的は、実際の抵抗値
を設計値と整合させる事にある。この目的はｄＲがゼロ
になるかあるいは可能な限りゼロに近づく場合にのみ達
成される。ひいてはこれは、ｄＬについて次式（３）を
解き、偏差ｄρ８、ｄＷ等を補償するために抵抗の長さ
を調整する事によつて達成しうる。
を設計値と整合させる事にある。この目的はｄＲがゼロ
になるかあるいは可能な限りゼロに近づく場合にのみ達
成される。ひいてはこれは、ｄＬについて次式（３）を
解き、偏差ｄρ８、ｄＷ等を補償するために抵抗の長さ
を調整する事によつて達成しうる。
ｄＬは抵抗値の設計値からの正味の偏差がゼロになる様
にρ 、Ｗ等に於ける偏差を補償するに必要な抵抗の長
さに於ける理論的な調整量である。
にρ 、Ｗ等に於ける偏差を補償するに必要な抵抗の長
さに於ける理論的な調整量である。
式（４）によって与えられた理論的な全微分ｄＬは単純
な抵抗体モデルの場合には実際の偏差ΔＬの良好な近似
値であるが、その計算に必要な偏微分係数は複雑な抵抗
体モデルに於いては通常解析形式（ａｎａｌｙｔｉｃａ
ｌ ｆｏｒｍ ）で用いられない。
な抵抗体モデルの場合には実際の偏差ΔＬの良好な近似
値であるが、その計算に必要な偏微分係数は複雑な抵抗
体モデルに於いては通常解析形式（ａｎａｌｙｔｉｃａ
ｌ ｆｏｒｍ ）で用いられない。
実際には、抵抗体モデルは抵抗体を構成するＩＣのコン
ピュータによるシミュレーションを容易にするために用
いられる。抵抗体のモデルはＩＣの特定の設計、特定の
プロセス技術及び特定の事例に必要な精度に依存して、
簡単なものでも複雑なものでもよい。抵抗体のモデルは
公称モデル、単純な統計的なモデル、あるいはコンピュ
ータ・シミュレーションのための手の込んだ統計的なモ
デルでよい。
ピュータによるシミュレーションを容易にするために用
いられる。抵抗体のモデルはＩＣの特定の設計、特定の
プロセス技術及び特定の事例に必要な精度に依存して、
簡単なものでも複雑なものでもよい。抵抗体のモデルは
公称モデル、単純な統計的なモデル、あるいはコンピュ
ータ・シミュレーションのための手の込んだ統計的なモ
デルでよい。
抵抗体モデルは次式で表わされる。
Ｒ＝Ｒ（ρ 、Ｗ、し、・・・）（５）抵抗体モデルに
関して偏差Δρ 、ΔＷ等による変動ΔＲは次式を用い
て計算される。
関して偏差Δρ 、ΔＷ等による変動ΔＲは次式を用い
て計算される。
ΔＲ＝Ｒ（ρ＋Δρ Ｗ十ΔＷ１ Ｌ、 参−・）
−Ｒ（ρ Ｗ、Ｌ、 ・１１争）（６）Ｓ ） 該式に於いて、Ｒ（ρ−トΔρＳ、Ｗ十ΔＷ、Ｌ、＠・
Ｑ）は長さに対して修整がなされなかった場合に得られ
る抵抗値を、Ｒ（ρ 、Ｗ、Ｌ、・・・）は公称設計値
である。
−Ｒ（ρ Ｗ、Ｌ、 ・１１争）（６）Ｓ ） 該式に於いて、Ｒ（ρ−トΔρＳ、Ｗ十ΔＷ、Ｌ、＠・
Ｑ）は長さに対して修整がなされなかった場合に得られ
る抵抗値を、Ｒ（ρ 、Ｗ、Ｌ、・・・）は公称設計値
である。
得られたΔＲから、抵抗体の設計長さに対するｄＬの補
正値は次式によって決定される。
正値は次式によって決定される。
ΔＬ＝−ΔＲ（Ｗ＋ΔＷ）／（ρ 」−Δρ）・・・
（７）ΔＲは正もしくは負であるので、長さの補正値Δ
Ｌは設計値に加算されるかもしくは設計値から減算され
る値である。
（７）ΔＲは正もしくは負であるので、長さの補正値Δ
Ｌは設計値に加算されるかもしくは設計値から減算され
る値である。
長さの補正値ΔＬの補正が実施されると、実際の抵抗値
は設計抵抗値と正確に等しくなるであろう。即ち、 Ｒ（ρ 十ΔρＳ、Ｗ十ΔＷ、 Ｌ十ΔＬ１ 目・）＝
Ｒ（ρ 、Ｗ、Ｌ、 ◆ ― ・）ここで、Ｒ（ρ、
＋ΔρＳ、Ｗ＋ΔＷ、 Ｌ＋ΔＬ、争・・）は長さを補
正した実際の抵抗値を示す。
は設計抵抗値と正確に等しくなるであろう。即ち、 Ｒ（ρ 十ΔρＳ、Ｗ十ΔＷ、 Ｌ十ΔＬ１ 目・）＝
Ｒ（ρ 、Ｗ、Ｌ、 ◆ ― ・）ここで、Ｒ（ρ、
＋ΔρＳ、Ｗ＋ΔＷ、 Ｌ＋ΔＬ、争・・）は長さを補
正した実際の抵抗値を示す。
本発明に従う高精度の抵抗体を形成するために、通常の
適当なドーパントの拡散もしくはイオン注入によって、
半導体ウェハ内にデバイスの抵抗体本体並びに所定の領
域（例えばウェハのカー）領域）にテスト抵抗構造体を
形成する。−典型例として、ＩＣチップ上の他の素子か
らの適当な電気的分離を施した後に抵抗体本体を形成す
る。所要のシート抵抗を形成するドーピング工程はチッ
プ上の他の同様にドープされる領域と同じプロセスに於
いて実施される。例えば、バイポーラ・デバイスＩＣ製
造プロセスに於いては、抵抗体の本体を形成するドーピ
ング工程はバイポーラ・デバイスのベースを形成するの
と同じ工程である。イオン注入もしくは拡散を用いる抵
抗体形成工程はよく知られている技術であるので、詳細
には説明しない。
適当なドーパントの拡散もしくはイオン注入によって、
半導体ウェハ内にデバイスの抵抗体本体並びに所定の領
域（例えばウェハのカー）領域）にテスト抵抗構造体を
形成する。−典型例として、ＩＣチップ上の他の素子か
らの適当な電気的分離を施した後に抵抗体本体を形成す
る。所要のシート抵抗を形成するドーピング工程はチッ
プ上の他の同様にドープされる領域と同じプロセスに於
いて実施される。例えば、バイポーラ・デバイスＩＣ製
造プロセスに於いては、抵抗体の本体を形成するドーピ
ング工程はバイポーラ・デバイスのベースを形成するの
と同じ工程である。イオン注入もしくは拡散を用いる抵
抗体形成工程はよく知られている技術であるので、詳細
には説明しない。
抵抗体の本体は、抵抗素子に必要な形に依存して任意の
形状でよい。例えば真直ぐな棒状、曲線状、くの字状、
階段状、ジグザグ状、幅が変化する形状等任意の形のも
のでよい。説明の便宜−１−１本発明は棒状の抵抗体本
体に関して説明する。
形状でよい。例えば真直ぐな棒状、曲線状、くの字状、
階段状、ジグザグ状、幅が変化する形状等任意の形のも
のでよい。説明の便宜−１−１本発明は棒状の抵抗体本
体に関して説明する。
上記のテスト抵抗構造体の特性は所望の種々の公差によ
る抵抗素子の抵抗値の補償の程度によって表わされる。
る抵抗素子の抵抗値の補償の程度によって表わされる。
もしもシート抵抗に於ける変動による抵抗値の偏差に対
する補償のみが所望されるならば、第１図に示すテスト
抵抗構造体を用いる事ができる。もしもシート抵抗及び
抵抗体の幅の両方に於ける変動による抵抗値の偏差の補
償が必要ならば、第２図のテスト抵抗構造体が適当であ
る。
する補償のみが所望されるならば、第１図に示すテスト
抵抗構造体を用いる事ができる。もしもシート抵抗及び
抵抗体の幅の両方に於ける変動による抵抗値の偏差の補
償が必要ならば、第２図のテスト抵抗構造体が適当であ
る。
第１図のテスト構造体は、該構造体の抵抗Ｒを測定し、
その値から設計長さ及び設計幅を用いる場合のシート抵
抗ρ を差引く事によってシート抵抗を決定するための
構造体である。テスト構造体は棒状の抵抗体２０、テス
ト抵抗体本体２３を通して電流を流すための電流用接点
開口２１．２２並びに電圧を感知するための感知腕部２
６．２７における電圧用接点開口２４．２５から成って
いる。テスト抵抗体の幅Ｗ。並びに電圧腕部間の間隔Ｌ
に関する既知の値（設計値）と測定した抵抗Ｒとから
、テスト構造体の測定したシート抵抗ρ１がρ１−ＲＷ
ｏ／Ｌｏなる関係から求められる。シート抵抗ρ１は抵
抗体本体２０の完全に矩形の部分を用いて測定するので
、前述の電流集中（ｃｒｏｗｄｉｎｇ）による変動は関
与しない。
その値から設計長さ及び設計幅を用いる場合のシート抵
抗ρ を差引く事によってシート抵抗を決定するための
構造体である。テスト構造体は棒状の抵抗体２０、テス
ト抵抗体本体２３を通して電流を流すための電流用接点
開口２１．２２並びに電圧を感知するための感知腕部２
６．２７における電圧用接点開口２４．２５から成って
いる。テスト抵抗体の幅Ｗ。並びに電圧腕部間の間隔Ｌ
に関する既知の値（設計値）と測定した抵抗Ｒとから
、テスト構造体の測定したシート抵抗ρ１がρ１−ＲＷ
ｏ／Ｌｏなる関係から求められる。シート抵抗ρ１は抵
抗体本体２０の完全に矩形の部分を用いて測定するので
、前述の電流集中（ｃｒｏｗｄｉｎｇ）による変動は関
与しない。
測定したシート抵抗値ρ１が一旦得られると、設計シー
ト抵抗値ρ ｄからのこの抵抗値の偏差Δρ を容易に
決定することができる。次にＲ１を用いて、シート抵抗
に於ける変動による抵抗素子の対応する抵抗値の変動Δ
Ｒを計算する。それによって得たΔＲの値を、抵抗体モ
デルを用いることによって、抵抗素子の長さに対する補
正値ΔＬに変換する。ΔＬは、シート抵抗に於ける変動
を補償するために必要な金属接点開口１１及び１２（第
５図−第７図）の間の間隔に対する調整量を示す。次に
、設計長さＬ（接点開口１１及び１２の間隔）を適当に
調整するため並びに接点開口を場合によってＬ十ΔＬも
しくはＬ−ΔＬの間隔を置いて形成するために、抵抗体
の接点に関する設計情報でもってプログラムしたＥビー
ム発生装置に補正値ΔＬを供給する。
ト抵抗値ρ ｄからのこの抵抗値の偏差Δρ を容易に
決定することができる。次にＲ１を用いて、シート抵抗
に於ける変動による抵抗素子の対応する抵抗値の変動Δ
Ｒを計算する。それによって得たΔＲの値を、抵抗体モ
デルを用いることによって、抵抗素子の長さに対する補
正値ΔＬに変換する。ΔＬは、シート抵抗に於ける変動
を補償するために必要な金属接点開口１１及び１２（第
５図−第７図）の間の間隔に対する調整量を示す。次に
、設計長さＬ（接点開口１１及び１２の間隔）を適当に
調整するため並びに接点開口を場合によってＬ十ΔＬも
しくはＬ−ΔＬの間隔を置いて形成するために、抵抗体
の接点に関する設計情報でもってプログラムしたＥビー
ム発生装置に補正値ΔＬを供給する。
上記のプロセスに従って接点開口を形成した後の残余の
プロセスは通常のプロセスである。この残りのプロセス
には抵抗接点形成のための金属蒸着、金属のパターンニ
ング等が含まれる。抵抗体の一端もしくは両端に於ける
接点金属は、接点金属に於ける変化を回避しうる様に接
点開口の位置に於ける最大上ΔＬの変動を吸収するべく
十分長くするべきである。
プロセスは通常のプロセスである。この残りのプロセス
には抵抗接点形成のための金属蒸着、金属のパターンニ
ング等が含まれる。抵抗体の一端もしくは両端に於ける
接点金属は、接点金属に於ける変化を回避しうる様に接
点開口の位置に於ける最大上ΔＬの変動を吸収するべく
十分長くするべきである。
ρ 及びＷの両者に於ける変動を補償するために、第２
図の抵抗構造体を用いる。このテスト構造体は並べて形
成した抵抗値Ｒ１及びＲ２を有する２つの抵抗体（以下
抵抗体Ｒ１及びＲ２と云う）から成る。抵抗体Ｒ１及び
Ｒ２は第１図の単一の抵抗構造体と構造が類似している
。抵抗体Ｒ１及びＲ２は前者の場合参照番号３０ないし
３７並びに後者の場合４０ないし４７で示される種々の
素子を有しているが、これらは第１図に於いて参照番号
２０ないし２７で示した同様の成分に対応している。テ
スト抵抗体Ｒ１及びＲ２は同じ長さＬｌを有するが、夫
々Ｗ１及びＷ２で示す異った幅を有しており、ＷｌはＷ
２よりも細い。
図の抵抗構造体を用いる。このテスト構造体は並べて形
成した抵抗値Ｒ１及びＲ２を有する２つの抵抗体（以下
抵抗体Ｒ１及びＲ２と云う）から成る。抵抗体Ｒ１及び
Ｒ２は第１図の単一の抵抗構造体と構造が類似している
。抵抗体Ｒ１及びＲ２は前者の場合参照番号３０ないし
３７並びに後者の場合４０ないし４７で示される種々の
素子を有しているが、これらは第１図に於いて参照番号
２０ないし２７で示した同様の成分に対応している。テ
スト抵抗体Ｒ１及びＲ２は同じ長さＬｌを有するが、夫
々Ｗ１及びＷ２で示す異った幅を有しており、ＷｌはＷ
２よりも細い。
第２図に示したテスト抵抗体を用い、抵抗構造体に電流
を流し、電圧腕部間の電圧を測定する方法でもって抵抗
値Ｒ１及びＲ２を測定する。第２図の２つのテスト抵抗
体は近接しているので、それらのテスト抵抗体の設計幅
からの偏差ΔＷが等しく、両爪抗体のシート抵抗ρ８の
偏差も同じであると仮定すると、Ｒ１及びＲ２はそれら
の対応する寸法及び他のパラメータに対して次式の様に
関連付けられる。
を流し、電圧腕部間の電圧を測定する方法でもって抵抗
値Ｒ１及びＲ２を測定する。第２図の２つのテスト抵抗
体は近接しているので、それらのテスト抵抗体の設計幅
からの偏差ΔＷが等しく、両爪抗体のシート抵抗ρ８の
偏差も同じであると仮定すると、Ｒ１及びＲ２はそれら
の対応する寸法及び他のパラメータに対して次式の様に
関連付けられる。
Ｒ＝ρｍＬ ／（Ｗ１＋ΔＷ） （８）１
ａｌ 及び Ｒ＝ｐ”Ｌ ／（Ｗ ＋、！ＩＩＷ） （９
）２ ｓ １ ２ ΔＷについて（２）及び（３）式を解くと、ΔＷ＝（Ｗ
Ｒ−Ｗ Ｒ）／（Ｒ１−Ｒ２） （１ｏ）及び ρＷ＝（Ｗ２−Ｗｌ）Ｒ１Ｒ２／Ｌ１（Ｒ１−Ｒ２）（
１１）Δρ ＝ρ１−ρ ｄ （１
２）Ｓ ΔＷ及びΔρ が得られると、設計値からの抵抗素子の
バルク抵抗の偏差ΔＲが抵抗体モデルを用いて決定され
る。
ａｌ 及び Ｒ＝ｐ”Ｌ ／（Ｗ ＋、！ＩＩＷ） （９
）２ ｓ １ ２ ΔＷについて（２）及び（３）式を解くと、ΔＷ＝（Ｗ
Ｒ−Ｗ Ｒ）／（Ｒ１−Ｒ２） （１ｏ）及び ρＷ＝（Ｗ２−Ｗｌ）Ｒ１Ｒ２／Ｌ１（Ｒ１−Ｒ２）（
１１）Δρ ＝ρ１−ρ ｄ （１
２）Ｓ ΔＷ及びΔρ が得られると、設計値からの抵抗素子の
バルク抵抗の偏差ΔＲが抵抗体モデルを用いて決定され
る。
次に、抵抗体モデルを用いてΔＲを相殺する補正値ΔＬ
を計算する。このΔＬの値は、前述の様に抵抗素子の金
属接点のための開口間の間隔を調整するためにＥビーム
発生装置へ供給される。
を計算する。このΔＬの値は、前述の様に抵抗素子の金
属接点のための開口間の間隔を調整するためにＥビーム
発生装置へ供給される。
斜上のように、本発明に従って、抵抗体の製造に於ケる
種々のプロセス段階によるＬに於ける偏差の補正が実質
的に最終的なプロセス段階に於いてダイナミックに実施
され、正味の結果として抵抗値は設計者が意図していた
値と正確に対応した値となる。先行技術と比べて本発明
によって作った抵抗体に関して達成しうる精度を説明す
るために、いくつかの特定例を以下に於いて説明する。
種々のプロセス段階によるＬに於ける偏差の補正が実質
的に最終的なプロセス段階に於いてダイナミックに実施
され、正味の結果として抵抗値は設計者が意図していた
値と正確に対応した値となる。先行技術と比べて本発明
によって作った抵抗体に関して達成しうる精度を説明す
るために、いくつかの特定例を以下に於いて説明する。
形成すべき抵抗素子の公称設計値は次の様な値と仮定す
る。設計抵抗値Ｒ＝１０００オーム、幅Ｗ’＝ １０６
’ｍ、 シー ）抵抗ｐ ８ｄ＝４００オ一ム／口、長
さ５２２５μｍ。
る。設計抵抗値Ｒ＝１０００オーム、幅Ｗ’＝ １０６
’ｍ、 シー ）抵抗ｐ ８ｄ＝４００オ一ム／口、長
さ５２２５μｍ。
例１：ρ８に於ける変動に対するΔＬ補正ρ３に於ける
変動が＋１０％であるならば、従来技術によって製作し
た抵抗の抵抗値は対応して１０％だけ公称設計値から異
なる。即ち、実際の測定した抵抗Ｒｍが次の式で示す様
に１００オームだけ設計値より大きくなる。
変動が＋１０％であるならば、従来技術によって製作し
た抵抗の抵抗値は対応して１０％だけ公称設計値から異
なる。即ち、実際の測定した抵抗Ｒｍが次の式で示す様
に１００オームだけ設計値より大きくなる。
Ｒｍ＝（ρ、ｄ＋Δ／））Ｌ／Ｗ＝１１０ｎオームρ８
の変動を補正する本発明に従がい、抵抗体接点開口間の
新しい長さり。ｅｗは次式によって与えられる。
の変動を補正する本発明に従がい、抵抗体接点開口間の
新しい長さり。ｅｗは次式によって与えられる。
”ｎｅｗ二ＲＷ／（ρ３ｄ＋ΔρＳ）＝２２．７２７μ
ｍ換言すると、接点間の間隔を２５−２２．７２７＝２
．２７μｍだけ短がくしなければならない。この補正を
０１μｍの設計グリッドに丸めると、ΔＬは２３μｍと
なる。この補正値をＥビーム発生装置に供給する事によ
って、２２７μｍの間隔を置いて抵抗体のための接点開
口が形成され、よってわずか０１２％しか設計値から変
動するに過ぎない９９８８オームの抵抗値を有する高精
度の抵抗素子が得られる。
ｍ換言すると、接点間の間隔を２５−２２．７２７＝２
．２７μｍだけ短がくしなければならない。この補正を
０１μｍの設計グリッドに丸めると、ΔＬは２３μｍと
なる。この補正値をＥビーム発生装置に供給する事によ
って、２２７μｍの間隔を置いて抵抗体のための接点開
口が形成され、よってわずか０１２％しか設計値から変
動するに過ぎない９９８８オームの抵抗値を有する高精
度の抵抗素子が得られる。
例２：Ｗに於ける変動に対するΔＬ補正もしも抵抗体の
幅に於ける変動が−１，０μｍであるならば、従来技術
によって製作した抵抗体は次の様な抵抗を有する。
幅に於ける変動が−１，０μｍであるならば、従来技術
によって製作した抵抗体は次の様な抵抗を有する。
Ｒ−ρ Ｌ／（ｗ＋ΔＷ）＝１１１１．１オーム即ち設
計値よりも１１１％増になる。
計値よりも１１１％増になる。
このＷに於ける変動を補正するために、接点間の長さＬ
は次式によって得られる値の長さ ｅ ｗ であるべきである。
は次式によって得られる値の長さ ｅ ｗ であるべきである。
Ｌ ＝（Ｗ十ΔＷ）Ｒ，１／ρ８＝２２．５μｍｅ
ｗ 換言すると、０１μｍの設計グリッドに関して必要なＬ
補正値は丁度２５μｍである。この補正した間隔を置い
て接点開口を形成する事によって形成した抵抗体は設計
値と正確に整合した１０００オームの抵抗値を有する。
ｗ 換言すると、０１μｍの設計グリッドに関して必要なＬ
補正値は丁度２５μｍである。この補正した間隔を置い
て接点開口を形成する事によって形成した抵抗体は設計
値と正確に整合した１０００オームの抵抗値を有する。
男ｊ上し□界ヴＷ＋７）蓼！想μＪゑ４と！歩測１及び
例２で説明した両方の変動が存在する場合、従来の技術
を用いると、抵抗体の抵抗値は次のようになる。
例２で説明した両方の変動が存在する場合、従来の技術
を用いると、抵抗体の抵抗値は次のようになる。
Ｒ二（ρ 十Δρ）Ｌ／（Ｗ十ΔＷ）＝１２２２．２オ
ームＳ Ｓ 即ち、設計値よりも２２２％も大きな値になる。
ームＳ Ｓ 即ち、設計値よりも２２２％も大きな値になる。
本発明に於いては、設計値と異なる新規な長さり。ｅｗ
の抵抗体が用いられる。
の抵抗体が用いられる。
Ｌ ＝（Ｗ＋ΔＷ）Ｒ／（ρ＋Δ／ｌ） ）＝２０
．４５μｍこの例の場合に必要なΔＬ補正値は、２５−
２０４５＝４．５５であるから、０１μｍの設計グリッ
ドに関して４．５μｍである。形成された抵抗素子は０
２％以内の誤差で設計値にマツチした抵抗値を有する。
．４５μｍこの例の場合に必要なΔＬ補正値は、２５−
２０４５＝４．５５であるから、０１μｍの設計グリッ
ドに関して４．５μｍである。形成された抵抗素子は０
２％以内の誤差で設計値にマツチした抵抗値を有する。
上記の例に於いてはΔＬを計算するために簡単な抵抗体
モデルを用いたが、本発明はＩＣのコンピューターシミ
ュレーションのために■ＢＭＣｏｒｐｏｒａｔｉｏｎか
ら市販されているＡＳＴＡＰプログラムと共に用いられ
るコンピユータ化した抵抗体モデルに関連して使用する
のに極めて適している。これは、抵抗体の製造に用いる
全てのプロセス段階に於ける全マスク及びプロセスの公
差に起因する像の公差を考慮した、所要の補正値ΔＬを
生じる統計的モデルである。
モデルを用いたが、本発明はＩＣのコンピューターシミ
ュレーションのために■ＢＭＣｏｒｐｏｒａｔｉｏｎか
ら市販されているＡＳＴＡＰプログラムと共に用いられ
るコンピユータ化した抵抗体モデルに関連して使用する
のに極めて適している。これは、抵抗体の製造に用いる
全てのプロセス段階に於ける全マスク及びプロセスの公
差に起因する像の公差を考慮した、所要の補正値ΔＬを
生じる統計的モデルである。
本発明は、所望の抵抗体の精度の程度に依存して、作業
レベル（ｊｏｂ １ｅｖｅｌ ）、ウェハ・レベル、
チップφレベル、個々の抵抗素子レベル等の異ったレベ
ルに於いて実施することができる。バッチ処理する複数
のウェハを含む作業レベルの実施の場合、代表的なウニ
・・を選択する。ρ の変動のみの補正か、あるいはρ
とＷの両者の変動の補正かに依存して、第１図もしく
は第２図のテスト構造体をウェハのいわゆるカーフ領域
に形成し、偏差Δρ 及びもしくはΔＷを決定する。次
に、抵抗体モデルを用いて、公称設計値からのρ及びも
しくはＷに於ける変動を補償するために必要なΔＬ補正
値を求め、この補正値を作業全体に適用する。この補正
値ΔＬは作業全体の平均的な補正値であるので、そのΔ
Ｌは１次的な補正値である。実際にはρ８及びＷはウェ
ハ毎に異なり、また各ウェハに於いてはチップ毎に異な
るので、より高次の補正が必要となるであろう。ウェハ
・レベルに於ける補正を適用するために、製造サイクル
に於いて各ウェハは製造番号を付す事によって追跡され
、個々のウェハに形成したテスト構造体によって、特定
のウェハについてΔＬ補正値を得る。この実施レベルに
よって作業レベルよリモより高次の補正が行なわれる。
レベル（ｊｏｂ １ｅｖｅｌ ）、ウェハ・レベル、
チップφレベル、個々の抵抗素子レベル等の異ったレベ
ルに於いて実施することができる。バッチ処理する複数
のウェハを含む作業レベルの実施の場合、代表的なウニ
・・を選択する。ρ の変動のみの補正か、あるいはρ
とＷの両者の変動の補正かに依存して、第１図もしく
は第２図のテスト構造体をウェハのいわゆるカーフ領域
に形成し、偏差Δρ 及びもしくはΔＷを決定する。次
に、抵抗体モデルを用いて、公称設計値からのρ及びも
しくはＷに於ける変動を補償するために必要なΔＬ補正
値を求め、この補正値を作業全体に適用する。この補正
値ΔＬは作業全体の平均的な補正値であるので、そのΔ
Ｌは１次的な補正値である。実際にはρ８及びＷはウェ
ハ毎に異なり、また各ウェハに於いてはチップ毎に異な
るので、より高次の補正が必要となるであろう。ウェハ
・レベルに於ける補正を適用するために、製造サイクル
に於いて各ウェハは製造番号を付す事によって追跡され
、個々のウェハに形成したテスト構造体によって、特定
のウェハについてΔＬ補正値を得る。この実施レベルに
よって作業レベルよリモより高次の補正が行なわれる。
同様に、チップ・レベルの補正を行なうために、ウェハ
のカーフ領域に於いて各チップに近接してテスト用抵抗
体構造体を形成し、ΔＬ補正を行う事によってウェハ・
レベル補正よりも高次の補正を実施する事ができる。ウ
ェハ上に２×２のチップ・プレイを有するものに適した
テスト構造体を第４図に示す。参照番号６０−６４で示
すのがテスト構造体であり、チップは参照番号６５−６
８で示す。
のカーフ領域に於いて各チップに近接してテスト用抵抗
体構造体を形成し、ΔＬ補正を行う事によってウェハ・
レベル補正よりも高次の補正を実施する事ができる。ウ
ェハ上に２×２のチップ・プレイを有するものに適した
テスト構造体を第４図に示す。参照番号６０−６４で示
すのがテスト構造体であり、チップは参照番号６５−６
８で示す。
個々の抵抗素子の補正を含む更に高次のレベルの補正を
行なう場合、チップ−ヒの位置の関数としてρ８及びＷ
に於ける変動をマツピングするために、個々のチップの
まわりに複数個のテスト構造体を意図的に配置する。１
つの適当なテスト構造体５０−５５の配列を第６図に示
す。５６−５８はチップである。この様にしてρ 及び
Ｗの変動をマツピングする事によって、各抵抗素子の位
置に於いて必要なΔＬ補正が得られる。
行なう場合、チップ−ヒの位置の関数としてρ８及びＷ
に於ける変動をマツピングするために、個々のチップの
まわりに複数個のテスト構造体を意図的に配置する。１
つの適当なテスト構造体５０−５５の配列を第６図に示
す。５６−５８はチップである。この様にしてρ 及び
Ｗの変動をマツピングする事によって、各抵抗素子の位
置に於いて必要なΔＬ補正が得られる。
以上に於いて、本発明に従って抵抗体を形成するプロセ
スに固有の変動をダイナミックに補正する事によって高
精度のＩＣ抵抗素子を形成する方法を説明した。
スに固有の変動をダイナミックに補正する事によって高
精度のＩＣ抵抗素子を形成する方法を説明した。
特定の実施例について本発明を説明したが、適当な接点
レベルの層の直接照射のために、Ｅビームの代りにイオ
ン・ビームもしくはレーザ・ビームを用いてもよい事は
云うまでもない。
レベルの層の直接照射のために、Ｅビームの代りにイオ
ン・ビームもしくはレーザ・ビームを用いてもよい事は
云うまでもない。
直接書込法の代替法は、ΔＬ補正値でもって設計値の間
隔を調整する事によって得た抵抗体の接点開口の間の新
規な間隔を用いてマスクを露光し、チップ／ウェハ上の
各抵抗素子にその新規な接点位置を転写するためにその
マスクを用（・る方法テある。
隔を調整する事によって得た抵抗体の接点開口の間の新
規な間隔を用いてマスクを露光し、チップ／ウェハ上の
各抵抗素子にその新規な接点位置を転写するためにその
マスクを用（・る方法テある。
本発明の他の変形例は、半導体基板内に適当なドーパン
トをイオン注入もしくは拡散する事によってデバイス抵
抗体本体とテスト用抵抗体構造体を形成する代りに、基
板上に所望のシート抵抗を有する厚膜もしくは薄膜状の
材料を形成し、その膜を所望の形にパターン化する事で
ある。この方法の１例として、電気的アイソレーション
を施したのちに半導体基板上に適当なドープしたポリシ
リコンを形成し、反応性イオン・エツチングもしくは他
のエツチング技術を用いてそのポリシリコンをデバイス
抵抗体本体及びテスト用抵抗体構造体のパターンとする
方法を用いる事ができる。
トをイオン注入もしくは拡散する事によってデバイス抵
抗体本体とテスト用抵抗体構造体を形成する代りに、基
板上に所望のシート抵抗を有する厚膜もしくは薄膜状の
材料を形成し、その膜を所望の形にパターン化する事で
ある。この方法の１例として、電気的アイソレーション
を施したのちに半導体基板上に適当なドープしたポリシ
リコンを形成し、反応性イオン・エツチングもしくは他
のエツチング技術を用いてそのポリシリコンをデバイス
抵抗体本体及びテスト用抵抗体構造体のパターンとする
方法を用いる事ができる。
本発明によって抵抗値が公称設計値に正確に対応した高
精度の集積化した抵抗素子を半導体ウェハ」二に形成す
る事ができる。
精度の集積化した抵抗素子を半導体ウェハ」二に形成す
る事ができる。
第１図ないし第４図は本発明の実施例を示す図、第５図
ないし第７図は抵抗体に於ける接点の位置による効果を
説明する図である。 ２０・・・・抵抗体、２１．２２・・・・接点開口、２
３・・・・テスト抵抗体本体、２４．２５・・・・接点
間口、２６．２７・・・・感知腕部。
ないし第７図は抵抗体に於ける接点の位置による効果を
説明する図である。 ２０・・・・抵抗体、２１．２２・・・・接点開口、２
３・・・・テスト抵抗体本体、２４．２５・・・・接点
間口、２６．２７・・・・感知腕部。
Claims (2)
- （１）所定の設計値の抵抗Ｒ及び長さＬを有する集積化
した抵抗素子を半導体本体上に形成するための方法であ
つて、 （イ）半導体本体の選択した領域にドーパントを導入し
て所定の形状のデバイス抵抗素子並びに所定の設計シー
ト抵抗値を有するテスト抵抗構造体を含む抵抗体のパタ
ーンを形成し、 （ロ）テスト抵抗構造体のシート抵抗を測定し、測定し
たシート抵抗及び上記所定の設計シート抵抗の間の偏差
Δρ＿Ｓを求め、 （ハ）該Δρ＿Ｓを用いて、上記設計値の抵抗Ｒに対応
する抵抗をうるために必要な、上記設計値の長さＬに対
する調整量ΔＬを計算して新規な長さＬ±ΔＬを求め、 （ニ）上記新規な長さに対応する間隔を置いて上記デバ
イス抵抗素子に接する一対の導電性接点を形成する事を
含む抵抗素子の形成方法。 - （２）所定の設計値の抵抗Ｒ及び長さＬを有する集積化
した抵抗素子を半導体本体上に形成するための方法であ
つて、 （イ）半導体本体の選択した領域にドーパントを導入し
て所定の形状のデバイス抵抗素子並びに所定の設計シー
ト抵抗値及び設計幅を有するテスト抵抗構造体を含む抵
抗体のパターンを形成し、 （ロ）テスト抵抗構造体のシート抵抗を測定し、測定し
たシート抵抗及び上記所定の設計シート抵抗の間の偏差
Δρ＿Ｓ並びに設計幅に於ける偏差ΔＷを求め、 （ハ）該Δρ＿Ｓ及びΔＷを用いて、上記設計値の抵抗
Ｒに対応する抵抗をうるために必要な、上記設計値の長
さＬに対する調整量ΔＬを計算して新規な長さＬ±ΔＬ
を求め、 （ニ）上記新規な長さに対応する間隔を置いて上記デバ
イス抵抗素子に接する一対の導電性接点を形成する事を
含む抵抗素子の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US626189 | 1984-06-29 | ||
| US06/626,189 US4560583A (en) | 1984-06-29 | 1984-06-29 | Resistor design system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6114743A true JPS6114743A (ja) | 1986-01-22 |
| JPH0444427B2 JPH0444427B2 (ja) | 1992-07-21 |
Family
ID=24509335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60015639A Granted JPS6114743A (ja) | 1984-06-29 | 1985-01-31 | 抵抗素子の形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4560583A (ja) |
| EP (1) | EP0167851B1 (ja) |
| JP (1) | JPS6114743A (ja) |
| DE (1) | DE3567989D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5006745A (en) * | 1988-08-03 | 1991-04-09 | Victor Company Of Japan, Ltd. | Polyphase direct current motor |
| JP2012518817A (ja) * | 2009-04-15 | 2012-08-16 | ドルビー ラボラトリーズ ライセンシング コーポレイション | 空間的に可変なバックライトをもつ薄型ディスプレイ |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3828988A1 (de) * | 1988-08-26 | 1990-03-01 | Bosch Gmbh Robert | Herstellungsverfahren fuer ein elektronisches geraet |
| US5304502A (en) * | 1988-11-08 | 1994-04-19 | Yamaha Corporation | Process of fabricating semiconductor integrated circuit having conductive strips used as resistor and gate electrode of component transistor |
| ATE117944T1 (de) * | 1989-03-01 | 1995-02-15 | Canon Kk | Substrat für thermischen aufzeichnungskopf und thermischer aufzeichnungskopf unter verwendung dieses substrats. |
| US5214657A (en) * | 1990-09-21 | 1993-05-25 | Micron Technology, Inc. | Method for fabricating wafer-scale integration wafers and method for utilizing defective wafer-scale integration wafers |
| US5110758A (en) * | 1991-06-03 | 1992-05-05 | Motorola, Inc. | Method of heat augmented resistor trimming |
| JP4084436B2 (ja) | 1997-03-26 | 2008-04-30 | 沖電気工業株式会社 | 化合物半導体装置の特性の制御方法 |
| US6057171A (en) * | 1997-09-25 | 2000-05-02 | Frequency Technology, Inc. | Methods for determining on-chip interconnect process parameters |
| US6770949B1 (en) * | 1998-08-31 | 2004-08-03 | Lightspeed Semiconductor Corporation | One-mask customizable phase-locked loop |
| US6844751B2 (en) | 2000-09-30 | 2005-01-18 | Texas Instruments Incorporated | Multi-state test structures and methods |
| FR2846146A1 (fr) * | 2002-10-18 | 2004-04-23 | St Microelectronics Sa | Procede et installation de dopage d'un motif d'elements resistifs grave |
| US7164185B1 (en) * | 2004-02-02 | 2007-01-16 | Advanced Micro Devices, Inc. | Semiconductor component and method of manufacture |
| FR2884050B1 (fr) * | 2005-04-01 | 2007-07-20 | St Microelectronics Sa | Circuit integre comprenant un substrat et une resistance |
| US7910450B2 (en) * | 2006-02-22 | 2011-03-22 | International Business Machines Corporation | Method of fabricating a precision buried resistor |
| US7419609B2 (en) * | 2006-11-13 | 2008-09-02 | Texas Instruments Incorporated | Method for quantifying over-etch of a conductive feature |
| US7723200B2 (en) * | 2007-03-27 | 2010-05-25 | International Business Machines Corporation | Electrically tunable resistor and related methods |
| US8555216B2 (en) * | 2007-03-27 | 2013-10-08 | International Business Machines Corporation | Structure for electrically tunable resistor |
| US8338192B2 (en) * | 2008-05-13 | 2012-12-25 | Stmicroelectronics, Inc. | High precision semiconductor chip and a method to construct the semiconductor chip |
| US8853790B2 (en) * | 2011-04-05 | 2014-10-07 | International Business Machines Corporation | Semiconductor nanowire structure reusing suspension pads |
| US20120319241A1 (en) * | 2011-06-17 | 2012-12-20 | Analog Devices, Inc. | Offset reducing resistor circuit |
| WO2013016003A1 (en) * | 2011-07-26 | 2013-01-31 | Eastman Kodak Company | Inkjet printhead with test resistors |
| US8439477B2 (en) * | 2011-07-26 | 2013-05-14 | Eastman Kodak Company | Method of characterizing array of resistive heaters |
| US10672861B1 (en) * | 2017-04-18 | 2020-06-02 | Marvell International Ltd. | Memory chip design for manufacturing |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL38468A (en) * | 1971-02-02 | 1974-11-29 | Hughes Aircraft Co | Electrical resistance device and its production |
| US3879236A (en) * | 1971-03-26 | 1975-04-22 | Ibm | Method of making a semiconductor resistor |
| US3974443A (en) * | 1975-01-02 | 1976-08-10 | International Business Machines Corporation | Conductive line width and resistivity measuring system |
| US4197632A (en) * | 1975-12-05 | 1980-04-15 | Nippon Electric Co., Ltd. | Semiconductor device |
| US4184062A (en) * | 1977-10-25 | 1980-01-15 | Schmidt Robert A | Laser resistance trimmer |
| US4196228A (en) * | 1978-06-10 | 1980-04-01 | Monolithic Memories, Inc. | Fabrication of high resistivity semiconductor resistors by ion implanatation |
| FR2473789A1 (fr) * | 1980-01-09 | 1981-07-17 | Ibm France | Procedes et structures de test pour circuits integres a semi-conducteurs permettant la determination electrique de certaines tolerances lors des etapes photolithographiques. |
| US4338351A (en) * | 1980-09-10 | 1982-07-06 | Cts Corporation | Apparatus and method for producing uniform fired resistors |
| US4467312A (en) * | 1980-12-23 | 1984-08-21 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor resistor device |
-
1984
- 1984-06-29 US US06/626,189 patent/US4560583A/en not_active Expired - Fee Related
-
1985
- 1985-01-31 JP JP60015639A patent/JPS6114743A/ja active Granted
- 1985-06-11 EP EP85107134A patent/EP0167851B1/en not_active Expired
- 1985-06-11 DE DE8585107134T patent/DE3567989D1/de not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5006745A (en) * | 1988-08-03 | 1991-04-09 | Victor Company Of Japan, Ltd. | Polyphase direct current motor |
| JP2012518817A (ja) * | 2009-04-15 | 2012-08-16 | ドルビー ラボラトリーズ ライセンシング コーポレイション | 空間的に可変なバックライトをもつ薄型ディスプレイ |
| US8810503B2 (en) | 2009-04-15 | 2014-08-19 | Dolby Laboratories Licensing Corporation | Thin displays having spatially variable backlights |
Also Published As
| Publication number | Publication date |
|---|---|
| US4560583A (en) | 1985-12-24 |
| DE3567989D1 (en) | 1989-03-02 |
| EP0167851A2 (en) | 1986-01-15 |
| JPH0444427B2 (ja) | 1992-07-21 |
| EP0167851A3 (en) | 1987-07-29 |
| EP0167851B1 (en) | 1989-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6114743A (ja) | 抵抗素子の形成方法 | |
| US4388386A (en) | Mask set mismatch | |
| CN108628107A (zh) | 套刻误差测量方法及套刻标记 | |
| WO2002007211A2 (en) | Multi-layer registration control for photolithography processes | |
| US6505090B1 (en) | Semiconductor device manufacturing method, manufacturing system, support system and recording medium storing program of and data for the manufacture method | |
| US6239858B1 (en) | Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus | |
| KR100866460B1 (ko) | 레티클, 반도체 칩, 및 반도체 장치의 제조 방법 | |
| US7397046B2 (en) | Method for implanter angle verification and calibration | |
| US6426174B1 (en) | Method for manufacture semiconductor devices | |
| JP4612412B2 (ja) | 半導体装置の製造方法 | |
| US6399401B1 (en) | Test structures for electrical linewidth measurement and processes for their formation | |
| US6309944B1 (en) | Overlay matching method which eliminates alignment induced errors and optimizes lens matching | |
| CN115729046B (zh) | 关键尺寸的控制方法与控制系统 | |
| JP2008139688A (ja) | 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法 | |
| JP2002289507A (ja) | 半導体装置の製造方法 | |
| JP3164040B2 (ja) | ポリシリコン抵抗素子の製造方法 | |
| CN119620528B (zh) | 套刻标记放置方法 | |
| CN119486139B (zh) | 一种提升nand块字线及选择管均匀性的方法 | |
| TW567538B (en) | Method for adjusting and controlling overlay offset of exposure alignment | |
| TW494512B (en) | In-situ post-develop inspection performing in polysilicon etch platform system | |
| JPH11243066A (ja) | 半導体装置 | |
| US7569403B2 (en) | Pattern evaluation method, manufacturing method of semiconductor device, correction method of mask pattern and manufacturing method of exposure mask | |
| CN117151009A (zh) | 半导体器件电阻失配模型 | |
| JPH0226789B2 (ja) | ||
| JPS6062148A (ja) | 半導体集積回路の製造方法 |