JPS61150084A - 画像処理方法 - Google Patents

画像処理方法

Info

Publication number
JPS61150084A
JPS61150084A JP59278902A JP27890284A JPS61150084A JP S61150084 A JPS61150084 A JP S61150084A JP 59278902 A JP59278902 A JP 59278902A JP 27890284 A JP27890284 A JP 27890284A JP S61150084 A JPS61150084 A JP S61150084A
Authority
JP
Japan
Prior art keywords
image
address
image data
data
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59278902A
Other languages
English (en)
Inventor
Chikao Matsuo
至生 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP59278902A priority Critical patent/JPS61150084A/ja
Publication of JPS61150084A publication Critical patent/JPS61150084A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779Circuitry for scanning or addressing the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Character Discrimination (AREA)
  • Storing Facsimile Image Data (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、撮像手段によって撮像され、2値化されたデ
ジタル画像情報に基づいてパターン判定などを行なう画
像処理方法に関する。
背景技術 第3図は、先行技術における画像処理装置の構成を説明
するためのブロック図である。工業用テレビカメラTか
ら1画面分の画像信号を連続して読み出し、デジタル信
号化し、カメラ制御回路Cを介して7レ一ムメモリMに
入力する。7レ一ムメモリMにストアされた画像データ
に基づいて、画像処理部Sで画像処理が行なわれる。こ
の画像処理部Sで処理されたデータが、映像信号発生手
段Vに与えられ、映像信号発生手段Vの出力によってモ
ニタテレビRで2値化画像が表示される。
オペレータは、モニタテレビRに映された画像を見なが
ら走査が必要なデータをキーボードBから画像処理部S
に入力する。
たとえば第4図において実線で示されるパターンPの面
積計算やパターン判定などを行なうときは、キーボード
Bから走査すべ!アドレスを入力して行なう。その入力
アドレスに従って走査される領域は、たとえば第4図の
破1i[Lで示されるようにパターンPに近似的な領域
となる。しかし、第4図の叉線で示されるパターンPの
ような複雑な形状の走査を行なうときに、破線りで示さ
れるようなパターンPに近似的な領域を走査するための
アドレスを設定すると、必要とされる走査データ以外の
余分なデータが入力されたり、また複雑な多角形の走査
アドレスを設定するためにキーボード入力が繁雑になり
、処理が遅くなってしまう。
目   的 本発明の目的は、必要とされる領域の走査に必要なアド
レス設定を容易に速(行なうことができる画情処理方法
を提供することである。
実施例 第1図は、本発明を実施することができる一実施例の画
像処理装置の構成を示すブロック図である。被検出物体
1は光源用電源2に後続された光源3からの光によっで
撮像可能に照明されている。
イメージセンサヘッド4はオプティックランダムアクセ
スメモリ4aと、映像光学系4bとから構成される。オ
プティックランダムアクセスメモリ4aはたとえば12
8行×256列のマトリクス状に配列された32,76
8  個の感光コンデンサから成る。マトリクス状に配
列された感光コンデンサは、予め定められた電圧に充電
されていて、光が照射されるとその充電電圧が減少する
。イメージセンサヘッド4は、被検出物体1からの光を
オプティックランダムアクセスメモリ4aの各感光コン
デンサの充電電圧で画像情報をストアする。
オプティックランダムアクセスメモリ4aにストアされ
た画像情報は、感光コンデンサの充電電圧値を予め定め
られたしきい値でレベル弁別することによって2値化デ
ータとして取り扱うことができる。
イメージセンサ走査回路5は、イメージセンサヘッド4
に読み出したい画像データのアドレスを出力し、2値化
された画像データを出力する。イメージセンサ走査回路
5で得られた画像データは、7レームメモリ6にストア
される。イメージセンサ走査回路5に与えられる走査ア
ドレスは、画像処理部7からラインノ1を介して出力さ
れる全面走査の命令信号に基づくか、画像処理部7から
走査アドレス選択回路8を介して出力される信号によっ
て走査アドレスがオ査アドレステ・−プル9に書き込ま
れ、その走査アドレステーブル9に書き込まれたアドレ
スに基′づく、7レームメモリ6にストアされた画像デ
ー夕は、表示すべき各種の文字や図形パターンデータな
どをストアしておく表示パターンメモリ10にストアさ
れているデータとともに映像信号発生′回路11に入力
され、CRT(陰極線管)などの表示手段12で表示さ
れる。
キーボード13は、オペレータが表示手段12に表示さ
れた画像を見ながら画像処理に必要な領域のデータを入
力するためなどに備えられている。
画像処理部7では、キーボード13のキー人力によって
、走査に必要な領域の画像データが論理値[1]である
かl11理値[0]であるかが判定される。
キーボー)13から入力されるデータに基づいて、7レ
ームメモリ6からストアされている画像データが逐次読
み出され、キーボード13からの入力データと、画像ノ
モリ7からの画像データとの排他的論理位相がデー)G
で取られ、アドレス選択回路14で、前記入力データと
画像データの一致するアドレスのみが走査アドレス選択
回路8に出力される。
上述のような画像処理装置における本発明の画像処理方
法について説明する。被検出物体1はイメージセンサ4
によって撮像され、オプティックランダムアクセスメモ
リ4a上にその画像が2値化データとしてストア)れる
0画像処理部7はライン11を介して全面走−査の命令
信号を走査回路5に与える。走査回路5は、前記命令信
号に従って全面走査のためのアドレスをイメージセンサ
4のオプティックランダムアクセスメモリ4aに与え、
一画面全面の2値化データを読み取る。走査回路5で読
み取られた2値化画像データは、7レームメモリ6にス
トアされる。そのフレームメモリ6にストアされた画像
データは、表示パターンデータ10にストアさバている
パターンデータなどとともに映像信号発生回路11)二
出力され、その出力信号に基づいて表示手段12で画像
が表示される。
次にオペレータが表示−手Pi12上の画像を目視しな
がら、たとえばパターン判定などに必要な箇所の画像デ
ータの値が論理値[1]であるのか、論理値[0]であ
るのかを判別して、その値をキーボード13によって画
像処理部7に入力する。その入力信号によって画像処理
部7はフレームメモリ6からストアされていたz値化画
像データを逐次読み出す。そしてオペV−タにより入力
された論理値[0]およV論理値[1]の入力データと
、7レームメモリ6から読出された2値化データと排他
的論理和がデートGで取られる。アドレス選択回路14
では、デートGからの入力信号に基づいて前記入力デー
タとフレームメモリ6からの画像データの一致するアド
レスのみを走査アドレス選択回路8に出力する。そのア
ドレスは、画像処理部7からの命令によって走査アドレ
ス選択回路8を介して走査アドレステーブル9に書き込
まれる。
以上のようにしてパターン判定などに必要な領域の走査
アドレスが走査アドレステーブル9に書込まれると、イ
メージセンサヘッド4で撮像された被検出物体1のオプ
ティックランダムアクセスメモリ4a上の画像データは
、その走査アドレステーブル9に書込まれたアドレスに
基づいて必要な領域のみが走査されることになる。
上述のようにして処理動作が行なわれるので、たとえば
tAz図に示されるパターンPの形状判定などを行なう
ためのアドレス設定をそのパターンの形状通りに走査を
行なうことができるため、複雑な形状のアドレス設定を
行なうときでも、キーボード13による従来技゛術のよ
うな煩雑な操作を省略することができる。*た本発明で
は、キーボード13からの走査アドレス設定のための制
御を行なうためのプログラムを省略することができ、ソ
フトウェアの容量を減少することができる。
効  果 以上のように本発明に・よれば、表示された画像のうち
必要とされる領域の2値化データを入力し、画像メモリ
にストアされた画像データを読み出し、前記2値化デー
タと画像データが一致するアドレスのみを走査アドレス
テーブルに書き込み、走査アドレステーブルに書き込ま
れたアドレスに基づいて、イメージセンサにストアされ
た画像デー′りを読み出すので、オペレータが走査アド
レスを設定するための操作が簡略化される。*た走査ア
ドレスが必要とされるパター ン通りに設定されるので
従来技術で生じる走査データの誤差を少なくことができ
る。
【図面の簡単な説明】
第1図は本発明を笑゛施することができる画像・処理装
置の構成を示すブロック図、第2図は本発明の設定走査
アドレスを説明するための図、第3図は従来技術におけ
る画像処理装置の構成を示すブロック図、第4図は従来
技術における設定走査アドレスを説明するための図であ
る。

Claims (1)

    【特許請求の範囲】
  1. 撮像した画像を2値化してストアするとともに各画素を
    個別的にアドレス指定して読み取ることができるイメー
    ジセンサを設け、このイメージセンサにストアされた2
    値化画像を画像メモリにストアするとともに表示手段に
    表示し、表示された画像のうち必要とされる領域の2値
    化データを入力し、画像メモリにストアされた画像デー
    タを読み出し、前記2値化データと、画像データが一致
    するアドレスを走査アドレステーブルに書き込み、走査
    アドレステーブルに書き込まれたアドレスに基づいて、
    イメージセンサにストアされた2値化画像から必要な画
    像データを読み出すことを特徴とする画像処理方法。
JP59278902A 1984-12-25 1984-12-25 画像処理方法 Pending JPS61150084A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59278902A JPS61150084A (ja) 1984-12-25 1984-12-25 画像処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59278902A JPS61150084A (ja) 1984-12-25 1984-12-25 画像処理方法

Publications (1)

Publication Number Publication Date
JPS61150084A true JPS61150084A (ja) 1986-07-08

Family

ID=17603685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59278902A Pending JPS61150084A (ja) 1984-12-25 1984-12-25 画像処理方法

Country Status (1)

Country Link
JP (1) JPS61150084A (ja)

Similar Documents

Publication Publication Date Title
JPS61150084A (ja) 画像処理方法
JPH05176228A (ja) 画像表示装置
US5374996A (en) Image processing system
JPH01162482A (ja) 画像入力装置
JPS60157681A (ja) 画像図形の凹凸検出方法
JPS58177635A (ja) Ct画像表示装置
JP3333050B2 (ja) 形状測定方法及び形状測定装置
JP2559710B2 (ja) 画像処理方法
JP2634905B2 (ja) 図形ぬりつぶし方法
JP2814769B2 (ja) 画像処理装置
JPS6355115B2 (ja)
JPH0559471B2 (ja)
JPS6151316B2 (ja)
JP3298992B2 (ja) 形状計測装置
JP3262880B2 (ja) 波形判定方法
JPS61150083A (ja) 画像処理方法
JPH0385681A (ja) 画像処理装置
JPH05151350A (ja) 画像データの位置歪み補正方法
JPS60194689A (ja) 位置合せ補助装置
JPS5819624Y2 (ja) ライトペンによる図形情報読取り装置
JPS633354B2 (ja)
JPS63292222A (ja) 座標入力装置
JPH05120405A (ja) 画像読み取り装置
WO1986001062A1 (fr) Dispositif de correction des donnees de fenetre
JPH03239067A (ja) 画像読み取り装置