JPS6115484A - 輝度信号処理装置 - Google Patents
輝度信号処理装置Info
- Publication number
- JPS6115484A JPS6115484A JP59135754A JP13575484A JPS6115484A JP S6115484 A JPS6115484 A JP S6115484A JP 59135754 A JP59135754 A JP 59135754A JP 13575484 A JP13575484 A JP 13575484A JP S6115484 A JPS6115484 A JP S6115484A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- digital
- luminance
- luminance signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/911—Television signal processing therefor for the suppression of noise
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ビデオテープレコーダーなどに用いることが
できる輝度信号処理装置に関するものである。
できる輝度信号処理装置に関するものである。
従来例の構成とその問題点
近年、一般に広く用いられている民生用のビデオテープ
レコーダ（以下ｒＶＴＲＪと記す）においては、輝度信
号がＦＭ変調を受けて磁気テープ上に記録されている。
レコーダ（以下ｒＶＴＲＪと記す）においては、輝度信
号がＦＭ変調を受けて磁気テープ上に記録されている。
この輝度信号は再生系で復調され、元のＷｉ度倍信号再
生される。しかしながらテープ・ヘッド系の信号対雑音
比は必らずしも充分でないため、再生される輝度信号の
Ｓ／Ｎも不充分な場合が多（、再生画像に雑音が知覚さ
れるのが実状である。そこで輝度信号のＳ／Ｎを向上さ
せる策が種々考えられており、その一つに信号のライン
相関性を利用したラインノイズキャンセラーと称されて
いる方法がある。
生される。しかしながらテープ・ヘッド系の信号対雑音
比は必らずしも充分でないため、再生される輝度信号の
Ｓ／Ｎも不充分な場合が多（、再生画像に雑音が知覚さ
れるのが実状である。そこで輝度信号のＳ／Ｎを向上さ
せる策が種々考えられており、その一つに信号のライン
相関性を利用したラインノイズキャンセラーと称されて
いる方法がある。
以下に従来のラインノイズキャンセラーについて説明す
る。第１図は従来のラインノイズキャンセラーの四路ブ
ロック図であり、１はＶＴＲより再生されるＦＭ変調を
受けた輝度信号の入力端子、２は輝度信号を復調するｍ
調器、３は入力されたＦＭ変ａ輝度信号を１水平走査期
間（１Ｈ）遅延する１日ガラス遅延線、４は１Ｈガラス
遅延１１３で遅延されたＦＭ変調輝度信号を復調するＩ
Ｉ調器、５は振幅調整器、６は１調器２の出力信号から
振幅調整器５の出力信号を減算する減算器、７は減算器
６の出力を所定の割合で減衰させる減衰器、８は信号の
振幅を所定の値■１までに制限するリミッタで、このリ
ミッタ８の入出力特性を第２図に示す。９は復調器２の
出力信号からリミッタ８の出力信号を減算する減算器、
１０はＳ／Ｎが改善された輝度信号が得られる出力端子
である。
る。第１図は従来のラインノイズキャンセラーの四路ブ
ロック図であり、１はＶＴＲより再生されるＦＭ変調を
受けた輝度信号の入力端子、２は輝度信号を復調するｍ
調器、３は入力されたＦＭ変ａ輝度信号を１水平走査期
間（１Ｈ）遅延する１日ガラス遅延線、４は１Ｈガラス
遅延１１３で遅延されたＦＭ変調輝度信号を復調するＩ
Ｉ調器、５は振幅調整器、６は１調器２の出力信号から
振幅調整器５の出力信号を減算する減算器、７は減算器
６の出力を所定の割合で減衰させる減衰器、８は信号の
振幅を所定の値■１までに制限するリミッタで、このリ
ミッタ８の入出力特性を第２図に示す。９は復調器２の
出力信号からリミッタ８の出力信号を減算する減算器、
１０はＳ／Ｎが改善された輝度信号が得られる出力端子
である。
入力端子１から入力されたＦＭ変調輝度信号は、復調器
２で復調され、ベースバンドの輝度信号Ｙ（ｔ）として
減算器６．９に加えられる。一方、１日ガラス遅延１３
で遅延され、復ｗＡ器４で復調されたのち、振幅調整器
５によって輝度信号Ｙ（ｔ）と振幅を合わせられた、Ｉ
Ｈ遅れたベースバンドの輝度信号Ｙ （ｔ−Ｈ）もまた
減算器６に加えられる。減算器６の出力信号はＹ（ｔ）
−Ｙ （ｔ−Ｈ）となり、復調された輝度信号に対しＣ
形のくし形フィルタを形成しているため、ライン相関の
ない雑音成分と、信号成分のうちライン相関のない信号
とが得られる。この減、篩器６の出力信号は、減衰器７
によってｌ／ａ倍に減衰され、その出力がリミッタ８の
制限レベル±ｖ１を越えない場合にはそのまま減算器９
に加えられ、制限レベル±■１よりも大きい場合にはリ
ミッタ８によって振幅を制限され、減算器９には一定振
幅±Ｖ１にクリップされた形で印加される。したがって
出力端子１０に出力される信号は、リミッタ８に入力さ
れる信号が制限レベル以下であるときＹ （ｔ ） −
１／ａ（Ｙ （ｔ ＞ −Ｙ （ｔ −Ｈ） ） ・−
・■であり、制限レベルを越えるときは Ｙ（ｔ）±■１・・・■ となる。ここで、上記０式の特性を周波数領域で見ると
、第３図のようになる。ａは上記０式でａ＝２としたと
き、ｂはａ＝４としたときの周波数特性を示している。
２で復調され、ベースバンドの輝度信号Ｙ（ｔ）として
減算器６．９に加えられる。一方、１日ガラス遅延１３
で遅延され、復ｗＡ器４で復調されたのち、振幅調整器
５によって輝度信号Ｙ（ｔ）と振幅を合わせられた、Ｉ
Ｈ遅れたベースバンドの輝度信号Ｙ （ｔ−Ｈ）もまた
減算器６に加えられる。減算器６の出力信号はＹ（ｔ）
−Ｙ （ｔ−Ｈ）となり、復調された輝度信号に対しＣ
形のくし形フィルタを形成しているため、ライン相関の
ない雑音成分と、信号成分のうちライン相関のない信号
とが得られる。この減、篩器６の出力信号は、減衰器７
によってｌ／ａ倍に減衰され、その出力がリミッタ８の
制限レベル±ｖ１を越えない場合にはそのまま減算器９
に加えられ、制限レベル±■１よりも大きい場合にはリ
ミッタ８によって振幅を制限され、減算器９には一定振
幅±Ｖ１にクリップされた形で印加される。したがって
出力端子１０に出力される信号は、リミッタ８に入力さ
れる信号が制限レベル以下であるときＹ （ｔ ） −
１／ａ（Ｙ （ｔ ＞ −Ｙ （ｔ −Ｈ） ） ・−
・■であり、制限レベルを越えるときは Ｙ（ｔ）±■１・・・■ となる。ここで、上記０式の特性を周波数領域で見ると
、第３図のようになる。ａは上記０式でａ＝２としたと
き、ｂはａ＝４としたときの周波数特性を示している。
このように上記０式の特性はいわゆるＹ形のくし形フィ
ルタ特性となり、その出力信号はｌ／２’ｆ Ｈの奇数
倍近辺の雑音が除去され、Ｓ／Ｎの改善された輝度信号
となる。しかし、入力輝度信号にｌ／２・ｆ、の奇数倍
近辺の周波数成分が含まれている場合、すなわち画像の
垂直方向に相関がない場合には、その部分の信号成分が
除去されてしまうため、得られる信号は垂直解像度が劣
化したものになってしまう。そこでリミッタ８の制限レ
ベルを、雑音成分は通過させ、信号成分については■１
を越えるようなレベルであるように設定することにより
、垂直方向に相関がない場合には上記０式の特性となり
、垂直解像度を劣化させることはない。
ルタ特性となり、その出力信号はｌ／２’ｆ Ｈの奇数
倍近辺の雑音が除去され、Ｓ／Ｎの改善された輝度信号
となる。しかし、入力輝度信号にｌ／２・ｆ、の奇数倍
近辺の周波数成分が含まれている場合、すなわち画像の
垂直方向に相関がない場合には、その部分の信号成分が
除去されてしまうため、得られる信号は垂直解像度が劣
化したものになってしまう。そこでリミッタ８の制限レ
ベルを、雑音成分は通過させ、信号成分については■１
を越えるようなレベルであるように設定することにより
、垂直方向に相関がない場合には上記０式の特性となり
、垂直解像度を劣化させることはない。
以上のように、ラインノイズキャンセラーは、基本的に
は輝度信号のライン相図を利用して、Ｙ形くし形フィル
タにより不要スペクトルを除き、Ｓ／Ｎの改善を図るも
ので、その際、画像の垂直方向解像度の劣化を生じない
対策が講じられたものである。
は輝度信号のライン相図を利用して、Ｙ形くし形フィル
タにより不要スペクトルを除き、Ｓ／Ｎの改善を図るも
ので、その際、画像の垂直方向解像度の劣化を生じない
対策が講じられたものである。
しかしながら、上記のような構成による従来のラインノ
イズキャンセラーは、幾つかの欠点を有している。まず
第１に、１日遅延する手段としてガラス遅延１１３を用
いているため、装置の小型化が困難である。第２には、
１日ガラス遅延線３の通過帯域が、ベースバンドでなく
、ＲＦ（８月しか通せないため、ＦＭされた輝度信号を
通すことになり、遅延した信号と遅延しない信号とをそ
れぞれ復調しなければならず、２個のＦＭＳＭ器２゜４
が必要である。第３に、１日ガラス遅延線３の通過帯域
の周波数変動が大きく、その変動は最終的な輝度信号の
周波数特性を劣化させてしまう。
イズキャンセラーは、幾つかの欠点を有している。まず
第１に、１日遅延する手段としてガラス遅延１１３を用
いているため、装置の小型化が困難である。第２には、
１日ガラス遅延線３の通過帯域が、ベースバンドでなく
、ＲＦ（８月しか通せないため、ＦＭされた輝度信号を
通すことになり、遅延した信号と遅延しない信号とをそ
れぞれ復調しなければならず、２個のＦＭＳＭ器２゜４
が必要である。第３に、１日ガラス遅延線３の通過帯域
の周波数変動が大きく、その変動は最終的な輝度信号の
周波数特性を劣化させてしまう。
そのため第１図における減衰器７の減衰率、すなわち上
記第０式におけるａの値を、第３図ａのごとく理想的な
くし形特性が得られるようａ −２とすることなく、ａ
＝４程度に選び第３図すのごとくの特性とし、１Ｈガラ
ス遅延線３の周波数特性の変動が出力側に現われに＜ク
シである。その結果Ｓ／Ｎ改善量を低下させるばかりで
なく、ちょうど％・ｔＨの奇数倍のスペクトルを持つ色
信号の混変調成分を充分除去できないという欠点がある
。
記第０式におけるａの値を、第３図ａのごとく理想的な
くし形特性が得られるようａ −２とすることなく、ａ
＝４程度に選び第３図すのごとくの特性とし、１Ｈガラ
ス遅延線３の周波数特性の変動が出力側に現われに＜ク
シである。その結果Ｓ／Ｎ改善量を低下させるばかりで
なく、ちょうど％・ｔＨの奇数倍のスペクトルを持つ色
信号の混変調成分を充分除去できないという欠点がある
。
第５に、アナログにおけるリミッタ８の入出力特性が第
２図のごとくであるため、入力信号にライン相関がない
場合の出力信号は上記０式に示したものとなり、リミッ
タ８の振幅制限レベル■１だけの劣化を生じる。このよ
うに従来のラインノイズキャンセラーは数多くの問題点
を有していた。
２図のごとくであるため、入力信号にライン相関がない
場合の出力信号は上記０式に示したものとなり、リミッ
タ８の振幅制限レベル■１だけの劣化を生じる。このよ
うに従来のラインノイズキャンセラーは数多くの問題点
を有していた。
発明の目的
本発明は上記従来の欠点を解消するもので、ガラス遅延
線が不要で、信号を劣化させることなく優れた雑音除去
効果を発揮するとともに、半導体化などによる回路の簡
素化、装置の小型化、及びコストダウンを図ることので
きる輝度信号処理装置を提供することを目的とする。
線が不要で、信号を劣化させることなく優れた雑音除去
効果を発揮するとともに、半導体化などによる回路の簡
素化、装置の小型化、及びコストダウンを図ることので
きる輝度信号処理装置を提供することを目的とする。
発明の構成
上記目的を達成するため、本発明の輝度信号処理装置は
、入力輝度信号をデジタル信号に変換し′【第１のデジ
タル信号を得るアナログ・デジタル変換器と、前記第１
のデジタル信号を１水平走査期間遅延して第２のデジタ
ル信号を得るデジタルメモリと、前記第１のデジタル信
号と第２のデジタル信号とを減算して第３のデジタル信
号を得る演算器と、前記第３のデジタル信号と所定の基
準値との大小を比較する比較手段と、この比較手段の比
較結果に応じて前記入力Ｉｊ疫倍信号それを前記デジタ
ルメモリによって相対的に１水平走査期間遅延された信
号とを加算した信号を出力輝度信号として出力する場合
と前記遅延された信号を加算しない通常の輝度信号を出
力輝度信号として出力する場合とを切換える切換手段と
を備えた構成としたものである。
、入力輝度信号をデジタル信号に変換し′【第１のデジ
タル信号を得るアナログ・デジタル変換器と、前記第１
のデジタル信号を１水平走査期間遅延して第２のデジタ
ル信号を得るデジタルメモリと、前記第１のデジタル信
号と第２のデジタル信号とを減算して第３のデジタル信
号を得る演算器と、前記第３のデジタル信号と所定の基
準値との大小を比較する比較手段と、この比較手段の比
較結果に応じて前記入力Ｉｊ疫倍信号それを前記デジタ
ルメモリによって相対的に１水平走査期間遅延された信
号とを加算した信号を出力輝度信号として出力する場合
と前記遅延された信号を加算しない通常の輝度信号を出
力輝度信号として出力する場合とを切換える切換手段と
を備えた構成としたものである。
かかる構成によれば、ＩＨｉ＆延をデジタルメモリを用
いて行なうことにより、従来に比べて特性が向上し、ま
た回路構成が簡易化され、装置の小型化やコストダウン
が可能となる。
いて行なうことにより、従来に比べて特性が向上し、ま
た回路構成が簡易化され、装置の小型化やコストダウン
が可能となる。
実施例の説明
以下、本発明の実施例について、図面に基づいて説明す
る。
る。
第４図は本発明の第１の実施例における輝度信号処理装
置の回路ブロック図で、１１はＶＴＲより再生されるＦ
Ｍ変変調良度信号入力端子、１２は復調器、１３は復調
された輝度信号をデジタル信号に変換するアナログ・デ
ジタル変換器（以下ｒＡ／Ｄ変換器」と称す）、１４は
デジタル信号を１日遅延する１ト１デジタルメモリー、
１５はＡ／Ｄ変換器１３の出力から１Ｈデジタルメモリ
１４によって遅延された信号を差し引く演算器、１６は
演算器１５の出力信号と所定の基準レベルとの大小を比
較して結果を出力する比較器、１７は比較器１６の出力
信号によって制御されるスイッチであり、このスイッチ
１７は演算器１５の出力が基準レベルにより小さい場合
に導通する。１８は信号を２倍する減衰器、１９はＡ／
Ｄ変換器１３の出力信号から減衰器１８の出力信号を差
し引く演算器、２０は演算器１９の出力信号をアナログ
信号に変換するデジタル・アナログ変換器〔以下ＦＤ／
Ａ変換器」と称す〕、２１はＳ／Ｎの改善されたＩｌｉ
ｌ低度の出力端子である。
置の回路ブロック図で、１１はＶＴＲより再生されるＦ
Ｍ変変調良度信号入力端子、１２は復調器、１３は復調
された輝度信号をデジタル信号に変換するアナログ・デ
ジタル変換器（以下ｒＡ／Ｄ変換器」と称す）、１４は
デジタル信号を１日遅延する１ト１デジタルメモリー、
１５はＡ／Ｄ変換器１３の出力から１Ｈデジタルメモリ
１４によって遅延された信号を差し引く演算器、１６は
演算器１５の出力信号と所定の基準レベルとの大小を比
較して結果を出力する比較器、１７は比較器１６の出力
信号によって制御されるスイッチであり、このスイッチ
１７は演算器１５の出力が基準レベルにより小さい場合
に導通する。１８は信号を２倍する減衰器、１９はＡ／
Ｄ変換器１３の出力信号から減衰器１８の出力信号を差
し引く演算器、２０は演算器１９の出力信号をアナログ
信号に変換するデジタル・アナログ変換器〔以下ＦＤ／
Ａ変換器」と称す〕、２１はＳ／Ｎの改善されたＩｌｉ
ｌ低度の出力端子である。
次に動作を説明する。入力端子１１から入力されたＦＭ
輝度信号は、復調器１２によってベースバンドの信号に
１！調されたのち、Ａ／Ｄ変換器１３によってデジタル
信号に変換される。このデジタル化された１１！麿信号
は１Ｈデジタルメモリ１４で１日用ｔｉ遅延される。こ
の１日デジタルメモリ１４としてはシフトレジスタやラ
ンダムアクセスメモリ（ＲＡＭ）を利用づ゛ればよく、
振幅の減衰や周波数特性の変動などは原理的に伴わない
。演算器１５はＡ／Ｄ変換器１３の出力信号から１日デ
ジタルメモリ１４によって遅延された信号を差し引く。
輝度信号は、復調器１２によってベースバンドの信号に
１！調されたのち、Ａ／Ｄ変換器１３によってデジタル
信号に変換される。このデジタル化された１１！麿信号
は１Ｈデジタルメモリ１４で１日用ｔｉ遅延される。こ
の１日デジタルメモリ１４としてはシフトレジスタやラ
ンダムアクセスメモリ（ＲＡＭ）を利用づ゛ればよく、
振幅の減衰や周波数特性の変動などは原理的に伴わない
。演算器１５はＡ／Ｄ変換器１３の出力信号から１日デ
ジタルメモリ１４によって遅延された信号を差し引く。
いまベースバンドの輝度信号をＹ （ｔ ）とすれば、
演ｎ器１５の出力はＹ （ｔ ） −Ｙ （ｔ−Ｈ）と
いう信号をデジタル信号で表現したもので、いわゆるＣ
形のくし形フィルタ特性となる。この信号は比較器１６
においでその絶対値と所定の基準レベルとを比較され、
基準レベルに対して小さいときにはライン相関があると
判断され、大きいときにはライン相関がないと判断され
て、その結果によりスイッチ１７が制御される。スイッ
チ１７は比較器１６からの制御信号によってライン相関
がある場合のみ導通する。スイッチ１７の出力は減衰器
１８によって５倍される。これはデジタル信号のビット
情報を１ピット下位にずらすことにより容易に行ない得
る。演算器１つではＡ／Ｄ変換器１３の出力信号から減
衰器１８の出力信号を差し引く。この信号はＤ／Ａ変換
器２０によってアナログ信号に変換され、出力端子２１
に導かれる。以上の結果、入力輝度信号にライン相関が
ある場合には、出力端子２１から出力される信号ハＺ・
（Ｙ （Ｌ ） ＋Ｙ （ｔ Ｈ） ） ト’に’）
、第３図ａに示したＹ形くし形フィルタ特性となり、Ｓ
／Ｎが改善される。またライン相関がない場合には、Ｙ
（ｔ）がそのまま出力されることになり、画像の垂直方
向の劣化は生じない。
演ｎ器１５の出力はＹ （ｔ ） −Ｙ （ｔ−Ｈ）と
いう信号をデジタル信号で表現したもので、いわゆるＣ
形のくし形フィルタ特性となる。この信号は比較器１６
においでその絶対値と所定の基準レベルとを比較され、
基準レベルに対して小さいときにはライン相関があると
判断され、大きいときにはライン相関がないと判断され
て、その結果によりスイッチ１７が制御される。スイッ
チ１７は比較器１６からの制御信号によってライン相関
がある場合のみ導通する。スイッチ１７の出力は減衰器
１８によって５倍される。これはデジタル信号のビット
情報を１ピット下位にずらすことにより容易に行ない得
る。演算器１つではＡ／Ｄ変換器１３の出力信号から減
衰器１８の出力信号を差し引く。この信号はＤ／Ａ変換
器２０によってアナログ信号に変換され、出力端子２１
に導かれる。以上の結果、入力輝度信号にライン相関が
ある場合には、出力端子２１から出力される信号ハＺ・
（Ｙ （Ｌ ） ＋Ｙ （ｔ Ｈ） ） ト’に’）
、第３図ａに示したＹ形くし形フィルタ特性となり、Ｓ
／Ｎが改善される。またライン相関がない場合には、Ｙ
（ｔ）がそのまま出力されることになり、画像の垂直方
向の劣化は生じない。
このように本実施例によれば、ＩＨ！！延手段として従
来のガラス遅延線にかえて１日デジタルメモリ１４を用
いたことにより、装置の半導体化による小型化が可能で
ある。またベースバンドで処理が行なえるため、復調器
１２が１個でよい。さらにデジタルメモリ１４による遅
延では、挿入損失や周波数特性の変動がないため、減衰
器１８の減衰比率を最適値の２に設定することができ、
第３図ａの如く最小利得が０となる特性にすることがで
き、Ｓ／Ｎの改善量が従来例に比べ向上するだけでなく
、特に’Ａ’ｆ）Ｉの奇数倍の周波数スペクトルを持つ
クロマ信号の混変調成分に対する除去効果が大きくなる
。また、従来例のリミッタに対し比較器１６及びスイッ
チ１７を用いたことにより、入力信号にライン相関がな
い場合の出力信号は、リミッタの制限レベル分の劣化が
生じることなく、全く劣化のない出力信号が得られる。
来のガラス遅延線にかえて１日デジタルメモリ１４を用
いたことにより、装置の半導体化による小型化が可能で
ある。またベースバンドで処理が行なえるため、復調器
１２が１個でよい。さらにデジタルメモリ１４による遅
延では、挿入損失や周波数特性の変動がないため、減衰
器１８の減衰比率を最適値の２に設定することができ、
第３図ａの如く最小利得が０となる特性にすることがで
き、Ｓ／Ｎの改善量が従来例に比べ向上するだけでなく
、特に’Ａ’ｆ）Ｉの奇数倍の周波数スペクトルを持つ
クロマ信号の混変調成分に対する除去効果が大きくなる
。また、従来例のリミッタに対し比較器１６及びスイッ
チ１７を用いたことにより、入力信号にライン相関がな
い場合の出力信号は、リミッタの制限レベル分の劣化が
生じることなく、全く劣化のない出力信号が得られる。
さらに全処理にわたりデジタルで行なうため、回路の簡
易化、小型化、コストダウンが可能であるなど、数々の
特徴がある。なお本実施例では、減衰器１８をスイッチ
１７の後段に設けたが、スイッチ１７の前段に位置させ
てもその効果に変りはない。
易化、小型化、コストダウンが可能であるなど、数々の
特徴がある。なお本実施例では、減衰器１８をスイッチ
１７の後段に設けたが、スイッチ１７の前段に位置させ
てもその効果に変りはない。
第５図は本発明の第２の実施例における輝度信号処理装
置の回路ブロック図で、２２は入力端子、２３は復調器
、２４はＡ／Ｄ変換器、２５は１Ｈデジタルメモリ、２
６は演算器、２７は比較器であり、これらの動作は第４
図に示した第１の実施例のものと同じである。２８はＡ
／Ｄ変換器２４の出力信号と１Ｈデジタルメモリ２５に
よって遅延された信号とを加算する演算器、２９は比較
器２７からの信号によって制御されるスイッチで、この
スイッチ２９は入力輝度信号にライン相関がない場合に
導通するよう制御される。３０は演算器２８の出力信号
とスイッチ２９の出力信号とを加算する演算器、３１は
演算器３０からの出力信号をアナログ信号に変換するＤ
／Ａ変換器、３２はＳ／Ｎの改善された輝度信号の出力
端子である。
置の回路ブロック図で、２２は入力端子、２３は復調器
、２４はＡ／Ｄ変換器、２５は１Ｈデジタルメモリ、２
６は演算器、２７は比較器であり、これらの動作は第４
図に示した第１の実施例のものと同じである。２８はＡ
／Ｄ変換器２４の出力信号と１Ｈデジタルメモリ２５に
よって遅延された信号とを加算する演算器、２９は比較
器２７からの信号によって制御されるスイッチで、この
スイッチ２９は入力輝度信号にライン相関がない場合に
導通するよう制御される。３０は演算器２８の出力信号
とスイッチ２９の出力信号とを加算する演算器、３１は
演算器３０からの出力信号をアナログ信号に変換するＤ
／Ａ変換器、３２はＳ／Ｎの改善された輝度信号の出力
端子である。
次に動作を説明する。入力端子２２から演算器２６を経
て比較器２７までの動作は第４図に示した第１の実施例
と同じであり、演算器２６の出力信号はＹ （ｔ ）
−Ｙ （ｔ−Ｈ）となっており、比較器２１からは入力
輝度信号のライン相関の有無を示ｔ＠号が出力される。
て比較器２７までの動作は第４図に示した第１の実施例
と同じであり、演算器２６の出力信号はＹ （ｔ ）
−Ｙ （ｔ−Ｈ）となっており、比較器２１からは入力
輝度信号のライン相関の有無を示ｔ＠号が出力される。
スイッチ２９は比較器２１からの出力信号によって制御
され、ライン相関のない場合のみ導通するよう動作する
。一方、演算器２８はＡ／Ｄ変換器２４及び１日デジタ
ルメモリ２５の出力を加算し、Ｙ （ｔ ） ＋Ｙ （
ｔ−）１）なる信号を得る。
され、ライン相関のない場合のみ導通するよう動作する
。一方、演算器２８はＡ／Ｄ変換器２４及び１日デジタ
ルメモリ２５の出力を加算し、Ｙ （ｔ ） ＋Ｙ （
ｔ−）１）なる信号を得る。
演算器３０は演算器２８及びスイッチ２９からの信号を
加算して出力し、この信号がＤ／ＡＳ換器３１によって
アナＯり信号に変換されたのち、出力端子３２より出力
される。以上の動作により、入力輝度信号にライン相関
のある場合には出力端子３２がら出力される信号はＹ
（ｔ ） −１−Ｙ （ｔ−Ｈ）となり、Ｙ形のくし形
フィルタを構成し、Ｓ／Ｎの改善された信号が得られ、
ライン相関のない場合には２Ｙ（ｔ）が出力され、画像
の垂直方向の解像度を劣化させない。
加算して出力し、この信号がＤ／ＡＳ換器３１によって
アナＯり信号に変換されたのち、出力端子３２より出力
される。以上の動作により、入力輝度信号にライン相関
のある場合には出力端子３２がら出力される信号はＹ
（ｔ ） −１−Ｙ （ｔ−Ｈ）となり、Ｙ形のくし形
フィルタを構成し、Ｓ／Ｎの改善された信号が得られ、
ライン相関のない場合には２Ｙ（ｔ）が出力され、画像
の垂直方向の解像度を劣化させない。
このにうに本実施例によれば、従来例に比べて第４図に
示した第１の実施例と同じ効果が得られるばかりでなく
、第１の実施例のように信号を２倍するためにビット情
報を１ビツト下位にずらす必要がないため、Ａ／Ｄ変換
によって得られたビット数をすべて有効に活用すること
ができる。
示した第１の実施例と同じ効果が得られるばかりでなく
、第１の実施例のように信号を２倍するためにビット情
報を１ビツト下位にずらす必要がないため、Ａ／Ｄ変換
によって得られたビット数をすべて有効に活用すること
ができる。
第６図は本発明の第３の実施例における輝度信号処理装
置の回路ブロック図で、３３は入力端子、３４はｉ調器
、３５はＡ／Ｄ変換器、３６は１日デジタルメモリ、３
１は演算器、３８は比較器であり、これらの動作は第１
及び第２の実施例のものと同じである。３９は比較器３
８からの信号によって制御されるスイッチで、入力輝度
信号にライン相関がない場合には端子３９ａに、ライン
相関がある場合には端子３９ｂに接続されるよう制御さ
れる。４０はＡ／Ｄ変換器３５とスイッチ３９との出力
信号を加算する演算器、４１は演算器４０の出力をアナ
ログ信号に変換するＤ／Ａ変換器、４２はＳ／Ｎの改善
された輝度信号の出力端子である。
置の回路ブロック図で、３３は入力端子、３４はｉ調器
、３５はＡ／Ｄ変換器、３６は１日デジタルメモリ、３
１は演算器、３８は比較器であり、これらの動作は第１
及び第２の実施例のものと同じである。３９は比較器３
８からの信号によって制御されるスイッチで、入力輝度
信号にライン相関がない場合には端子３９ａに、ライン
相関がある場合には端子３９ｂに接続されるよう制御さ
れる。４０はＡ／Ｄ変換器３５とスイッチ３９との出力
信号を加算する演算器、４１は演算器４０の出力をアナ
ログ信号に変換するＤ／Ａ変換器、４２はＳ／Ｎの改善
された輝度信号の出力端子である。
次に動作を説明する。入力端子３３から演算器３７を経
て比較器３８までの動作は第１及び第２の実施例と同じ
であり、比較器３８からは入力輝度信号のライン相関の
有無を示す信号が出力される。スイッチ３９は２つの入
力用の端子３９ａ、 ３９ｂを持ち、端子３９ａにはＡ
／Ｄ変換器３５の出力信号が、端子３９ｂには１Ｈデジ
タルメモリ３６の出力信号が導かれ′ており、比較器３
８からの信号によってライン゛相関がない場合には端子
３９ａ１ライン相関がある場合には端子３９ｂの信号を
８ｉｉｖ＞ｉ器４０に導く。そして演算器４０で加算さ
れた信号はＤ／Ａ変換器４１でアナログ信号に変換され
、出力端子４２から出力される。
て比較器３８までの動作は第１及び第２の実施例と同じ
であり、比較器３８からは入力輝度信号のライン相関の
有無を示す信号が出力される。スイッチ３９は２つの入
力用の端子３９ａ、 ３９ｂを持ち、端子３９ａにはＡ
／Ｄ変換器３５の出力信号が、端子３９ｂには１Ｈデジ
タルメモリ３６の出力信号が導かれ′ており、比較器３
８からの信号によってライン゛相関がない場合には端子
３９ａ１ライン相関がある場合には端子３９ｂの信号を
８ｉｉｖ＞ｉ器４０に導く。そして演算器４０で加算さ
れた信号はＤ／Ａ変換器４１でアナログ信号に変換され
、出力端子４２から出力される。
以上の動作により、出力端子４２から出力される信号は
、入力輝度信号にライン相関のある場合にはＹ ＜ｔ
） ＋Ｙ （ｔ−Ｈ）となり、ライン相関のない場合に
は２Ｙ（ｔ）であり、第２の実施例と同じ出力信号が得
られる。
、入力輝度信号にライン相関のある場合にはＹ ＜ｔ
） ＋Ｙ （ｔ−Ｈ）となり、ライン相関のない場合に
は２Ｙ（ｔ）であり、第２の実施例と同じ出力信号が得
られる。
このように本実施例によれば、第２の実施例と全く同じ
効果が得られるとともに、第２の実施例で３個必要であ
った演算器が２個でよく、より簡素な回路構成を実現で
きる。
効果が得られるとともに、第２の実施例で３個必要であ
った演算器が２個でよく、より簡素な回路構成を実現で
きる。
第７図は本発明の第４の実施例におけるｊＦ度信号処理
装置の回路ブロック図で、４３は入力端子、４４は復調
器、４５はＡ／Ｄ変換器、４６は１Ｈデジタルメモリ、
４７は演算器、４８は比較器、４９はスイッチであり、
これらは第４図に示した第１の実施例における構成と同
じものである。５０はスイッチ４９からの信号をアナロ
グ信号に変換づ゛るＤ／Ａ変換器、５１は振幅調整器、
５２は復調器４４で復調されたアナログ信号を遅延りる
遅延回路、５３は遅延回路５２の出力信号から振幅調整
器５１からの信号を差し引く差動増幅器、５４はＳ／Ｎ
が改善された輝度信号が出力される出力端子である。
装置の回路ブロック図で、４３は入力端子、４４は復調
器、４５はＡ／Ｄ変換器、４６は１Ｈデジタルメモリ、
４７は演算器、４８は比較器、４９はスイッチであり、
これらは第４図に示した第１の実施例における構成と同
じものである。５０はスイッチ４９からの信号をアナロ
グ信号に変換づ゛るＤ／Ａ変換器、５１は振幅調整器、
５２は復調器４４で復調されたアナログ信号を遅延りる
遅延回路、５３は遅延回路５２の出力信号から振幅調整
器５１からの信号を差し引く差動増幅器、５４はＳ／Ｎ
が改善された輝度信号が出力される出力端子である。
次に動作を説用づる。入力端子４３から演算器４７を経
て比較器４８及びスイッチ４９までの動作は第１の実施
例と全く同じであり、Ｄ／Ａ変換器５０には入力輝度信
号にライン相関がある場合に限りＹ （ｔ） −、Ｙ
（ｔ−１−１＞の信号が入力され、アナログ信号に変換
される。振幅調整器５１は、遅延回路５２によってＡ／
Ｄ変換器４５やＤ／Ａ変換器５０などによるデジタル処
理系における若干量の遅延を補正されたアナログ信号Ｙ
（ｔ）に対して、差動増幅器５３に入力される信号振幅
を％（Ｙ（ｔ）−Ｙ （ｔ −Ｈ） ）となるように調
整しである。その結果、差動増幅器５３を経て出力端子
５４に出力される信号は、入力信号にライン相関がある
とき２（Ｙ（ｔ）＋ Ｙ（ｔ−Ｈ））となり、Ｙ形く
し形フィルタ特性によりＳ／間の向上した輝度信号が得
られ、入力信号にライン相関がない場合にはＹ（ｔ）が
出力され、画像の垂直解像度は劣化しない。特に本実施
例においては、ライン相関のない場合に出力される信号
はデジタル変換系を経ていないアナログ信号である。
て比較器４８及びスイッチ４９までの動作は第１の実施
例と全く同じであり、Ｄ／Ａ変換器５０には入力輝度信
号にライン相関がある場合に限りＹ （ｔ） −、Ｙ
（ｔ−１−１＞の信号が入力され、アナログ信号に変換
される。振幅調整器５１は、遅延回路５２によってＡ／
Ｄ変換器４５やＤ／Ａ変換器５０などによるデジタル処
理系における若干量の遅延を補正されたアナログ信号Ｙ
（ｔ）に対して、差動増幅器５３に入力される信号振幅
を％（Ｙ（ｔ）−Ｙ （ｔ −Ｈ） ）となるように調
整しである。その結果、差動増幅器５３を経て出力端子
５４に出力される信号は、入力信号にライン相関がある
とき２（Ｙ（ｔ）＋ Ｙ（ｔ−Ｈ））となり、Ｙ形く
し形フィルタ特性によりＳ／間の向上した輝度信号が得
られ、入力信号にライン相関がない場合にはＹ（ｔ）が
出力され、画像の垂直解像度は劣化しない。特に本実施
例においては、ライン相関のない場合に出力される信号
はデジタル変換系を経ていないアナログ信号である。
このように本実施例によれば、従来例の構成に比べて第
１の実施例の場合と同様な改善効果が得られる他、ライ
ン相関のない場合に出力される信号はデジタル変換系を
経ていないアナログ信号であるため、量子化ノズルなど
のデジタル変換に伴う信号の劣化がない。また、ライン
相関のある場合においても、全処理をデジタルで行なう
場合に比べてデジタル変換による恩彰響が少ないため、
Ａ／Ｄ変換器４５の分解能を落としても視覚上問題とな
らず、Ａ／Ｄ変換器４５の回路規模を縮小することが可
能である。さらに、Ｄ／ＡＩＨｉＪ器５０に入力される
信号は比較器４８における基準レベル以下の信号に限ら
れるため、Ｄ／Ａ変換器５０はこの範囲の信号のみをア
ナログ信号に変換できればよく、かなり小さな規模のも
ので実現することができる。
１の実施例の場合と同様な改善効果が得られる他、ライ
ン相関のない場合に出力される信号はデジタル変換系を
経ていないアナログ信号であるため、量子化ノズルなど
のデジタル変換に伴う信号の劣化がない。また、ライン
相関のある場合においても、全処理をデジタルで行なう
場合に比べてデジタル変換による恩彰響が少ないため、
Ａ／Ｄ変換器４５の分解能を落としても視覚上問題とな
らず、Ａ／Ｄ変換器４５の回路規模を縮小することが可
能である。さらに、Ｄ／ＡＩＨｉＪ器５０に入力される
信号は比較器４８における基準レベル以下の信号に限ら
れるため、Ｄ／Ａ変換器５０はこの範囲の信号のみをア
ナログ信号に変換できればよく、かなり小さな規模のも
ので実現することができる。
発明の詳細
な説明したように本発明によれば、輝度信号をデジタル
信号に変換してから１水平走査期間の遅延をデジタルメ
モリで行なわせるようにしたので、従来使用されていた
ガラス遅延線を用いた場合に比べて、半導体化による小
型化及びコストダウンが可能であるとともに、復調器が
１個で足りるなど、回路が簡素化され、さらに従来のラ
インノイズキャンセラーで実現できなかった理想的なく
し形特性を得ることができるためＳ／間の改善効果及び
り０マ信号の混変調成分除去に対して極めて大きな効果
が得られる。また、従来リミッタで構成されていた部分
を、比較器の比較結果に応じて出力を切替えるように構
成したので、入力信号にライン相関がない場合には出力
される信号にリミッタの特性に伴う信号劣化が全くない
という効果も得られる。そしてこれらの効果により、画
像をほとんど劣化させることなく輝度信号のＳ／間を改
善することができる。
信号に変換してから１水平走査期間の遅延をデジタルメ
モリで行なわせるようにしたので、従来使用されていた
ガラス遅延線を用いた場合に比べて、半導体化による小
型化及びコストダウンが可能であるとともに、復調器が
１個で足りるなど、回路が簡素化され、さらに従来のラ
インノイズキャンセラーで実現できなかった理想的なく
し形特性を得ることができるためＳ／間の改善効果及び
り０マ信号の混変調成分除去に対して極めて大きな効果
が得られる。また、従来リミッタで構成されていた部分
を、比較器の比較結果に応じて出力を切替えるように構
成したので、入力信号にライン相関がない場合には出力
される信号にリミッタの特性に伴う信号劣化が全くない
という効果も得られる。そしてこれらの効果により、画
像をほとんど劣化させることなく輝度信号のＳ／間を改
善することができる。
第１図は従来のラインノイズキャンセラーの回路ブロッ
ク図、第２図は同ラインノイズキャンセラーにおけるリ
ミッタの入出力特性の説明図、第３図は同ノイズキャン
セラーの周波数特性の説明図、第４図は本発明の第１の
実施例における輝度信号処理装置の回路プロ多り図、第
５図は本発明の第２の実施例における輝度信号処理装置
の回路ブロック図、第６図は本発明の第３の実施例にお
ける輝度信号処理装置の回路ブロック図、第７図は本発
明の第４の実施例における輝度信号処理装置の回路ブロ
ック図である。 １３、２４．３５．４５・・・Ａ／Ｄ変換器、１４．２
５．３６゜４６・・・１Ｈデジタルメモリ、１５．２１
３．３７．４７・・・演算器、１Ｇ、 ２７．３８．４
８・・・比較器、１７．３Ｇ、 ３９．４９・・・スイ
ッチ、２０．３１．４１．５０・Ｄ／Ａ変換器代理人
森 本 践 弘 第１図 第２図 第３図 第４図 羞ルベル 第５図 が 第θ図
ク図、第２図は同ラインノイズキャンセラーにおけるリ
ミッタの入出力特性の説明図、第３図は同ノイズキャン
セラーの周波数特性の説明図、第４図は本発明の第１の
実施例における輝度信号処理装置の回路プロ多り図、第
５図は本発明の第２の実施例における輝度信号処理装置
の回路ブロック図、第６図は本発明の第３の実施例にお
ける輝度信号処理装置の回路ブロック図、第７図は本発
明の第４の実施例における輝度信号処理装置の回路ブロ
ック図である。 １３、２４．３５．４５・・・Ａ／Ｄ変換器、１４．２
５．３６゜４６・・・１Ｈデジタルメモリ、１５．２１
３．３７．４７・・・演算器、１Ｇ、 ２７．３８．４
８・・・比較器、１７．３Ｇ、 ３９．４９・・・スイ
ッチ、２０．３１．４１．５０・Ｄ／Ａ変換器代理人
森 本 践 弘 第１図 第２図 第３図 第４図 羞ルベル 第５図 が 第θ図
Claims (1)
- 【特許請求の範囲】 １、入力輝度信号をデジタル信号に変換して第１のデジ
タル信号を得るアナログ・デジタル変換器と、前記第１
のデジタル信号を１水平走査期間遅延して第２のデジタ
ル信号を得るデジタルメモリと、前記第１のデジタル信
号と第２のデジタル信号とを減算して第３のデジタル信
号を得る演算器と、前記第３のデジタル信号と所定の基
準値との大小を比較する比較手段と、この比較手段の比
較結果に応じて前記入力輝度信号とそれを前記デジタル
メモリによって相対的に１水平走査期間遅延された信号
とを加算した信号を出力輝度信号として出力する場合と
前記遅延された信号を加算しない通常の輝度信号を出力
輝度信号として出力する場合とを切換える切換手段とを
備えた輝度信号処理装置。 ２、切替手段は、比較手段による比較結果に応じて、第
３のデジタル信号の通過を制御するスイッチ手段の出力
と第１のデジタル信号とを所定の割合で減算したのち、
Ｄ／Ａ変換器によってアナログ信号に変換された信号を
出力輝度信号として出力する構成とした特許請求の範囲
第１項記載の輝度信号処理装置。 ３、切換手段は、第１のデジタル信号と第２のデジタル
信号とを加算した信号と比較手段による比較結果に応じ
て第３のデジタル信号の通過を制御するスイッチ手段の
出力信号とを加算したのち、これをアナログ信号に変換
した信号を出力輝度信号として出力する構成とした特許
請求の範囲第１項記載の輝度信号処理装置。 ４、切換手段は、第１のデジタル信号と第２のデジタル
信号とを比較手段による比較結果に応じて切換えて出力
するスイッチ手段の出力信号と第１のデジタル信号とを
加算したのち、これをアナログ信号に変換した信号を出
力輝度信号として出力する構成とした特許請求の範囲第
１項記載の輝度信号処理装置。 ５、比較手段による比較結果に応じて切換えて出力され
る出力輝度信号のうち、１水平走査期間遅延された信号
を加算していない通常の輝度信号は、デジタル変換系を
通過していないアナログ信号であるよう構成した特許請
求の範囲第１項記載の輝度信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59135754A JPS6115484A (ja) | 1984-06-30 | 1984-06-30 | 輝度信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59135754A JPS6115484A (ja) | 1984-06-30 | 1984-06-30 | 輝度信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6115484A true JPS6115484A (ja) | 1986-01-23 |
Family
ID=15159080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59135754A Pending JPS6115484A (ja) | 1984-06-30 | 1984-06-30 | 輝度信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6115484A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157576A (ja) * | 1986-12-22 | 1988-06-30 | Toshiba Corp | 遅延演算回路及び遅延演算方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51129119A (en) * | 1975-05-02 | 1976-11-10 | Sony Corp | Time error correction device |
| JPS51139719A (en) * | 1975-05-28 | 1976-12-02 | Sony Corp | Time axis error correcting device |
| JPS58223973A (ja) * | 1982-06-22 | 1983-12-26 | Victor Co Of Japan Ltd | ノイズリダクシヨン回路 |
-
1984
- 1984-06-30 JP JP59135754A patent/JPS6115484A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51129119A (en) * | 1975-05-02 | 1976-11-10 | Sony Corp | Time error correction device |
| JPS51139719A (en) * | 1975-05-28 | 1976-12-02 | Sony Corp | Time axis error correcting device |
| JPS58223973A (ja) * | 1982-06-22 | 1983-12-26 | Victor Co Of Japan Ltd | ノイズリダクシヨン回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157576A (ja) * | 1986-12-22 | 1988-06-30 | Toshiba Corp | 遅延演算回路及び遅延演算方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5920357A (en) | Digital color transient improvement | |
| US4242704A (en) | Noise reduction system for color television signal | |
| EP0302500B1 (en) | A circuit for processing a color difference signal by utilizing the change of a luminance signal | |
| US4885639A (en) | Apparatus for eliminating a noise signal | |
| JPH04284069A (ja) | 水平輪郭補償回路 | |
| US4677487A (en) | Digital noise reducing apparatus for a video signal processing recording reproducing apparatus | |
| US4939576A (en) | Adaptive ringing reducer for television signal processing | |
| KR950007310B1 (ko) | 디지탈 비선형 프리-엠퍼시스/디-엠퍼시스 | |
| EP0197767B1 (en) | Video signal processing apparatus | |
| KR890005240B1 (ko) | 영상신호 처리장치 | |
| JPH0339433B2 (ja) | ||
| JPS6115483A (ja) | 映像信号処理装置 | |
| JPH0329236B2 (ja) | ||
| JPH02911B2 (ja) | ||
| JPH0533874B2 (ja) | ||
| JPH026710Y2 (ja) | ||
| JP3122261B2 (ja) | Ｆｍ復調装置 | |
| JPH0320196B2 (ja) | ||
| JPS6153883A (ja) | 映像信号処理装置 | |
| JPH11196295A (ja) | ノイズ低減回路 | |
| JPH0837672A (ja) | カラーコンポーネントビデオ信号方式変換装置 | |
| JPS6115493A (ja) | 色信号処理装置 | |
| JPH01286687A (ja) | 映像信号の記録再生回路 | |
| JPH03289885A (ja) | ビデオ機器の再生用映像信号処理回路 | |
| JPS61269474A (ja) | ラインノイズキヤンセル回路 |