JPS61157010A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS61157010A JPS61157010A JP59276215A JP27621584A JPS61157010A JP S61157010 A JPS61157010 A JP S61157010A JP 59276215 A JP59276215 A JP 59276215A JP 27621584 A JP27621584 A JP 27621584A JP S61157010 A JPS61157010 A JP S61157010A
- Authority
- JP
- Japan
- Prior art keywords
- input
- amplifier circuit
- amplifier
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、例えばテレビジョン（ＴＶ）、ビデオテー
プレコーダ（ＶＴＲ）およびラジオ等の増幅回路に関す
るもので、特に高利得増幅器や制限増幅器に使用される
ものである。
プレコーダ（ＶＴＲ）およびラジオ等の増幅回路に関す
るもので、特に高利得増幅器や制限増幅器に使用される
ものである。
従来、この種の増幅回路は、例えば第３図に示すように
構成されている。同図（ａ）はブロックダイアグラム、
（ｂ）はその内部等価回路である。
構成されている。同図（ａ）はブロックダイアグラム、
（ｂ）はその内部等価回路である。
この回路は、ＦＭ音声復調用ＩＣ（ＳＩＦ）であり、チ
ューナで周波数変換された中間周波のＦＭ信号が入力端
子Ｉに入力される。この入力端子Ｉから入力された信号
は、トランジスタＱ１〜Ｑδから成る三段構成の振幅制
限増幅器１１によって振鳴が一定のＦＭ信号に変換され
る。
ューナで周波数変換された中間周波のＦＭ信号が入力端
子Ｉに入力される。この入力端子Ｉから入力された信号
は、トランジスタＱ１〜Ｑδから成る三段構成の振幅制
限増幅器１１によって振鳴が一定のＦＭ信号に変換され
る。
ソｔ、て、次段のフィルタ１２によって高域がカットさ
れ、トランジスタＱ１２〜Ｑ１７よ構成る差動ピーク型
検波器１３によって音声ＫｆＪｌｉＪされ、出力端子７
から出力されるようになっている。なお、１０は電源生
成回路である。
れ、トランジスタＱ１２〜Ｑ１７よ構成る差動ピーク型
検波器１３によって音声ＫｆＪｌｉＪされ、出力端子７
から出力されるようになっている。なお、１０は電源生
成回路である。
ところで、入力端子１に入力された（ｉ号は、内部で増
幅された後フィルタ１２を介して端子５から出力される
が、上記入力端子Ｉと端子５の人、出力の位相の関係に
着目してみると、同相の関係であることがわかる。また
、上記入力端子ＩＫは、通常セラミックフィルタの出力
端が接続されるが、このセラミックフィルタの出力イン
ピーダンスは高くなっている。一方、上記入力端子１に
は、入力端子２から抵抗Ｒｅ介して直流パイアヌがフィ
ールドパックされておシ、入力端子２と接地点間にはコ
ンデンサＣが設けられている。
幅された後フィルタ１２を介して端子５から出力される
が、上記入力端子Ｉと端子５の人、出力の位相の関係に
着目してみると、同相の関係であることがわかる。また
、上記入力端子ＩＫは、通常セラミックフィルタの出力
端が接続されるが、このセラミックフィルタの出力イン
ピーダンスは高くなっている。一方、上記入力端子１に
は、入力端子２から抵抗Ｒｅ介して直流パイアヌがフィ
ールドパックされておシ、入力端子２と接地点間にはコ
ンデンサＣが設けられている。
このため、入力端子１の対接地点間のインピーダンスは
あまり低くなく、入力端子Ｉに入力された信号（雑音も
含む）は内部で増幅されて端子５から出力されるが、こ
の端子５の出力がＩＣ内部におけるボンディングワイヤ
やリードフレーム間の浮遊容量・、あるいはＩＣの外部
での配線の引きまわしによる浮遊容量等によシ、入力端
子１に帰還されて寄生発振を発生する欠点がある。
あまり低くなく、入力端子Ｉに入力された信号（雑音も
含む）は内部で増幅されて端子５から出力されるが、こ
の端子５の出力がＩＣ内部におけるボンディングワイヤ
やリードフレーム間の浮遊容量・、あるいはＩＣの外部
での配線の引きまわしによる浮遊容量等によシ、入力端
子１に帰還されて寄生発振を発生する欠点がある。
このような寄生発振を防止するために１従来は入力端子
と出力端子との間隔をできるだけ離すようにしているが
、増幅器の利得を大きくしたい場合や入、出力端子間の
間隔を充分数れない場合には問題となる。
と出力端子との間隔をできるだけ離すようにしているが
、増幅器の利得を大きくしたい場合や入、出力端子間の
間隔を充分数れない場合には問題となる。
この発明は上記のような事情に鑑みてなされたもので、
そあ目的とするところは、増幅器の利得が大きかったシ
、入、出力端子間の間隔を充分数れない場合にも寄生発
振を防止できるすぐれた増幅回路を提供することである
。
そあ目的とするところは、増幅器の利得が大きかったシ
、入、出力端子間の間隔を充分数れない場合にも寄生発
振を防止できるすぐれた増幅回路を提供することである
。
すなわち、この発明においてに、上記の目的を達成する
ために、入力端子と出力端子の各信号の位相関係が逆に
なるように反転増幅器を挿入したものである。
ために、入力端子と出力端子の各信号の位相関係が逆に
なるように反転増幅器を挿入したものである。
以下、この発明の一実施例について図面を参照して説明
する。第１図における入力端子１゜２には、振幅制限増
幅器１１の入力端がそれぞれ接続され、この振幅制限増
幅器１１の出力端には、フィルタＩ２を介して差動増幅
器１４を構成するＮＰＮ形のトランジスタＱＡのペース
が接続される。このトランジスタＱＡは、ＮＰＮ形のト
ランジスタＱＢとともに差動対全なしており、これらト
ランジスタＱｈｔ ＱＢの各コレクタと電源ｖｃｏ間に
はそれぞれ、弁荷抵抗ＲＬ、、ＲＬ、が接続される。上
記トランジスタＱＡ−ＱＢの各エミッタ間には、エミッ
タ抵抗ＲＥ、、ＲＥ、が直列接続され、これらエミッタ
抵抗ＲＥ１とＲＥ、との接続点と接地点間には、定電流
源ＩＡが接続される。また、上記トランジスタＱＡ−Ｑ
Ｂの各ペースにはそれぞれ、ベースバイアス供給源の抵
抗ＲＢ、、ＲＢ。
する。第１図における入力端子１゜２には、振幅制限増
幅器１１の入力端がそれぞれ接続され、この振幅制限増
幅器１１の出力端には、フィルタＩ２を介して差動増幅
器１４を構成するＮＰＮ形のトランジスタＱＡのペース
が接続される。このトランジスタＱＡは、ＮＰＮ形のト
ランジスタＱＢとともに差動対全なしており、これらト
ランジスタＱｈｔ ＱＢの各コレクタと電源ｖｃｏ間に
はそれぞれ、弁荷抵抗ＲＬ、、ＲＬ、が接続される。上
記トランジスタＱＡ−ＱＢの各エミッタ間には、エミッ
タ抵抗ＲＥ、、ＲＥ、が直列接続され、これらエミッタ
抵抗ＲＥ１とＲＥ、との接続点と接地点間には、定電流
源ＩＡが接続される。また、上記トランジスタＱＡ−Ｑ
Ｂの各ペースにはそれぞれ、ベースバイアス供給源の抵
抗ＲＢ、、ＲＢ。
を介して、ペースバイアス供給源ｖＢが接続される。上
記トランジスタＱＡのコレクタには、出カバソファ用の
ＮＰＮ形トランジスタＱｃのペースが接続され、このト
ランジスタＱｃのコレクタは電源Ｖ ｃ ｃに、エミッ
タは定電流源ＩＢを介して接地点にそれぞれ接続される
。そして、上記トランジスタＱｃのエミッタには、差動
ピーク型検波器１３および端子５が接続されて成る。
記トランジスタＱＡのコレクタには、出カバソファ用の
ＮＰＮ形トランジスタＱｃのペースが接続され、このト
ランジスタＱｃのコレクタは電源Ｖ ｃ ｃに、エミッ
タは定電流源ＩＢを介して接地点にそれぞれ接続される
。そして、上記トランジスタＱｃのエミッタには、差動
ピーク型検波器１３および端子５が接続されて成る。
このような構成によれば、フィルタＩ２と端子５との間
に差動増幅器（反転増幅器）７（を挿入したので、入力
端子Ｉに入力される信号と逆相の信号が端子５から出力
され、寄生発振を防止できる。
に差動増幅器（反転増幅器）７（を挿入したので、入力
端子Ｉに入力される信号と逆相の信号が端子５から出力
され、寄生発振を防止できる。
第２図は、前記第３図に示した従来回路とこの発明によ
る増幅回路との入力レベルと出力レベルの関係を示して
いる。図において破線は従来回路、実線はこの発明によ
る回路の特性である。図示するように、従来回路におい
ては寄生発振により弱電界での検波出力のはね上りやＡ
ＭＲ（ＡＭ抑圧比）が悪化していたが、第１図に示すこ
の発明の増幅回路では、寄生発振を止めるとともに、検
波出力特性およびＡＭＲを改善できた。
る増幅回路との入力レベルと出力レベルの関係を示して
いる。図において破線は従来回路、実線はこの発明によ
る回路の特性である。図示するように、従来回路におい
ては寄生発振により弱電界での検波出力のはね上りやＡ
ＭＲ（ＡＭ抑圧比）が悪化していたが、第１図に示すこ
の発明の増幅回路では、寄生発振を止めるとともに、検
波出力特性およびＡＭＲを改善できた。
以上説明したようにこの発明によれば、増幅器の利得が
大きかったり、入、出力端子間の間隔を充分数れない場
合にも寄生発振を防止できるすぐれた増幅回路が得られ
る。
大きかったり、入、出力端子間の間隔を充分数れない場
合にも寄生発振を防止できるすぐれた増幅回路が得られ
る。
第１図はこの発明の一実施例に係わる増幅回路を示す図
、第２図は従来およびこの発明による増幅回路の入力レ
ベルと出力レベルとの関係を比較して示す特性図、第３
図Ｖユ従米の増幅回路罠ついて説明するための図である
。 １・・・入力端子、５・・・出力端子、１ノ・・・振幅
制限増幅器、１２・・・フィルタ、１４・・・差動ビー
ク型検波器、１４・・・差動増幅器。
、第２図は従来およびこの発明による増幅回路の入力レ
ベルと出力レベルとの関係を比較して示す特性図、第３
図Ｖユ従米の増幅回路罠ついて説明するための図である
。 １・・・入力端子、５・・・出力端子、１ノ・・・振幅
制限増幅器、１２・・・フィルタ、１４・・・差動ビー
ク型検波器、１４・・・差動増幅器。
Claims (1)
- 振幅制限増幅回路の入力端と出力端間に反転増幅回路を
設け、前記入力端と出力端における信号の位相関係が互
いに逆相となるように構成したことを特徴とする増幅器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276215A JPS61157010A (ja) | 1984-12-28 | 1984-12-28 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276215A JPS61157010A (ja) | 1984-12-28 | 1984-12-28 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61157010A true JPS61157010A (ja) | 1986-07-16 |
Family
ID=17566282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59276215A Pending JPS61157010A (ja) | 1984-12-28 | 1984-12-28 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61157010A (ja) |
-
1984
- 1984-12-28 JP JP59276215A patent/JPS61157010A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04352507A (ja) | 増幅器 | |
| US2959644A (en) | Electronic device | |
| US4205276A (en) | Audio amplifier with low AM radiation | |
| US4513209A (en) | Level detector | |
| US5355099A (en) | Signal generating device | |
| US3267386A (en) | Two stage direct-coupled transistor amplifier utilizing d. c. positive feedback and d. c.-a. c. negative feedback | |
| US3783398A (en) | Fm pulse averaging demodulator | |
| KR940011022B1 (ko) | 주파수변환회로 | |
| US3760197A (en) | Self-oscillating limiter | |
| US4143330A (en) | Detector circuit | |
| US3512098A (en) | Transistor electrical circuit with collector voltage stabilization | |
| CA1086385A (en) | Audio frequency amplifiers | |
| US3896383A (en) | A.c. coupling network | |
| KR880001940Y1 (ko) | 증폭회로 | |
| KR950006344Y1 (ko) | 하이패스 리미터회로 | |
| JPS6347085Y2 (ja) | ||
| JPS6232523B2 (ja) | ||
| JPS61128615A (ja) | ヘツドアンプ | |
| KR880001939Y1 (ko) | 증폭회로 | |
| JPS60109313A (ja) | 中間周波処理用半導体集積回路 | |
| JPS6330012A (ja) | 差動増幅回路 | |
| JPH056370B2 (ja) | ||
| JPS6336568B2 (ja) | ||
| JPS6034289B2 (ja) | 利得制御装置 | |
| JPH0124365B2 (ja) |