JPS61161505A - プログラマブルコントロ−ラのマスタコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） この発明は、複数のプログラマブルコントローラに対し
て１ケ所からプログラムモニタ等の周辺サービスを可能
にし、更に任意の入出カニリア間のデータリンクをも可
能にするプログラマブルコントローラのマスクコントロ
ーラに関する。

（発明の技術的背景とその問題点） プログラマブルコントローラ（シーケンス制御装置）は
コンピュータ技術の発展とあいまって、機械制御の加工
９組立、搬送等に広く利用されている、このようなＭｍ
に対して、従来は１台のプログラマブルコントローラで
システム全体を制御するようにしたが、システムが複雑
で大きくなると共に高機能化や高速化が要求されるに至
ると、１台のプログラマブルコントローラではシステム
全体についての制御に対処出来なくなってきた。このよ
うな事情から複雑で大型のシステム等に対しては近年プ
ログラマブルコントローラを複数台設け、群管理的に分
散型の制御を行なうようにしている。このような分散型
制御システムの場合、各プログラマブルコントローラの
間でインタロックをとる必要があるので、各プログラマ
ブルコントローラを何らかの手段でデータリンクしなけ
ればならない。

第７図及び第８図はそれぞれ従来のデータリンク方式の
例を示すもので、第７図ではＪｉ［数のプログラマブル
コントローラＰＣＩ　、ＰＯ２，Ｐ（：３・・・・・・
、ＰＣＮを相互に接続して並列リンクを行なうようにし
ている。この場合、任意のプログラマグルコントローラ
ＰＣＩ〜ＰＣＮＩＩＪｌでリンクをとるために、各プロ
グラマブルコントローラＰＣ１〜ＰＣＩはそれぞれ入出
カニリア又は内部リレー等のメモリエリア圓＾１〜ＭＡ
Ｍを有し、メモリエリアにＡ１〜Ｍ＾ＮをＮ公開して各
プログラマブルコントローラＰｃｔ　＃ＰＣＨに割当て
、メモリエリア）ＩＡＩ〜にＡＮが各プログラマブルコ
ントローラにおいて常に対応するように固定的にリンク
をとっている。しかしながら、このような各プログラマ
ブルコントローラＰＣ１〜ＰＧＭはそれぞれ同容量のメ
モリエリアを割当てると、リンク頻度の多少に拘すらず
全て同一の容量が割当てられているのでハードウェア上
不経済であり、場合によってはリンク頻度が程とないに
も拘わらず無駄なメモリエリアを用意しなければならな
いといった問題点がある。また、システムを構成するプ
ログラマブルコントローラの数が多い場合には、それに
応じて全体のメモリ容量が増加すると共に、実際には使
用しないブランクのメモリエリアも増加してしまい、実
際にシーケンスプログラムで使用していないブランクの
メモリエリアまでリンクするため、データ転送時間等で
無駄が生じる問題点がある。メモリエリアを小さくした
場合には、各プログラマブルコントローラ間のリンクが
自由にとれなくなる問題点がある。また固定エリア方式
のリンクであるため、実際に入出力したいメモリエリア
に入出力されるようにシーケンスプログラムを組む必要
があるため、プログラムに無駄が生じる問題点もある。

一方、第８図の例は複数のプログラマブルコントローラ
ｐＨ：１−Ｐ（：Ｎを１台のマスクコントローラＮＯに
接続したものであり、マスクコントローラＭＣは各プロ
グラムメモリのリンクエリアを全て有するメモリエリア
ＭＡを備え、メモリエリア舅＾を各プログラマブルコン
トローラＰｃ１−ＰＣＮのリンクエリアに割当てている
。このため、各プログラマブルコントローラＰＣＩ　−
ＰＣＮ　ハマスタコントローラＭＣを介してリンクする
ことはできるが、プログラマブルコントローラ同士が直
接リンクできないといった問題点がある。また、マスタ
コントローラＮＣ内のメモリエリアを介してリンクを行
なうので、リンク台数やリンク点数に制限があるといっ
た問題点もある。更に、複数台のプログラマブルコント
ローラについて１ケ所でプログラム、モニタ等の周辺サ
ービスを行なうためには、各プログラマブルコントロー
ラから１本づつ転送ケーブルを引き、チャンネルを切換
えて行なっていた。従って、従来ノプログラマブルコン
トローラのリンク方式には各プログラマブルコントロー
ラについて入出カニリアリンク用ケーブルと周辺サービ
ス用テーブルとの複数のケーブルを必要とする問題があ
った。

（発明の目的） この発明は、上述のような事情からなされたものであり
、１本の通信回線により任意のプログラマブルコントロ
ーラの入出カニリアをリンクすると共に、１ケ所で統轄
的に側辺サービス用データを制御することができるプロ
グラマブルコントローラのマスクコントローラを提供す
ることを目的としている。

（発明の概要） この発明はプログラマブルコントローラのマスクコント
ローラに関し、複数のプログラマブルコントａ−テと１
本の通＠回線でループ状に接続されており、各プログラ
マブルコントローラに対して１回のアクセスでリンクで
きるように構成されたリンクテーブルに従って、プログ
ラマブルコントローラの番号とコマンドとを含む同一形
式の転送プロトコルを用いて１本の通信回線によって、
各プログラマブルコントローラと入出力データリンク及
び周辺サービスを時分割で行なう、その場合に、このマ
スタコントローラは、リンクを周辺サービスよりも優先
させて定時割込みにより各プログラマブルコントローラ
とリンクし、周辺サービスコマンドで時間がかかるもの
はリンクを遅らせるのでベンディングコマンドとし、プ
ログラマブルコントローラがこのコマンドを受信した状
態でそのプロトコルを一度終結させ、リンク処理終了後
マスタコントローラからリプライ要求コマンドをプログ
ラマブルコントローラに送出し、そのコマンドを処理さ
せる。

（発明の実施例） ｍｌｆｉ４は、この発明のマスクコントローラとプログ
ラマブルコントローラとの接続を示す図である。マスク
コントローラＩＩＧに複数のプログラマブルコントロー
ラＰＣＩ−ＰＣＮを１木の光ファイバによるデータルー
プライン９で接続している０通常は各プログラマブルコ
ントローラＰＣ１〜ＰＧＭは全て受信モードになってお
り、マスタコントローラＮＯによって指定されたプログ
ラマブルコントローラがデータを送信する時だけ送信モ
ードに！／Ｊ換わる。マスクコントローラＭＯはプログ
ラム、カセットローダ等の周辺装置を内蔵しているかあ
るいはそのインタフェースを内蔵しており、更に汎用ホ
ストコンビエータ用インタフェースも内蔵している。第
１因において、ＳｉＯはシリアル転送コントローラを、
Ｒｘ１ｌは受信データを、７１口は送信データをそれぞ
れ意味している。

第２図はこの発明のマスタコントローラの構成を示すブ
ロック図である。マスタコントローラＭＣはデータ転送
用のクロック信号を発生する発振器１０と各プログラマ
ブルコントローラＰＣとデータを転送するためのシリア
ルインタフェース】１と１周辺装Ｍ１７とデータを交換
するための周辺装置インタフェース１２と、ホストコン
ピュータ１８と、命令、データを交換するためのホスト
コンピュータインタフェース１３と、このマイクロコン
トローラを統轄的に動作させるオペレーティングシステ
ムＯ５を格納しているリードオンメモリＲＯＭ１４と、
オペレーティングシステムＯ５のワーク用のランダムア
クセスメモリＲＡ１１１５と、　ＲＯ）１１４からのオ
ペレーティングシステムＯ８に基づいてクロック信号に
同期してシリアルインタフェース＋１．周辺装置インタ
フェース１２及びホストコンピュータインタフェース１
３の動作を制御するマイクロプロ上−２サユニツト１Ｂ
とから構成されている。第１図に示すように、発振！！
１０のクロック信号は各プログラマブルコントローラＰ
Ｃ１〜ＰＣＨのシリアル転送コントローラに与えられる
。

第３図は、この発明におけるマスタコントローチとプロ
グラマブルコントローラとの間のデータ転送プロトコル
の例を示す図である。マスタコントローラＮＣとプログ
ラマブルコントローラｐＣとの間のデータ転送は、全て
マスタコントローチＮＣが起動をかけて、指定されたプ
ログラマブルコントローラＰＣがコマンドに対して応答
する形式となっている。第３図はその転送プロトコルを
示すもので、マスタコントローラＭＣノマイクロプロセ
ッサ二二ツｉｌｌは先ず転送すべきプログラマブルコン
トローラの番号をリンクテーブルからプログラム順に読
出し、そのプログラマブルコントローラの番号（ＰＣ，
ＮＯ）をトランスミッタを介して光ファイバに送る。光
ファイバに送られた番号情報はプログラマブルコントロ
ーラＰＣのレシーバに入力され、処理部内のＣＰｕで解
読され、この解読によ−り指定されたプログラマブルコ
ントローラＰＣのＣＰｕは、以後マスタコントローラＮ
Ｃとの間の情報授受を受付けるようにする。この状態で
、マスタコントローラにＣからはアクセスするデータの
種類を表わすコマンド番号が送られ、次にデータの長さ
を指定するコマンド長が送られ、その後リンクテーブル
に格納されているコマンドデータが送られ、最後にデー
タ転送の終了であることを示すエンド情報ＥＴＸ　（Ｅ
ｎｄ　ｏｆ　Ｔｅｘｔ）が送られるが。

これらの情報は上記情報授受の受付が行なわれたプログ
ラマブルコントローラＰＣのＲＡＭに記憶される。この
場合、データリンクに必要な他のプログラマブルコント
ローラの情報は、　ＲＡＭ内の入力領域に記憶される。

また、マスクコントローラＮＧからの情報転送によって
、指定された番号プログラマブルコントローラＰＣのＲ
ＡＭから情報を転送する場合は、　ｃｐｕが先ずスイッ
チ部の接点をａからｂに切換える。これによりＲＡ）１
の情報はトランスミッタを経て光ファイバに送られるよ
うになり、ループ状の光ファイバで送られた情報はレシ
ーバを経てマスタコントローラＨＧのマイクロプロセッ
サユニツ）１Ｂに入力される。この場合、先ず情報を転
送するプログラマブルコントローラの番号（ＰＣ，Ｎｏ
）が送られ。

次にコマンド長、コマンドデータが送られ、最後にエン
ド情報ＥＴＸが送られるようになっている。したがって
、マスタコントローラＭＣは指定したプログラマブルコ
ントローラＰＣから正しいデータが転送されて来たかを
確認することができる、このようなプログラマブルコン
トローラからの情報転送が終了した時、当該プログラマ
ブルコントローラのＣＰｕはスイッチ部の接点をｂから
ａに切換えておく、このように、マスタコアトローラＨ
ＣはプログラマブルコントローラＰＣの番号（ＰＣＮｏ
、）とコマンドとにより、各プログラマブルコントロー
ラＰＣとデータをアクセスする。この同じ転送プロトコ
ルで、マスクコントローラＮＧは入出力リンク、プログ
ラミング。

モニタ等全てを実行する。コマンドＯＮＯの種類は以下
の７１に示すものである 表　　　１ 第４（Ａ）はマスタコントローラＨＣにプログラムされ
たデータリンクテーブルを示す図であり、第４図（Ｂ）
はこのリンクテーブルを入力端と出力側とに分けて各プ
ログラマブルコントローラＰＣに振分けたリンクテーブ
ルを示している・各プログラマブルコントローラＰＣＩ
　ＮｐＨ：Ｊｌはシステム全体の中の所定の被制御部を
制御するようになっており、システム全体の制御の流れ
も分かるので、このようなシステム設計に合せて各プロ
グラマブルコントローラＰＣＩ〜ＰＣＮ間のデータリン
クをプログラムすることができる。この発明ではかかる
データリンクのプログラムをたとえば第４図（Ａ）のよ
うなリンクテーブルに設計し、このテーブルをマスタコ
ントローラＭｅのメモリ領域に格納する。すなわち、１
つのデータ転送元としてプログラマブルコントローラの
番号及びその処理アドレスを記述し、これを複数の転送
すべきプログラマブルコントローラの番号及びその処理
アドレスをデータ転送先と記述すると共に、転送データ
の点数を処理工程順に記述する。アドレスはプログラマ
ブルコントローラ内で割当てられたアドレスであって、
内部リレーやデータレジスタ等も含む、ここに、”ｘ”
は入力、′Ｒ″は内部リレー。

Ｙ″は出力、“Ｄ′はデータレジスタ。

“Ｅ″は拡張川内部リレーをそれぞれ表わしており１点
数は指示されたアドレスから何アドレスのデータを転送
するかを示すものである０例えば、第４図（＾）のプロ
グラムテーブルの最初の処理では１点″８″にプログラ
ムされているので、プログラマブルコントローラＰＣＯ
についての人力アドレス″００”から０７″までの８点
のデータが、順番にプログラマブルコントローラＰＣ２
の出力アドレス″０５”から８点アドレス“＋３”に転
送され、同時にプログラマブルコントローラＰＣ３の出
力アドレス“０５”からアドレス“１３”に転送される
。このようなデータリンクのプログラムテーブルをマス
クコントローラにＧに格納しておけば、マスタコントロ
ーラＭＣはこのテーブルに従って順番にプログラマブル
コントローラから転送データを読出し、テーブルに指示
されている所定のプログラマブルコントローラに順番に
データを転送することができ。

これにより各プログラマブルコントローラ間におけるデ
ータリンクを行なうことができる。しかし、データリン
クをこのリンクテーブルに従って１つずつ行なっていた
のでは時間がかかるので、第４１１（Ｂ）に示すように
各プログラブプルコントローラ毎に前述のリンクテーブ
ルを入力側アドレスと出力側アドレスとに振分けて分割
し、１台のプログラマブルコントローラについては１回
のアクセスでリンクできるようにする。この分割された
リンクテーブルは、データリンク開始前に各プログラブ
プルコントローラＰＣのマモリ内にセットされる。従っ
て、リンク時にはデータのみをアクセスすればよく、高
速のデータ転送を行なうことができる。

第５図はマスクコントローラの処理手順を示す図である
。プログラマブルコントローラ間のデータリンクは一定
時間毎に定期的に行なうことが望ましいため、マスタコ
ントローラからの定時割込処理によってデータリンクの
起動をかけるようにし、リンクあ理とリンク処理との間
の空いた時間を使って、各プログラマブルコントローラ
から情報を集めたり、ホストフンピユータに対するサー
ビスをしたり、周辺サービスを行なうようにする。しか
し、プログラマブルコントローラの台数によりリンク処
理時間が相違するため、この発明にあってはホストサー
ビスや周辺サービスの無理時間を一定時間に固定して、
リンク処理時間を可変にして割込時間を決めている。そ
のため、プログラマブルコントローラのリンク台数が少
ないとリンクの間隔が短くなり、逆に台数が多いと間隔
が長くなる。

第５図はこの様子を示すもので、スキャン処理（メイン
処理）が開始されるとマスタコントローラは先ずイニシ
ャル化され１割込み待ちの状態となる。そして、時点Ｔ
Ｉに定時割込の起動がかけられると、′Ｍ込無処理サブ
ルーチン処理）が開始されて可変時間のリンク処理が行
なわれ、その終了時点ｔ１にスキャン処理に復帰して上
述の周辺・ホストサービス処理を行なう、そして１周辺
・ホストサービス処理終了後又は処理中に時点Ｔ２にお
いて定時割込の起動がかかると、再び両送処理となって
リンク処理が行なわれ、以下同様な動作を繰返す、とこ
ろで１周辺・ホスドナービス処理用のコマンドで時間を
必要とするものはリンクを遅らせるので、その処理中に
時点〒３において定時割込の起動がかかった場合にはベ
ンディングコマンドとして扱い、プログラマブルコント
ローラがこのコマンドを受取った状態でこのプロトコル
を一度終結させる（時点ｔ３）０次に、マスタコントロ
ーラからの割込によるベンディング要求によって、プロ
グラマブルコントローラのベンディングコマンドの処理
が終了した時点でデータをマスタコントローラに送り返
すようにする。このようにすることによって、処理に時
間のかかる周辺サービス用のコマンドであってもリンク
処理には影響を与えずに処理できる。

第６図（＾）〜（Ｄ）は第５図におけるベンディングコ
マンドの処理手順を示す図である。９６図（Ａ）は＃ｌ
、＃２、＃３の３つのコマンドの処理の様子を示してい
る０時点Ｔ４における定時割込によるリンク処理の終了
後の周辺争ホストサービス処理において、第６図（Ｂ）
に示すプロトコルでマスクコントローラからコマトカ与
えられ、＃１のコマンドの処理が終了した後にハツチン
グで示す＃２のコマンドの処理にかかった未処理〒、時
点↑５における定時割込になってしまった場合には、そ
のプログラブプルコントローラは第６図（Ｂ）に示すよ
うにリブラインデータは返さずにベンディングコマンド
として受＋ｔけたごとをマスクコントローラに返す０次
に１時点Ｔ５におけるリンク処理の終ｒ後、マスクコン
トローラはｆＩＳ６図（Ｃ）に示すプロトコルでリプラ
イ要求コマンドを該当プログラマブルコントローラに送
り出し、その処理が終了したか否かを問い合わせる。該
当プログラブプルコントローラは処理がまだ終わってい
ないので。

第６図（Ｃ）に示すようにリプライデータは返さない０
次に、時点τＢにおけるリンク処理の終了後、マスタコ
ントローラが再び該当プログラマブルコントローラに第
６図（Ｄ）のプロトコルでリプライ要求コマンドを送出
する。この場合。

該当プログラマブルコントローラは＃２のコマンドの処
理が終了しているので、第６図ＣＤ）に示す転送プロト
コルでリプライデータをマスタコントローラに返す、こ
のようにしてベンディングコマンドの処理が行なわれる
。

（発明の効果） 以上のように、この発明のマスクコントローラによれば
、マスクコントローラと各プログラマブルコントローラ
とを１本の通信回線で接続しただけで任意のプログラマ
ブルコントローラの入出カニリア間のデータリンクを行
なうことができると共に、ｌケ所で全てのプログラマブ
ルコントローラについてプログラミング、モニタリング
等の周辺サービスを実行でさる。

【図面の簡単な説明】

第１図はこの発明のマスクコントローラとプログラマブ
ルコントローラとの接続を示す図、第２図はこの発明の
マスタコントローラの構成を示すブロック図、第３図は
この発明におけるマスクコノトローラとプログラマブル
コントローラとの間のデータ転送プロトコルの例を示す
図、　ｆｌｆｋ４［１ｉＱ（Ａ）　及ヒ（８）　１４コ
ノ５ａ＃４ノマス？コントローラのデータリンクテーブ
ルの例を示す図、第５ｒｐＪはこの９１明のマスクコン
トローラの処理手順を示す図、第６図（Ａ）〜（Ｅｌ）
は第５図におけるベンディングコマンドの処理を示す図
、第７図及び第８図はそれぞれ従来のデータリンク方式
の例を示す図である。 肛・・・マスクコントロール、　ｐａｔ〜ＰＣＮ・・・
プログラマブルコントローラ、ＳｉＯ・・・シリアル転
送コントローラ、Ｒ型口・・・受信データ、Ｔ！口・・
・送信データ、ＭＡ、ＮＡｌ−）ＩＡＮ・・・メモリエ
リア、９・・・ループライン、ｌＯ・・・発振器、１１
・・・シリアルインタフェース、　１２・・・周辺装置
インタフェース、１３・・・ホストコンピュータインタ
フェース、１４・・・ＲＯＭ、１５・・・ＲＡ）１　、
１８・・・マイクロプロセッサ。 蔓５　園 −１７６図 （Ａ） （Ｊ） マスタコントａ−ラ フ０７ラマ７′ｈコントσ−フ （Ｃ） 、　　　　アロ７フマフルコシトａ−フ（Ｄ）

Claims (1)

【特許請求の範囲】
1. 複数のプログラマブルコントローラとデータ通信手段を
   介して接続されているシリアルインタフェースと周辺装
   置とデータの交換をするための周辺装置インタフェース
   と、ホストコンピュータとデータを交換するためのホス
   トコンピュータインタフェースと、マスタコントローラ
   のオペレーティングシステムを格納しているＲＯＭと、
   前記オペレーティングシステムにワーク用ＲＡＭと、前
   記各プログラマブルコントローラとのデータリンクのた
   めに転送元及び転送先に区別したリンクテーブルを内蔵
   し、このリンクテーブルを入力側及び出力側に分けて各
   プログラマブルコントローラに振分け、前記オペレーテ
   ィングシステムの指令に基づいてクロック信号に同期し
   て前記シリアルインタフェース、前記周辺装置インタフ
   ェース及び前記ホストコンピュータインタフェースの動
   作を同一の転送プロトコルを用いて時分割的の制御する
   マイクロプセッサユニットから成ることを特徴とするプ
   ログラマブルコントローラのマスタコントローラ。