JPS61164482A - デイジタル式位相制御装置 - Google Patents
デイジタル式位相制御装置Info
- Publication number
- JPS61164482A JPS61164482A JP60005207A JP520785A JPS61164482A JP S61164482 A JPS61164482 A JP S61164482A JP 60005207 A JP60005207 A JP 60005207A JP 520785 A JP520785 A JP 520785A JP S61164482 A JPS61164482 A JP S61164482A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- ram
- signal
- phase comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/18—Controlling the angular speed together with angular position or phase
- H02P23/186—Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は磁気録画再生装置（ＶＴＲ）のシリンダやキャ
プスタンまたはそのモータ等の回転体を位相制御するデ
ィジタル式位相制御装置に関するものである。
プスタンまたはそのモータ等の回転体を位相制御するデ
ィジタル式位相制御装置に関するものである。
従来の技術
家庭用ＶＴＲにおけるシリンダやキャプスタン等の回転
体の位相制御では、ＶＨ３やベータ方式のＶＴＲに代表
されるように垂直同期信号の％の周波数（ＮＴＳＣ方式
では３０ Ｈｚ ）がサンプリング周波数として用いら
れている。一般に制御系の応答は、サンプリング周波数
により制約され、その上限はサンプリング周波数の高々
九までである。
体の位相制御では、ＶＨ３やベータ方式のＶＴＲに代表
されるように垂直同期信号の％の周波数（ＮＴＳＣ方式
では３０ Ｈｚ ）がサンプリング周波数として用いら
れている。一般に制御系の応答は、サンプリング周波数
により制約され、その上限はサンプリング周波数の高々
九までである。
即ち、サンプリング周波数を３０ Ｈｚ とする場合
は３Ｈｚ程度までの応答特性しか持たせ得ない。
は３Ｈｚ程度までの応答特性しか持たせ得ない。
これは据置型のＶＴＲにおいては実用上十分であるが、
小形・軽量化を計る必要のあるポータプル型やカメラ一
体形の８ミリＶ置等にあっては、その構造、用途からし
て必ずしも十分でない。即ち、小形・軽量化のために回
転体を駆動するモータ自体にも同様の要求があり、テー
プ負荷変動や振動等の影響を受は易いものとなる。この
問題を解決するには、例えば周波数発生手段（以下ＦＧ
と記す）によりサンプリング周波数を高くして、制御系
の応答特性を高くすることで達成できる。
小形・軽量化を計る必要のあるポータプル型やカメラ一
体形の８ミリＶ置等にあっては、その構造、用途からし
て必ずしも十分でない。即ち、小形・軽量化のために回
転体を駆動するモータ自体にも同様の要求があり、テー
プ負荷変動や振動等の影響を受は易いものとなる。この
問題を解決するには、例えば周波数発生手段（以下ＦＧ
と記す）によりサンプリング周波数を高くして、制御系
の応答特性を高くすることで達成できる。
発明が解決しようとする問題点
しかし乍ら上記のような構成では、ＦＧの機械精度が悪
いと逆に回転位相変動を引き起す結果を招くため、高精
度なＦＧが要求され経済的でなく、実用化に問題があっ
た。
いと逆に回転位相変動を引き起す結果を招くため、高精
度なＦＧが要求され経済的でなく、実用化に問題があっ
た。
本発明はかかる点に鑑み、ＦＧが機械誤差を有するもの
であっても、その機械誤差に影響されず、制御系の応答
特性を高くできるディジタル式位相制御装置を提供する
ことを目的とするものである。
であっても、その機械誤差に影響されず、制御系の応答
特性を高くできるディジタル式位相制御装置を提供する
ことを目的とするものである。
問題点を解決するための手段
本発明は周波数発生手段と、位相比較手段と、記憶手段
と、ディジタルフィルタとを備え、モード指令信号によ
り記憶手段の書込み・読出しの切換えを行ない、書込み
の状態で位相比較手段の出力を記憶し、読出しの状態で
位相比較手段の基準位相を補正す不ディジタル式位相比
較装置であり、さらにモード指令信号によりディジタル
フィルタの周波数特性を切換え、記憶手段の書込みの状
態でループ応答を低く設定し、読出しの状態でループ応
答を高く設定するものである。
と、ディジタルフィルタとを備え、モード指令信号によ
り記憶手段の書込み・読出しの切換えを行ない、書込み
の状態で位相比較手段の出力を記憶し、読出しの状態で
位相比較手段の基準位相を補正す不ディジタル式位相比
較装置であり、さらにモード指令信号によりディジタル
フィルタの周波数特性を切換え、記憶手段の書込みの状
態でループ応答を低く設定し、読出しの状態でループ応
答を高く設定するものである。
作 用
本発明は前記した構成により、位相比較手段はＦＧの個
々に対応した基準位相を設定することができ、ＦＧと基
準位相を１：１の関係にできる。
々に対応した基準位相を設定することができ、ＦＧと基
準位相を１：１の関係にできる。
このため位相比較手段からはＦＧ機械誤差の補正された
位相比較出力を得ることができ、ダイナミックレンジを
広くできると共に、位相制御系のループ応答を高く設定
することができる。
位相比較出力を得ることができ、ダイナミックレンジを
広くできると共に、位相制御系のループ応答を高く設定
することができる。
実施例
第１図は本発明の一実施例を示すディジタル式位相制御
装置の電気的ブロック図である。電１図において、１は
回転体、２はＦＧ、３はＰＧ（回転位置検出手段）、４
はＦＧ２のＦＧ信号ＳＦＧと端子５からの外部基準位相
信号ＳＲＦを入力とし、端子６から入力されるクロック
パルスＳｃＫによりディジタル的に位相比較するディジ
タル式の位相比較手段、７は位相比較手段４に位相比較
の基準値ＮＰを与える読出し専用メモＩＪ（ＲＯＭ）、
８は記憶手段であり、位相比較手段４の出力ＤＥＲを記
憶する書込み・続出し可能メモＩＪ（ＲＡＭ）、９はＲ
ＯＭ７の出力ＤＲＯとＲＡＭａの出力ＤＲＡとを選択的
に切換えて位相比較手段４に供給する切換手段、１Ｑは
位相比較手段４の出力ＤＥＲにディジタル的な処理を加
えるディジタルフィルタ、１１はディジタルフィルタ１
ｏの出力ＤＤＦに応じて回転体１を駆動する駆動手段、
１２はＰＧ信号ＳＰＧとＦＧ信号ＳＦＧとを入力とし、
ＲＡＭａ用の番地信号を作成する制御手段、１３はモー
ド指令信号ＳＭＱの入力端子である。
装置の電気的ブロック図である。電１図において、１は
回転体、２はＦＧ、３はＰＧ（回転位置検出手段）、４
はＦＧ２のＦＧ信号ＳＦＧと端子５からの外部基準位相
信号ＳＲＦを入力とし、端子６から入力されるクロック
パルスＳｃＫによりディジタル的に位相比較するディジ
タル式の位相比較手段、７は位相比較手段４に位相比較
の基準値ＮＰを与える読出し専用メモＩＪ（ＲＯＭ）、
８は記憶手段であり、位相比較手段４の出力ＤＥＲを記
憶する書込み・続出し可能メモＩＪ（ＲＡＭ）、９はＲ
ＯＭ７の出力ＤＲＯとＲＡＭａの出力ＤＲＡとを選択的
に切換えて位相比較手段４に供給する切換手段、１Ｑは
位相比較手段４の出力ＤＥＲにディジタル的な処理を加
えるディジタルフィルタ、１１はディジタルフィルタ１
ｏの出力ＤＤＦに応じて回転体１を駆動する駆動手段、
１２はＰＧ信号ＳＰＧとＦＧ信号ＳＦＧとを入力とし、
ＲＡＭａ用の番地信号を作成する制御手段、１３はモー
ド指令信号ＳＭＱの入力端子である。
上記構成において、位相比較手段４はＭビットの２進カ
ウンタで構成し、その下位Ｎビットから位相比較出力Ｄ
ＥＲを得る。
ウンタで構成し、その下位Ｎビットから位相比較出力Ｄ
ＥＲを得る。
第２図は位相比較手段４の動作例を示す波形図である。
波形Ａは基準位相信号、波形Ｂは位相比較手段４のディ
ジタル的な動作をアナログ表示した台形波信号、波形Ｃ
はＦＧ信号Ｓ 、波形ＤＧ は位相比較出力ＤＥＲである。基準位相信号Ａは端子６
からの外部基準位相信号ＳＲＦの代わりに位相比較手段
４を構成する２進カウンタの所定計数値をデコードして
内部基準位相信号を発生して用いることも可能である。
ジタル的な動作をアナログ表示した台形波信号、波形Ｃ
はＦＧ信号Ｓ 、波形ＤＧ は位相比較出力ＤＥＲである。基準位相信号Ａは端子６
からの外部基準位相信号ＳＲＦの代わりに位相比較手段
４を構成する２進カウンタの所定計数値をデコードして
内部基準位相信号を発生して用いることも可能である。
位相比較手段４には１ ｓｔプリセットと２ ｎｄプリ
セットの２回の初期値設定機能を持たせており、基準位
相信号ＳＲＦにより作成した第１プリセツトパルスで１
ｓｔプリセット（１回目の初期値設定）を行ない、こ
のプリセット後、例えばダウンカウントし、２進カウン
タの下位Ｎビットがオール゛Ｑ″となるのを検出し、こ
のオール゛０”検出パルスにより第２プリセツトパルス
を作成して２ｎｄプリセツト（２回目の初期値設定）を
行なう。以降ダウンカウントを続け、１ ｓｔプリセッ
トから計数値がＮＨ（２Ｎ−１）になるまでの期間（イ
）を高レベルＮＨ（２Ｎ−１）に設定する。そして計数
値ＮＨから計数値Ｎ Ｌ （ｏ）までの期間（ロ）は２
進カウンタの下位Ｎビット出力を取出し、傾斜期間を設
定する。さらに計数値ＮＬから次の１ ｓｔプリセット
までの期間（ハ）を低レベルＮＬに）に設定する。台形
波信号ＢのＮＣは傾斜期間（Ｏ）の中心値２Ｎ−１であ
る。
セットの２回の初期値設定機能を持たせており、基準位
相信号ＳＲＦにより作成した第１プリセツトパルスで１
ｓｔプリセット（１回目の初期値設定）を行ない、こ
のプリセット後、例えばダウンカウントし、２進カウン
タの下位Ｎビットがオール゛Ｑ″となるのを検出し、こ
のオール゛０”検出パルスにより第２プリセツトパルス
を作成して２ｎｄプリセツト（２回目の初期値設定）を
行なう。以降ダウンカウントを続け、１ ｓｔプリセッ
トから計数値がＮＨ（２Ｎ−１）になるまでの期間（イ
）を高レベルＮＨ（２Ｎ−１）に設定する。そして計数
値ＮＨから計数値Ｎ Ｌ （ｏ）までの期間（ロ）は２
進カウンタの下位Ｎビット出力を取出し、傾斜期間を設
定する。さらに計数値ＮＬから次の１ ｓｔプリセット
までの期間（ハ）を低レベルＮＬに）に設定する。台形
波信号ＢのＮＣは傾斜期間（Ｏ）の中心値２Ｎ−１であ
る。
ここで、プリセット時のプリセット値としては、１ ｓ
ｔプリセットではＲＡＭ５の出力ＤＲＡ（またはＲＯＭ
７の出力ＤＲＯ）を、２ ｎｄプリセットではＲＯＭ
ｙの出力ＤＲｏ（またＲＡＭ８の出力ＤＲＡ）をそれぞ
れ用いる。そして、このプリセット値の切換えは切換手
段ｅで行ない、その切換信号Ｓｓｗは位相比較手段４に
おいて基準位相信号ＳＲＦとオール”０″検出パルスと
により作成する。なお、ＲＡＭ８の出力ＤＲＡのビット
数は位相比較手段４の出力ＤＥＲのビット数と等しくＮ
ビットであシ、２ａカウンタはＮビットであるから上位
Ｍ−Ｎビットについては、切換手段９で切換えることな
く４：）１ ｓｔ 、 ２ ｎｄプリセットの双方でＲ
ＯＭ７の出力Ｄ ＲＯ（Ｍ −Ｎビット）を用いるよう
にする。また、ＲＡＭ５の書込み時には出力ＤＲＡは特
定値ＮＣ（ＮＣ−１）に固定する。ＲＯＭ７の出力ＤＲ
ｏは固定値ＮＰであるから、結局１ ｓｔプリセットか
ら傾斜の中心値ＮＧまでの時間Ｔｉは一定となシ、基準
位相信号Ｓ且ＦをＴｉだけ遅延した点が位相比較の中心
になる。なお、ＲＡＭａは少なくともＦＧ２の歯数に対
応した番地を有し、ＦＧ２の個々に対応した番地に位相
比較出力ＤＥＲ１〜ＤＥＲＺを記憶する。この書込み及
び番地指定は制御手段１２により行なう。
ｔプリセットではＲＡＭ５の出力ＤＲＡ（またはＲＯＭ
７の出力ＤＲＯ）を、２ ｎｄプリセットではＲＯＭ
ｙの出力ＤＲｏ（またＲＡＭ８の出力ＤＲＡ）をそれぞ
れ用いる。そして、このプリセット値の切換えは切換手
段ｅで行ない、その切換信号Ｓｓｗは位相比較手段４に
おいて基準位相信号ＳＲＦとオール”０″検出パルスと
により作成する。なお、ＲＡＭ８の出力ＤＲＡのビット
数は位相比較手段４の出力ＤＥＲのビット数と等しくＮ
ビットであシ、２ａカウンタはＮビットであるから上位
Ｍ−Ｎビットについては、切換手段９で切換えることな
く４：）１ ｓｔ 、 ２ ｎｄプリセットの双方でＲ
ＯＭ７の出力Ｄ ＲＯ（Ｍ −Ｎビット）を用いるよう
にする。また、ＲＡＭ５の書込み時には出力ＤＲＡは特
定値ＮＣ（ＮＣ−１）に固定する。ＲＯＭ７の出力ＤＲ
ｏは固定値ＮＰであるから、結局１ ｓｔプリセットか
ら傾斜の中心値ＮＧまでの時間Ｔｉは一定となシ、基準
位相信号Ｓ且ＦをＴｉだけ遅延した点が位相比較の中心
になる。なお、ＲＡＭａは少なくともＦＧ２の歯数に対
応した番地を有し、ＦＧ２の個々に対応した番地に位相
比較出力ＤＥＲ１〜ＤＥＲＺを記憶する。この書込み及
び番地指定は制御手段１２により行なう。
第３図はＲＡＭ５の書込み時の動作を示す波形図、第４
図はＲＡＭ８の読出し時の動作を示す波形図である。以
下、第３図、第４図によｐＲＡＭ８の書込み時と読出し
時におけるディジタル式位相制御装置の動作を説明する
。第３図、第４図における波形Ａ−Ｄは第２図の波形Ａ
−Ｄと同一信号である。波形ＥはＰＧ倍信号ＰＧ、波形
Ｆは遅延ＰＧ信号ＳＰＧ′、波形Ｇは制御手段１２０番
地信号ＳＡＤである。遅延信号ＳＰＧ′は例えばＰＧ倍
信号ＰＧとＦＧ倍信号ＦＧの立下シとにより作成する。
図はＲＡＭ８の読出し時の動作を示す波形図である。以
下、第３図、第４図によｐＲＡＭ８の書込み時と読出し
時におけるディジタル式位相制御装置の動作を説明する
。第３図、第４図における波形Ａ−Ｄは第２図の波形Ａ
−Ｄと同一信号である。波形ＥはＰＧ倍信号ＰＧ、波形
Ｆは遅延ＰＧ信号ＳＰＧ′、波形Ｇは制御手段１２０番
地信号ＳＡＤである。遅延信号ＳＰＧ′は例えばＰＧ倍
信号ＰＧとＦＧ倍信号ＦＧの立下シとにより作成する。
第３図において、ＲＡＭ８の書込み時に台形波信号Ｂは
基準位相信号”ＲＦ （波形Ａ）から一定時間Ｔｉ遅延
した位置に位相比較の中心を持っているから、ＦＧ信号
５ＦＧ（波形Ｃ）との位相比較がこの点を基準にして成
される。ここで、前記したようにＦＧ２は機械誤差を有
するため、ＦＧ倍信号ＦＧの発生するタイミングもその
機械誤差で変調されている。従って、位相比較出力ＤＥ
Ｒには回転体１の一回転毎に波形りに示すようなエラー
パターンＤＥＲ１〜ＤＥＲ６が発生する。このエラーパ
ターンを位相比較手段４のラッチパルス”ＬＡによりＲ
ＡＭａの各番地ＡＤＭ〜ＡＤｅに夫々記憶する。ＲＡＭ
８の番地を選択する番地信号５ＡＤ（波形Ｇ）は、制御
手段１２において遅延ＰＧ倍信号ＰＧ′（波形Ｆ）でカ
ウンタをリセットし、ＦＧ倍信号ＦＧ（波形Ｃ）を分周
して作成する。この書込み時はディジタルフィルタ１０
の周波数特性を低くしてループ応答を低く設定する。こ
のようにすれば、回転体１はＦＧ２の機械誤差すなわち
エラーパターンＤＥＲ１〜ＤＥＲｅに応動せず、エラー
パターンを精度良く検出できる。
基準位相信号”ＲＦ （波形Ａ）から一定時間Ｔｉ遅延
した位置に位相比較の中心を持っているから、ＦＧ信号
５ＦＧ（波形Ｃ）との位相比較がこの点を基準にして成
される。ここで、前記したようにＦＧ２は機械誤差を有
するため、ＦＧ倍信号ＦＧの発生するタイミングもその
機械誤差で変調されている。従って、位相比較出力ＤＥ
Ｒには回転体１の一回転毎に波形りに示すようなエラー
パターンＤＥＲ１〜ＤＥＲ６が発生する。このエラーパ
ターンを位相比較手段４のラッチパルス”ＬＡによりＲ
ＡＭａの各番地ＡＤＭ〜ＡＤｅに夫々記憶する。ＲＡＭ
８の番地を選択する番地信号５ＡＤ（波形Ｇ）は、制御
手段１２において遅延ＰＧ倍信号ＰＧ′（波形Ｆ）でカ
ウンタをリセットし、ＦＧ倍信号ＦＧ（波形Ｃ）を分周
して作成する。この書込み時はディジタルフィルタ１０
の周波数特性を低くしてループ応答を低く設定する。こ
のようにすれば、回転体１はＦＧ２の機械誤差すなわち
エラーパターンＤＥＲ１〜ＤＥＲｅに応動せず、エラー
パターンを精度良く検出できる。
次に、第４図において、ＲＡ Ｍ ａの読出し時にはＲ
ＡＭ８の記憶内容ＤＥ Ｒ（” Ｅ Ｒｓを極性反転し
た出力ＤＥＲ１〜ＤＥＲｅをＲＡＭ出力ＤＲＡとし、か
つ制御手段１２におけるカウンタのリセット動作をＰＧ
倍信号ＰＧ （波形Ｅ）で行ない、番地信号ＳＡＤを書
込み時に対して１番地ずつ前にシフトするローチーシコ
ンを行なう。即ち、ＡＤｌをＡＤ ｅ 、 ＡＤ２をＡ
Ｄｌ、ＡＤ４をＡＤ３．ＡＤ５をＡＤ４．ＡＤ６をＡＤ
ｅｓにそれぞれシフトする。このようにすれば、位相比
較手段４の遅延時間ＴｉはＲＡ Ｍ ｓの出力ＤＲＡ々
に対応した遅延時間Ｔｉ（１）〜’ｒｉ（ｅ）を設定で
き、得られる位相比較出力ＤＥＲは波形りに示すように
ＦＧ２の機械誤差すなわちエラーパターンＤＥＲ１〜Ｄ
ＥＲｅの補正されたものとすることができる。しかるに
、ＲＡＭ８の読出し時には位相比較手段４の出力ＤＥＲ
にＦＧ機械誤差が発生しないため、ディジタルフィルタ
１ｏの周波数特性を高くしてループ応答を高く設定する
。これにより位相制御系の応答特性をＦＧ機械誤差に関
係なく高く設定でき、位相制御装置の性能を向上させる
ことができる。
ＡＭ８の記憶内容ＤＥ Ｒ（” Ｅ Ｒｓを極性反転し
た出力ＤＥＲ１〜ＤＥＲｅをＲＡＭ出力ＤＲＡとし、か
つ制御手段１２におけるカウンタのリセット動作をＰＧ
倍信号ＰＧ （波形Ｅ）で行ない、番地信号ＳＡＤを書
込み時に対して１番地ずつ前にシフトするローチーシコ
ンを行なう。即ち、ＡＤｌをＡＤ ｅ 、 ＡＤ２をＡ
Ｄｌ、ＡＤ４をＡＤ３．ＡＤ５をＡＤ４．ＡＤ６をＡＤ
ｅｓにそれぞれシフトする。このようにすれば、位相比
較手段４の遅延時間ＴｉはＲＡ Ｍ ｓの出力ＤＲＡ々
に対応した遅延時間Ｔｉ（１）〜’ｒｉ（ｅ）を設定で
き、得られる位相比較出力ＤＥＲは波形りに示すように
ＦＧ２の機械誤差すなわちエラーパターンＤＥＲ１〜Ｄ
ＥＲｅの補正されたものとすることができる。しかるに
、ＲＡＭ８の読出し時には位相比較手段４の出力ＤＥＲ
にＦＧ機械誤差が発生しないため、ディジタルフィルタ
１ｏの周波数特性を高くしてループ応答を高く設定する
。これにより位相制御系の応答特性をＦＧ機械誤差に関
係なく高く設定でき、位相制御装置の性能を向上させる
ことができる。
なお、上記説明ではＰＧ倍信号ＰＧを基準にし、ＦＣｉ
信号ＳＦＧを分周して番地信号ＳＡＤを作成する例を示
したが、回転位置検出手段（ＰＧ）３を不要とする場合
は、ＦＧ倍信号ＦＧを分周する分周回路を設け、この分
周回路により等測的なＰＧ倍信号作成し、ＰＧ倍信号Ｐ
Ｇの代用をする方法を採っても同様に目的を達成できる
ことは言うまでもない。また、本発明をＶＴＲ等に適用
する場合は、リハーサル機能を付加してモード指令信号
ＳＭｏを発生し、ＲＡＭ８の書込みを行なう構成とし、
かつこの場合にできるだけ回転体１に負荷外乱等が加わ
らない状態とするのが望ましい。
信号ＳＦＧを分周して番地信号ＳＡＤを作成する例を示
したが、回転位置検出手段（ＰＧ）３を不要とする場合
は、ＦＧ倍信号ＦＧを分周する分周回路を設け、この分
周回路により等測的なＰＧ倍信号作成し、ＰＧ倍信号Ｐ
Ｇの代用をする方法を採っても同様に目的を達成できる
ことは言うまでもない。また、本発明をＶＴＲ等に適用
する場合は、リハーサル機能を付加してモード指令信号
ＳＭｏを発生し、ＲＡＭ８の書込みを行なう構成とし、
かつこの場合にできるだけ回転体１に負荷外乱等が加わ
らない状態とするのが望ましい。
発明の効果
以上の説明で明らかなように、本発明は周波数発生手段
（ＦＧ）の機械誤・差を検出して記憶手段（ＲＡＭ）に
記憶し、この記憶内容に基づいて位相比較手段の基準位
相を補正する構成としたため、ＦＧ機械誤差を含まない
位相比較出力を得ることができるため、位相制御系の応
答特性を高くすることができ、その実用的効果は犬であ
る。
（ＦＧ）の機械誤・差を検出して記憶手段（ＲＡＭ）に
記憶し、この記憶内容に基づいて位相比較手段の基準位
相を補正する構成としたため、ＦＧ機械誤差を含まない
位相比較出力を得ることができるため、位相制御系の応
答特性を高くすることができ、その実用的効果は犬であ
る。
第１図は本発明の一実施例のディジタル式位相制御装置
の電気的ブロック図、第２図は同実施例におけるディジ
タル式位相比較手段の動作例を示す波形図、第３図は同
実施例に２けるＲＡＭの書込み時の動作例を示す波形図
、第４図は同実施例におけるＲＡＭの読出し時の動作例
を示す波形図である。 １・・・・・・回転体、２・・・・・・周波数発生手段
、３・・・・・・回転位置検出手段、４・・・・・・デ
ィジタル式位相比較手段、ア・・・・・・読出し専用メ
モリ、８・・・・・・書込み・読出し可能メモリ、９・
・・・・・切換手段、１０・・・・・・ディジタルフィ
ルタ、１２・・・・・・制御手段。
の電気的ブロック図、第２図は同実施例におけるディジ
タル式位相比較手段の動作例を示す波形図、第３図は同
実施例に２けるＲＡＭの書込み時の動作例を示す波形図
、第４図は同実施例におけるＲＡＭの読出し時の動作例
を示す波形図である。 １・・・・・・回転体、２・・・・・・周波数発生手段
、３・・・・・・回転位置検出手段、４・・・・・・デ
ィジタル式位相比較手段、ア・・・・・・読出し専用メ
モリ、８・・・・・・書込み・読出し可能メモリ、９・
・・・・・切換手段、１０・・・・・・ディジタルフィ
ルタ、１２・・・・・・制御手段。
Claims (2)
- （１）回転体の回転数を検出する周波数発生手段と、前
記周波数発生手段の出力と基準位相信号とを位相比較す
る位相比較手段と、前記位相比較手段の出力を記憶する
記憶手段と、前記位相比較手段の出力を入力とするディ
ジタルフィルタとを具備し、前記ディジタルフィルタの
出力により前記回転体を位相制御するループを形成する
と共に、モード指令信号により前記記憶手段の書込み・
読出しの切換えを行ない、書込み時に前記位相比較手段
の出力を記憶し、読出し時に前記位相比較手段の基準位
相を補正することを特徴とするディジタル式位相制御装
置。 - （２）モード指令信号によりディジタルフィルタの周波
数特性を切換え、記憶手段の書込み時にループ応答を低
く設定し、読出し時にループ応答を高く設定することを
特徴とする特許請求の範囲第１項のディジタル式位相制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60005207A JPS61164482A (ja) | 1985-01-16 | 1985-01-16 | デイジタル式位相制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60005207A JPS61164482A (ja) | 1985-01-16 | 1985-01-16 | デイジタル式位相制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61164482A true JPS61164482A (ja) | 1986-07-25 |
| JPH0526434B2 JPH0526434B2 (ja) | 1993-04-16 |
Family
ID=11604743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60005207A Granted JPS61164482A (ja) | 1985-01-16 | 1985-01-16 | デイジタル式位相制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61164482A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01218374A (ja) * | 1988-01-15 | 1989-08-31 | Deutsche Thomson Brandt Gmbh | ロータ回転数の制御方法および回路装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55109184A (en) * | 1979-02-13 | 1980-08-22 | Victor Co Of Japan Ltd | Rotational speed control system |
| JPS57127596U (ja) * | 1981-02-02 | 1982-08-09 |
-
1985
- 1985-01-16 JP JP60005207A patent/JPS61164482A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55109184A (en) * | 1979-02-13 | 1980-08-22 | Victor Co Of Japan Ltd | Rotational speed control system |
| JPS57127596U (ja) * | 1981-02-02 | 1982-08-09 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01218374A (ja) * | 1988-01-15 | 1989-08-31 | Deutsche Thomson Brandt Gmbh | ロータ回転数の制御方法および回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0526434B2 (ja) | 1993-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4613914A (en) | Auto-tracking method and apparatus of a magnetic recording/reproducing apparatus | |
| EP0213549B1 (en) | Automatic tracking system for magnetic recording and reproducing apparatus | |
| JPS61164482A (ja) | デイジタル式位相制御装置 | |
| US5255102A (en) | Optical disc playback device having uniform frame interval track jump based on disc rotation angle | |
| US4953034A (en) | Signal regeneration processor with function of dropout correction | |
| US5274515A (en) | Tracking control device for a video tape recorder | |
| US5589992A (en) | Magnetic recording and reproducing apparatus for performing slow-motion reproduction with higher quality of image | |
| JP3609891B2 (ja) | マイクロコンピュータ | |
| JP2624888B2 (ja) | 回転ヘッド磁気記録再生装置のｔａｃｈ生成回路 | |
| JPH0744679B2 (ja) | 時間軸誤差補正装置 | |
| JP3092187B2 (ja) | パルス発生回路 | |
| JPH0553026B2 (ja) | ||
| JPH04312086A (ja) | 波形信号発生回路 | |
| US5923493A (en) | Information signal reproducing apparatus having means for tracking control | |
| JP2687706B2 (ja) | ディジタル信号再生装置 | |
| JPH0896391A (ja) | 光ディスク装置のトラッキング制御装置 | |
| JPH0527168B2 (ja) | ||
| JPH0154786B2 (ja) | ||
| JPS6310983A (ja) | ビデオ信号再生装置 | |
| JPH03104484A (ja) | 磁気記録再生装置 | |
| JPH07101492B2 (ja) | トラツキング装置 | |
| JPH08129805A (ja) | タイミング制御装置 | |
| JPH08129701A (ja) | タイミング制御装置 | |
| JPH0695410B2 (ja) | 回転ヘツド形磁気記録再生装置 | |
| JPH035946A (ja) | オートトラッキング装置 |