JPS61167210A - 制御電圧印加回路 - Google Patents
制御電圧印加回路Info
- Publication number
- JPS61167210A JPS61167210A JP800785A JP800785A JPS61167210A JP S61167210 A JPS61167210 A JP S61167210A JP 800785 A JP800785 A JP 800785A JP 800785 A JP800785 A JP 800785A JP S61167210 A JPS61167210 A JP S61167210A
- Authority
- JP
- Japan
- Prior art keywords
- control voltage
- voltage
- control
- circuit
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、任意に発生させた外部制御電圧を被制御回路
に与えるための制御電圧印加回路に関し、例えば音響装
置の音量コントローラ等に用いられるものである。
に与えるための制御電圧印加回路に関し、例えば音響装
置の音量コントローラ等に用いられるものである。
音響装置の音量コントローラとして、第3図又は第4図
のような回路が用いられている。第3図では、IC化さ
れた電圧制御増巾回路1の基準電圧端子T2から得られ
る基準電圧Vrを可変抵抗VRIで分圧して回路1の制
御電圧端子TIに印加し、音量つまみでもってこの可変
抵抗VRIを調整して出力の信号電圧を可変している。
のような回路が用いられている。第3図では、IC化さ
れた電圧制御増巾回路1の基準電圧端子T2から得られ
る基準電圧Vrを可変抵抗VRIで分圧して回路1の制
御電圧端子TIに印加し、音量つまみでもってこの可変
抵抗VRIを調整して出力の信号電圧を可変している。
なお電圧制御増巾回路lは例えば周知のダブルバランス
形差動アンプであって、基準電圧■1と制御電圧vcと
の差に比例したゲインが発生するようになっている。そ
して基準電圧v1は上述のように端子T2にも導出され
、制御電圧■6の生成にも利用される。
形差動アンプであって、基準電圧■1と制御電圧vcと
の差に比例したゲインが発生するようになっている。そ
して基準電圧v1は上述のように端子T2にも導出され
、制御電圧■6の生成にも利用される。
この構成では、電圧制御権11回路1のrcごとに基準
電圧■1がばらつくので、この回路を利用した音響装置
ごとに、音量つまみの指示と実際の音量との関係がばら
つく。また制御電圧VCの可変範囲はV、+OV〜−2
70mVのように非常に狭く、音量調整がクリティカル
である。
電圧■1がばらつくので、この回路を利用した音響装置
ごとに、音量つまみの指示と実際の音量との関係がばら
つく。また制御電圧VCの可変範囲はV、+OV〜−2
70mVのように非常に狭く、音量調整がクリティカル
である。
更に、可変抵抗を用いずに、例えばアンプ/ダランキー
をマイクロコンピュータに接続して、音量制御情報を数
値データで発生させて、それをD/Aコンバータ等で制
御電圧に変換してから増巾回路1に与えるには、第4図
のように構成しなげればならない。
をマイクロコンピュータに接続して、音量制御情報を数
値データで発生させて、それをD/Aコンバータ等で制
御電圧に変換してから増巾回路1に与えるには、第4図
のように構成しなげればならない。
第4図では、マイクロコンピュータ等の出力をD’/A
変換して得られるような外部制御電圧ECを、トランジ
スタQ1及び抵抗R1のハソファー回路(エミッタホロ
ワ)を介して制御端子T1に与えている。制御電圧は抵
抗R2及び可変抵抗■R2で分圧されてからQlのベー
スに与えられるので、制御電圧ECの可変範囲は比較的
大きい。
変換して得られるような外部制御電圧ECを、トランジ
スタQ1及び抵抗R1のハソファー回路(エミッタホロ
ワ)を介して制御端子T1に与えている。制御電圧は抵
抗R2及び可変抵抗■R2で分圧されてからQlのベー
スに与えられるので、制御電圧ECの可変範囲は比較的
大きい。
ところが第4図の構成では、第3閏と異なり制御電圧■
。は基準電圧V、、と無関係に発生されるので、個々の
ICにおける■4のばらつきが制御電圧V。に反映され
ることがなく、■、又は■。
。は基準電圧V、、と無関係に発生されるので、個々の
ICにおける■4のばらつきが制御電圧V。に反映され
ることがなく、■、又は■。
の一方の変動又はばらつきが直接的に増巾回路1のゲイ
ン変動に影響する。従って可変抵抗VR2のような調整
部品を必要とする。また外部制御電圧FCを規1に11
する外部基準電圧の変化が音量に与える影響が大で、そ
の調整がクリティカルである。
ン変動に影響する。従って可変抵抗VR2のような調整
部品を必要とする。また外部制御電圧FCを規1に11
する外部基準電圧の変化が音量に与える影響が大で、そ
の調整がクリティカルである。
更に、トランジスタQ1が介在しているので、VIlえ
の温度特性によって音量が変動する欠点がある。
の温度特性によって音量が変動する欠点がある。
本発明は上述の問題にかんがみ、電圧制御増巾回路から
導出された内部基準電圧■1に関連させた外部制御電圧
ECを端子T1に与えて、制御電圧の可変範囲を大にし
且つ個々の回路のばらつきを低減し得るようにし、更に
温度ドリフトの影響を軽減することを目的とする。
導出された内部基準電圧■1に関連させた外部制御電圧
ECを端子T1に与えて、制御電圧の可変範囲を大にし
且つ個々の回路のばらつきを低減し得るようにし、更に
温度ドリフトの影響を軽減することを目的とする。
本発明に係る制御電圧印加回路は、基準電圧(■1)と
制御電圧(■c)との差に応じた動作を行う被制御口i
(例えば電圧制御増巾回路1)に制御電圧を与える回路
であって、上記被制御回路から導出された上記基準電圧
(Vr)を上記制御電圧の入力端子に与える直列結合さ
れた2つのエミッタホロワ回路(8,9)を備えている
。これらのエミッタホロワ回路(8,9)の一方ばNP
Nトランジスタ(Q2) 、他方はPNP トランジス
タ(Q3)で構成されている。そして後段のトランジス
タのベースに外部制御電圧(EC)を与えることにより
、被制御回路の制御を行うようしている。
制御電圧(■c)との差に応じた動作を行う被制御口i
(例えば電圧制御増巾回路1)に制御電圧を与える回路
であって、上記被制御回路から導出された上記基準電圧
(Vr)を上記制御電圧の入力端子に与える直列結合さ
れた2つのエミッタホロワ回路(8,9)を備えている
。これらのエミッタホロワ回路(8,9)の一方ばNP
Nトランジスタ(Q2) 、他方はPNP トランジス
タ(Q3)で構成されている。そして後段のトランジス
タのベースに外部制御電圧(EC)を与えることにより
、被制御回路の制御を行うようしている。
相補特性のトランジスタによりVBEがキャンセルされ
るから、基準電圧Vrと等しい制御電圧VC−を与える
ことができ、両者の差が零となって被制御回路の個々に
生ずる基準電圧のばらつきが制御出力に影響しなくなる
と共に、制御電圧の温度ドリフトも軽減される。また外
部制御電圧の変化中が基準電圧v1によって規制される
ことがなく、任意の可変中を設定することが可能となる
。
るから、基準電圧Vrと等しい制御電圧VC−を与える
ことができ、両者の差が零となって被制御回路の個々に
生ずる基準電圧のばらつきが制御出力に影響しなくなる
と共に、制御電圧の温度ドリフトも軽減される。また外
部制御電圧の変化中が基準電圧v1によって規制される
ことがなく、任意の可変中を設定することが可能となる
。
第1図は本発明を適用したTV受像機の音量調整回路の
回路図であって、その電圧制御増巾回路Iは第2図のよ
うな構成にてIC化されている。
回路図であって、その電圧制御増巾回路Iは第2図のよ
うな構成にてIC化されている。
第2図に示すように、電圧制御増巾回路1は、トランジ
スタQ4.Q5及びQ6.Q7から成る差動アンプ10
.11をトランジスタQB、Q9及び電流源11から成
る差動アンプ12の負荷とした周知のダブルバランス形
の可変利得回路である。
スタQ4.Q5及びQ6.Q7から成る差動アンプ10
.11をトランジスタQB、Q9及び電流源11から成
る差動アンプ12の負荷とした周知のダブルバランス形
の可変利得回路である。
差動アンプ12の一方の入力には電流I2及びツェナー
ダイオードZから成る基準電圧■、を与え、他方の入力
(端子TI)には制御電圧■。を与え、両者の差に応じ
た負荷電流を一対の差動アンプ10.11に流してgm
可変による利得制御を行っている。なお基準電圧■1は
端子T2に導出されている。
ダイオードZから成る基準電圧■、を与え、他方の入力
(端子TI)には制御電圧■。を与え、両者の差に応じ
た負荷電流を一対の差動アンプ10.11に流してgm
可変による利得制御を行っている。なお基準電圧■1は
端子T2に導出されている。
第1図に示すよに、端子T2の基準電圧■、は、抵抗R
3を介してNPNトランジスタQ2及び抵抗R4のエミ
ッタホロワ8に導出され、その出力が更に抵抗R5,R
7を介してPNP トランジスタQ3及び抵抗R8のエ
ミッタホロワ9に与えられ、その出力が制御電圧■。と
して増巾回路1の制御電圧端子TIに供給されている。
3を介してNPNトランジスタQ2及び抵抗R4のエミ
ッタホロワ8に導出され、その出力が更に抵抗R5,R
7を介してPNP トランジスタQ3及び抵抗R8のエ
ミッタホロワ9に与えられ、その出力が制御電圧■。と
して増巾回路1の制御電圧端子TIに供給されている。
トランジスタQ2及びQ3のベース電流を無視すれば、
夫々のVjEのキャンセルにより、Ve=V、となる。
夫々のVjEのキャンセルにより、Ve=V、となる。
即ち、第2図の差動アンプ12はバランスし、内部基準
電圧V、のrc個々のばらつきは増11利得に影響しな
くなる。また制御電圧■。の温度ドリフトも■□。のキ
ャンセルによって無くなる。
電圧V、のrc個々のばらつきは増11利得に影響しな
くなる。また制御電圧■。の温度ドリフトも■□。のキ
ャンセルによって無くなる。
この状態で、外部制御電圧Ecを抵抗R6を介して抵抗
R5,’R7の結合点に与えることにより、トランジス
タQ3のベース電圧を制御して、ECに従った利得制御
を行うことができる。
R5,’R7の結合点に与えることにより、トランジス
タQ3のベース電圧を制御して、ECに従った利得制御
を行うことができる。
なお発生ずる制御電圧■。のEcに対応した変化分(可
変中)は、抵抗R5,R6の分圧比で定まり、はぼ(V
C−EC) R6/ (R5+R6)である。従って抵
抗R5,R6の分圧比を調整することにより、外部制御
電圧Ecの可変中の設定は自由にできる。
変中)は、抵抗R5,R6の分圧比で定まり、はぼ(V
C−EC) R6/ (R5+R6)である。従って抵
抗R5,R6の分圧比を調整することにより、外部制御
電圧Ecの可変中の設定は自由にできる。
外部制御電圧Ecは既述の如く、マイクロコンピュータ
等から発生された音N調整用ディジタル信号をD/A変
換器で電圧信号に変換したものでよい。また第1図に示
すようにECとして上記ディジタル値に対応したPWM
信号を与え、トランジスタQ3のエミッタと接地との間
に結合されたコンデンサCによってPWM信号を積分し
てDCの制御電圧ECを形成してもよい。
等から発生された音N調整用ディジタル信号をD/A変
換器で電圧信号に変換したものでよい。また第1図に示
すようにECとして上記ディジタル値に対応したPWM
信号を与え、トランジスタQ3のエミッタと接地との間
に結合されたコンデンサCによってPWM信号を積分し
てDCの制御電圧ECを形成してもよい。
本発明は上述の如く、NPN、PNPの相補トランジス
タから成る2つの直列エミッタホロワ回路を介して基準
電圧を制御電圧入力に与えるようにしたから、各トラン
ジスタのVBEをキャンセルして基準電圧とほぼ等しい
制御電圧(DC分)が与えられ、回路個々の基準電圧の
ばらつきによって生じる制御量への影響を無くすことが
できる。
タから成る2つの直列エミッタホロワ回路を介して基準
電圧を制御電圧入力に与えるようにしたから、各トラン
ジスタのVBEをキャンセルして基準電圧とほぼ等しい
制御電圧(DC分)が与えられ、回路個々の基準電圧の
ばらつきによって生じる制御量への影響を無くすことが
できる。
また制御電圧に温度パラメータが入らないので、安定な
制御が可能となる。また後段トランジスタのベースに外
部制御電圧を与えるようにしたから、基準電圧に規制さ
れない任意の可変中の外部制御電圧を与えることができ
、外部制御入力対制御出力の入出力感度を自由に設定す
ることが可能となる。このため外部制御電圧としてマイ
クロコンピュータ出力のD/A変換電圧などを用いるこ
とも可能となる。
制御が可能となる。また後段トランジスタのベースに外
部制御電圧を与えるようにしたから、基準電圧に規制さ
れない任意の可変中の外部制御電圧を与えることができ
、外部制御入力対制御出力の入出力感度を自由に設定す
ることが可能となる。このため外部制御電圧としてマイ
クロコンピュータ出力のD/A変換電圧などを用いるこ
とも可能となる。
第1図は本発明の制御電圧印加回路を実施した音量制御
回路の回路図、第2図は第1図の電圧制御地中回路の一
例を示す回路図である。 第3図及び第4図は従来の音量制御回路の構成を示す回
路図である。 なお図面に用いられた符号において、 ■−・・−−m=−−−−・−電圧制御地中回路8 、
9−−−−−一一−−−〜エミッタホロワTI・−−
−−−−・・・−一一一一制御電圧端子T2・−m=−
−−−−・−・基準電圧端子V、・−=−・−一−−−
制御電圧 ■r・−一一−−−−−・−・基準電圧Q 2−−−−
−−−・・・・−N P N I−ランジスタQ 3−
−−−−−−−−・−−−−−P N P トランジス
タE C−−−−−’−・・・−外部制御電圧である。
回路の回路図、第2図は第1図の電圧制御地中回路の一
例を示す回路図である。 第3図及び第4図は従来の音量制御回路の構成を示す回
路図である。 なお図面に用いられた符号において、 ■−・・−−m=−−−−・−電圧制御地中回路8 、
9−−−−−一一−−−〜エミッタホロワTI・−−
−−−−・・・−一一一一制御電圧端子T2・−m=−
−−−−・−・基準電圧端子V、・−=−・−一−−−
制御電圧 ■r・−一一−−−−−・−・基準電圧Q 2−−−−
−−−・・・・−N P N I−ランジスタQ 3−
−−−−−−−−・−−−−−P N P トランジス
タE C−−−−−’−・・・−外部制御電圧である。
Claims (1)
- 基準電圧と制御電圧との差に応じた動作を行う被制御回
路に制御電圧を与える回路であって、上記被制御回路か
ら導出された上記基準電圧を上記制御電圧の入力端子に
与える直列結合された2つのエミッタホロワ回路を備え
、これらのエミッタホロワ回路の一方はNPNトランジ
スタ、他方はPNPトランジスタで構成され、後段のト
ランジスタのベースに外部制御電圧を与えるようにした
制御電圧印加回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP800785A JPH0616574B2 (ja) | 1985-01-19 | 1985-01-19 | 制御電圧印加回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP800785A JPH0616574B2 (ja) | 1985-01-19 | 1985-01-19 | 制御電圧印加回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61167210A true JPS61167210A (ja) | 1986-07-28 |
| JPH0616574B2 JPH0616574B2 (ja) | 1994-03-02 |
Family
ID=11681294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP800785A Expired - Fee Related JPH0616574B2 (ja) | 1985-01-19 | 1985-01-19 | 制御電圧印加回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616574B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0457914U (ja) * | 1990-09-25 | 1992-05-19 |
-
1985
- 1985-01-19 JP JP800785A patent/JPH0616574B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0457914U (ja) * | 1990-09-25 | 1992-05-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0616574B2 (ja) | 1994-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
| US4498053A (en) | Current amplifier | |
| GB798523A (en) | Improvements relating to transistor amplifier circuits | |
| JPS59218036A (ja) | 位相比較回路 | |
| US3555402A (en) | Constant current temperature stabilized signal converter circuit | |
| KR860000440B1 (ko) | 신호레벨제어회로 | |
| JPS61167210A (ja) | 制御電圧印加回路 | |
| JPS6218980Y2 (ja) | ||
| JPH03110907A (ja) | Am検波回路 | |
| EP0051362A2 (en) | Electronic gain control circuit | |
| US4731589A (en) | Constant current load and level shifter circuitry | |
| JPS624038B2 (ja) | ||
| JPS633223Y2 (ja) | ||
| JPS6223164Y2 (ja) | ||
| JPS593608Y2 (ja) | 差動増幅器 | |
| JPS6220080Y2 (ja) | ||
| JPH0358603A (ja) | 利得制御回路 | |
| JPS62173811A (ja) | 利得制御回路 | |
| JPH06318827A (ja) | 出力回路 | |
| JPS58108810A (ja) | 可変利得増幅器 | |
| JPS624037B2 (ja) | ||
| JP2000151287A (ja) | ダブルバランスドミキサ回路 | |
| JPH02135810A (ja) | 利得制御回路 | |
| JPH0786854A (ja) | 自動利得制御増幅器 | |
| JPH03173210A (ja) | リミッタ利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |