JPH03110907A - Ａｍ検波回路 - Google Patents
Ａｍ検波回路Info
- Publication number
- JPH03110907A JPH03110907A JP1248860A JP24886089A JPH03110907A JP H03110907 A JPH03110907 A JP H03110907A JP 1248860 A JP1248860 A JP 1248860A JP 24886089 A JP24886089 A JP 24886089A JP H03110907 A JPH03110907 A JP H03110907A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- collector
- input
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/14—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
- H03D1/18—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Amplitude Modulation (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
差動型のＡＭ検波回路に関し、
微小信号から大信号まで入出力特性のリニアリティが向
上し、検波出力のオフセットを防止することを目的とし
、 差動型エミッタフォロア構成の第１及び第２のトランジ
スタでＡＭ検波を行なうＡＭ検波回路において、ＡＭ変
調信号の入力電圧に応じた制Ｗ電流を生成する電流制御
部と、該第１及び第２のトランジスタのエミッタ電流の
合計を該制御２Ｉｌ電流に応じて可変する可変電流源と
を有し構成する。
上し、検波出力のオフセットを防止することを目的とし
、 差動型エミッタフォロア構成の第１及び第２のトランジ
スタでＡＭ検波を行なうＡＭ検波回路において、ＡＭ変
調信号の入力電圧に応じた制Ｗ電流を生成する電流制御
部と、該第１及び第２のトランジスタのエミッタ電流の
合計を該制御２Ｉｌ電流に応じて可変する可変電流源と
を有し構成する。
本発明はＡＭ検波回路に関し、差動型のＡＭ検波回路に
関する。
関する。
近年のＡＭ検波回路には微小信号入力から大信号入力ま
でリニアリティが要求されている。
でリニアリティが要求されている。
第４図は従来のＡＭ検波回路の一例の回路図を示す。
同図中、端子１０より入来する被ＡＭ変調信号はコンデ
ンサＣ１を介してトランジスタＱ＋のベースに供給され
、抵抗Ｒ＋ 、Ｒ２により基準電源ｖＲ［Ｆでバイアス
された差動型エミッタフォロア構成のトランジスタＱ＋
、Ｑ２によりＡＭ検波され、端子１１より出力される
。
ンサＣ１を介してトランジスタＱ＋のベースに供給され
、抵抗Ｒ＋ 、Ｒ２により基準電源ｖＲ［Ｆでバイアス
された差動型エミッタフォロア構成のトランジスタＱ＋
、Ｑ２によりＡＭ検波され、端子１１より出力される
。
従来回路の入出力特性は第５図の破線に示す如く、微小
信号入力に対するリニアシー１イが１９られす、入力信
号を前段で増幅して第４図の回路に供給している。この
ため大信号入力時に歪が生じ、大信号を入力できないと
いう問題があった。
信号入力に対するリニアシー１イが１９られす、入力信
号を前段で増幅して第４図の回路に供給している。この
ため大信号入力時に歪が生じ、大信号を入力できないと
いう問題があった。
また、従来回路ではトランジスタＱ１又はＱ２が飽和す
ると検波出力にオフセット（略１８ｍＶ）を生じてしま
うという問題があった。
ると検波出力にオフセット（略１８ｍＶ）を生じてしま
うという問題があった。
本発明は上記の点に鑑みなされたもので、微小信号から
大信号まで入出力特性のりニアリティが向上し、検波出
力のオフセラ１−を防止するＡＭ検波回路を提供するこ
とを目的とする。
大信号まで入出力特性のりニアリティが向上し、検波出
力のオフセラ１−を防止するＡＭ検波回路を提供するこ
とを目的とする。
第１図は本発明回路の原理図を足す。
同図中、差肋型エミッタフォロア描成の第１及び第２の
トランジスタ（ｈ 、Ｑ２は端子１０より入来するＡＭ
変調信号をＡＭ検波して端子１１より出力する。
トランジスタ（ｈ 、Ｑ２は端子１０より入来するＡＭ
変調信号をＡＭ検波して端子１１より出力する。
電流制御部１は、ＡＭ変調信号の入力電圧に応じた制御
２１１電流Ｉ×を生成する。
２１１電流Ｉ×を生成する。
可変電流源２は、第１及び第２のトランジスタＱ＋ 、
Ｑ２のエミッタ電流の合訓を該制御電流！×に応じて可
変する。
Ｑ２のエミッタ電流の合訓を該制御電流！×に応じて可
変する。
本発明においては、入力電圧に応じて第１及び第２のト
ランジスタＱ＋ 、Ｑ２のエミッタ電流の合計を可変し
て第１及び第２のトランジスタＱＱ２夫々のベース・エ
ミッタ間電圧の大きい方の電圧を入力電圧に拘らず一定
とする。これによって、入出力特性のリニアリティが向
上し、検波出力のオフセットの発生が防止される。
ランジスタＱ＋ 、Ｑ２のエミッタ電流の合計を可変し
て第１及び第２のトランジスタＱＱ２夫々のベース・エ
ミッタ間電圧の大きい方の電圧を入力電圧に拘らず一定
とする。これによって、入出力特性のリニアリティが向
上し、検波出力のオフセットの発生が防止される。
第２図は本発明回路の一実施例の回路図を示す。
同図中、第１図及び第４図と同一部分には同一符号を付
す。
す。
第２図において、ＮＰＮトランジスタＱ３゜０４夫々の
ベースはＮＰＮＩ−ランジスタＱ１゜０２夫々のベース
と共通接続され、トランジスタＱ３ 、Ｑ４のエミッタ
は定電流源２０（電流値例えば６０μＡ）に接続されて
いる。トランジスタＱ３のコレクタはレベルシフト用の
ダイオード（ｈｓとトランジスタＱ７．Ｑ＋ｏに入力電
圧ＶｒＮのｎ倍を印加するダイオードＱ１６．０１７（
ｎ段のダイオード）を介して電源ＶＣＣに接続されると
共にＰＮＰトランジスタＱｙ、Ｑ＋ａのベースに接続さ
れており、トランジスタＱ４のコレクタはレベルシフト
用のダイオードＱ＋ｓとトランジスタＱｓ。
ベースはＮＰＮＩ−ランジスタＱ１゜０２夫々のベース
と共通接続され、トランジスタＱ３ 、Ｑ４のエミッタ
は定電流源２０（電流値例えば６０μＡ）に接続されて
いる。トランジスタＱ３のコレクタはレベルシフト用の
ダイオード（ｈｓとトランジスタＱ７．Ｑ＋ｏに入力電
圧ＶｒＮのｎ倍を印加するダイオードＱ１６．０１７（
ｎ段のダイオード）を介して電源ＶＣＣに接続されると
共にＰＮＰトランジスタＱｙ、Ｑ＋ａのベースに接続さ
れており、トランジスタＱ４のコレクタはレベルシフト
用のダイオードＱ＋ｓとトランジスタＱｓ。
Ｑ９に入力電圧ＶＩＮの−ｎ倍を印加するダイオードＱ
＋ａ 、Ｑ＋ｓ （ｎ段のダイオード）を介して電源Ｖ
ＣＣに接続されると共にＰＮＰＩ−ランジスタＱｓ。
＋ａ 、Ｑ＋ｓ （ｎ段のダイオード）を介して電源Ｖ
ＣＣに接続されると共にＰＮＰＩ−ランジスタＱｓ。
Ｑ９のベースに接続されている。
トランジスタＱ７ 、Ｑｇのエミッタは共通にＰＮＰト
ランジスタＱ５のコレクタに接続され、トランジスタＱ
９１ＱＩＯのエミッタは共通にＰＮＰトランジスタＱ６
のコレクタに接続されており、トランジスタＱｓ 、Ｑ
６のエミッタは共通に定電流源２１（電流値例えば３０
μＡ）に接続され、トランジスタＱｓ 、Ｑｓの夫々ベ
ースはトランジスタＱ＋ 、Ｑ２夫々のコレクタに接続
されている。
ランジスタＱ５のコレクタに接続され、トランジスタＱ
９１ＱＩＯのエミッタは共通にＰＮＰトランジスタＱ６
のコレクタに接続されており、トランジスタＱｓ 、Ｑ
６のエミッタは共通に定電流源２１（電流値例えば３０
μＡ）に接続され、トランジスタＱｓ 、Ｑｓの夫々ベ
ースはトランジスタＱ＋ 、Ｑ２夫々のコレクタに接続
されている。
またトランジスタＱ＋ 、Ｑ２夫々のコレクタは抵抗Ｒ
３、Ｒ４を介してｘｍｖｃｃに接続されている。
３、Ｒ４を介してｘｍｖｃｃに接続されている。
トランジスタＱｙ 、Ｑ９のコレクタは共通にＮＰＮト
ランジスタＱＭのコレクタに接続され、トランジスタＱ
１１．ＱＩＯのコレクタは共通にＮＰＮトランジスタＱ
Ｉ３のコレクタに接続され、トランジスタ０１３１０
ＭはベースをトランジスタＱ１４のコレクタに接続され
、かつエミッタを接地されてカウンタミラー回路を構成
している。
ランジスタＱＭのコレクタに接続され、トランジスタＱ
１１．ＱＩＯのコレクタは共通にＮＰＮトランジスタＱ
Ｉ３のコレクタに接続され、トランジスタ０１３１０
ＭはベースをトランジスタＱ１４のコレクタに接続され
、かつエミッタを接地されてカウンタミラー回路を構成
している。
トランジスタＱ＋ 、Ｑ２の共通接続されたエミッタは
可変電流［２としてのＮＰＮＩ−ランジスタＱ１２のコ
レクタに接続されている。エミッタを接地されたトラン
ジスタＱ１２のベースはＮＰＮトランジスタＱｎのベー
ス及びコレクタ更にトランジスタＱＩ３のコレクタと接
続されている。トランジスタＱｎはコレクタを定電流源
２２に接続され、１ミツタを接地されている。
可変電流［２としてのＮＰＮＩ−ランジスタＱ１２のコ
レクタに接続されている。エミッタを接地されたトラン
ジスタＱ１２のベースはＮＰＮトランジスタＱｎのベー
ス及びコレクタ更にトランジスタＱＩ３のコレクタと接
続されている。トランジスタＱｎはコレクタを定電流源
２２に接続され、１ミツタを接地されている。
上記のトランジスタ０３〜Ｑｕ及びＱｌ３．Ｑｌ４、ダ
イオードＱ＋ｓ〜ＱＩ９、定電流ＦＡ２０〜２２で電流
制御部１を構成している。
イオードＱ＋ｓ〜ＱＩ９、定電流ＦＡ２０〜２２で電流
制御部１を構成している。
ここで、端子１０に入来するＡＭ変調波の入力電圧Ｖ１
Ｎが１ｍＶ上界すると、トランジスタＱ＋。
Ｎが１ｍＶ上界すると、トランジスタＱ＋。
ＱＪのコレクタ電流が例えば２％増加し、トランジスタ
Ｑ２ 、ＱＪの」レクタ電流が２％減少する。
Ｑ２ 、ＱＪの」レクタ電流が２％減少する。
これにより抵抗Ｒ３の電圧降下分は２％増加し抵抗Ｒ４
の電Ｂ降下分は２％減少して定電流源２１の電流１１は
主にトランジスタＱｓに流れる。またトランジスタＱ３
のコレクタ電流の増加からトランジスタＱ７のコレクタ
電流が４％増加し、トランジスタＱ８のコレクタ電流は
４％減少する。
の電Ｂ降下分は２％減少して定電流源２１の電流１１は
主にトランジスタＱｓに流れる。またトランジスタＱ３
のコレクタ電流の増加からトランジスタＱ７のコレクタ
電流が４％増加し、トランジスタＱ８のコレクタ電流は
４％減少する。
これによってトランジスタＱＨのコレクタ電流はトラン
ジスタＱＩ３のコレクタ電流より略１，２μＡ多くなり
、この電流差即ち制御ｇ電流ｆｘは定電流源２２の電流
Ｉ５より供給されるため、トランジスタＱｎ 、ＱＩ２
夫々のコレクタ電流が共に１．２μＡだけ減少する。従
ってトランジスタＱ１エミッタ抵抗の電圧降下が略１．
ＯｍＶ下がり、トランジスタＱ１のベース・エミッタ間
電圧Ｖ ＢＥＩは入力電圧ｖ■Ｎの上昇に拘らず一定と
なる。
ジスタＱＩ３のコレクタ電流より略１，２μＡ多くなり
、この電流差即ち制御ｇ電流ｆｘは定電流源２２の電流
Ｉ５より供給されるため、トランジスタＱｎ 、ＱＩ２
夫々のコレクタ電流が共に１．２μＡだけ減少する。従
ってトランジスタＱ１エミッタ抵抗の電圧降下が略１．
ＯｍＶ下がり、トランジスタＱ１のベース・エミッタ間
電圧Ｖ ＢＥＩは入力電圧ｖ■Ｎの上昇に拘らず一定と
なる。
端子１１よりの出力電圧Ｖ。Ｕｌは次式で表わされ、
ＶＯｕ丁＝ｖＩＮ−ＶＢ［１
出力電圧Ｖ は入力電圧■ＩＮに比例し、小信号ＵＴ
入力時であってもリニアリティが保障される。
逆に、端子１０に入来する被ＡＭ変調波の入力電圧Ｖ、
ＭＳ１ｍＶに低下すると、トランジスタＱ＋ 、にｈの
コレクタ電流が例えば２％減少し、トランジスタＱ２
、ＱＪのコレクタ電流が２％増加する。これにより抵抗
Ｒ３の電圧降下分は２％減少し抵抗Ｒ４の電Ｊ３：降下
分は２％増加して定電流源２１の電流１＋は主にトラン
ジスタＱ６に流れる。またトランジスタＱ４のコレクタ
電流の増加からトランジスタＱＩＯのコレクタ電流が４
％増加し、トランジスタＱ９のコレクタ電流は４％減少
する。これによってトランジスタＱ１４のコレクタ電流
はトランジスタＱ１３のコレクタ電流より略１２μＡ少
なくなり、この電流差即ち制御電流ｌｘは定電流源２２
の電流Ｉｓと共にトランジスタＱｎに流れるため、トラ
ンジスタＱＩ１．ＱＩ２夫々のコレクタ電流が共に１．
２μＡだけ増加する。
ＭＳ１ｍＶに低下すると、トランジスタＱ＋ 、にｈの
コレクタ電流が例えば２％減少し、トランジスタＱ２
、ＱＪのコレクタ電流が２％増加する。これにより抵抗
Ｒ３の電圧降下分は２％減少し抵抗Ｒ４の電Ｊ３：降下
分は２％増加して定電流源２１の電流１＋は主にトラン
ジスタＱ６に流れる。またトランジスタＱ４のコレクタ
電流の増加からトランジスタＱＩＯのコレクタ電流が４
％増加し、トランジスタＱ９のコレクタ電流は４％減少
する。これによってトランジスタＱ１４のコレクタ電流
はトランジスタＱ１３のコレクタ電流より略１２μＡ少
なくなり、この電流差即ち制御電流ｌｘは定電流源２２
の電流Ｉｓと共にトランジスタＱｎに流れるため、トラ
ンジスタＱＩ１．ＱＩ２夫々のコレクタ電流が共に１．
２μＡだけ増加する。
従ってトランジスタＱ１エミッタ抵抗の電圧降下が略１
．ＯｍＶ上昇し、トランジスタＱ１のベース・１ミツタ
間電圧ＶＢＥＩは入力電圧ＶＩＮの低下に拘らず一定と
なる。
．ＯｍＶ上昇し、トランジスタＱ１のベース・１ミツタ
間電圧ＶＢＥＩは入力電圧ＶＩＮの低下に拘らず一定と
なる。
つまり、検波出力のオフセットの発生が防止される。
入力電圧ＶＩＮが負の場合も、まったく同様にしてトラ
ンジスタＱ２のベース・エミッタ間電圧ＶＢ［２は入力
電圧ｖ■８の上昇・低下に拘らず一定となる。
ンジスタＱ２のベース・エミッタ間電圧ＶＢ［２は入力
電圧ｖ■８の上昇・低下に拘らず一定となる。
電源制御部１の制御電流ｌｘは第３図に示す特性となり
、第２図に示す実施例の入出力特性は第５図の実線に示
す如くなる。
、第２図に示す実施例の入出力特性は第５図の実線に示
す如くなる。
上述の如く、本発明のＡＭ検波回路によれば、微小信号
から大信号まで入出力持ゼのリニアリティが向上し、検
波出力のオフセットを防止でき、実用上きわめて有用で
ある。
から大信号まで入出力持ゼのリニアリティが向上し、検
波出力のオフセットを防止でき、実用上きわめて有用で
ある。
第１図は本発明回路の原理図、
第２図は本発明回路の一実施例の回路図、第３図は電流
制御部の特性図、 第４図は従来回路の一例の回路図、 第５図は従来及び本発明の回路の入出力特性図である。 図において、 １は電流制御部、 ２は可変電流源、 Ｑｌは第１のトランジスタ、 Ｃ２は第２のトランジスタ、 ０３〜ＱＩ４はトランジスタ、 Ｑ＋ｓ〜ＱＩｓはダイオード、 Ｒ１−Ｒ４は抵抗、 Ｃ１はコンデンサ を示す。
制御部の特性図、 第４図は従来回路の一例の回路図、 第５図は従来及び本発明の回路の入出力特性図である。 図において、 １は電流制御部、 ２は可変電流源、 Ｑｌは第１のトランジスタ、 Ｃ２は第２のトランジスタ、 ０３〜ＱＩ４はトランジスタ、 Ｑ＋ｓ〜ＱＩｓはダイオード、 Ｒ１−Ｒ４は抵抗、 Ｃ１はコンデンサ を示す。
Claims (1)
- 【特許請求の範囲】 差動型エミッタフォロア構成の第１及び第２のトランジ
スタ（Ｑ＿１、Ｑ＿２）でＡＭ検波を行なうＡＭ検波回
路において、 ＡＭ変調信号の入力電圧に応じた制御電流を生成する電
流制御部（１）と、 該第１及び第２のトランジスタ（Ｑ＿１、Ｑ＿２）のエ
ミッタ電流の合計を該制御電流に応じて可変する可変電
流源（２）とを有することを特徴とするＡＭ検波回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1248860A JP2533201B2 (ja) | 1989-09-25 | 1989-09-25 | Ａｍ検波回路 |
| EP90118349A EP0420128B1 (en) | 1989-09-25 | 1990-09-24 | Detection circuit for amplitude modulated signals |
| DE69022341T DE69022341D1 (de) | 1989-09-25 | 1990-09-24 | Detektorschaltung für amplitudenmodulierte Signale. |
| US07/587,685 US5126683A (en) | 1989-09-25 | 1990-09-25 | Detection circuit for amplitude modulated signals |
| KR1019900015162A KR940000923B1 (ko) | 1989-09-25 | 1990-09-25 | 진폭변조신호의 검출회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1248860A JP2533201B2 (ja) | 1989-09-25 | 1989-09-25 | Ａｍ検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03110907A true JPH03110907A (ja) | 1991-05-10 |
| JP2533201B2 JP2533201B2 (ja) | 1996-09-11 |
Family
ID=17184502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1248860A Expired - Fee Related JP2533201B2 (ja) | 1989-09-25 | 1989-09-25 | Ａｍ検波回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5126683A (ja) |
| EP (1) | EP0420128B1 (ja) |
| JP (1) | JP2533201B2 (ja) |
| KR (1) | KR940000923B1 (ja) |
| DE (1) | DE69022341D1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2681001B2 (ja) * | 1994-08-31 | 1997-11-19 | 日本電気アイシーマイコンシステム株式会社 | コンパレータ回路 |
| EP0738041B1 (en) * | 1995-04-13 | 1998-06-24 | Hewlett-Packard GmbH | Electronic circuit comprising a comparator |
| US6785521B2 (en) * | 2001-03-21 | 2004-08-31 | Ericsson Inc. | System and method for current-mode amplitude modulation |
| US20080061842A1 (en) * | 2006-09-07 | 2008-03-13 | Micron Technology, Inc. | Circuit and method for detecting timed amplitude reduction of a signal relative to a threshold voltage |
| US7560959B2 (en) * | 2006-09-18 | 2009-07-14 | Micron Technology, Inc. | Absolute value peak differential voltage detector circuit and method |
| US7911236B2 (en) | 2006-11-22 | 2011-03-22 | Intel Mobile Communications GmbH | Detection circuit and detection method |
| US8619382B2 (en) * | 2012-04-20 | 2013-12-31 | Texas Instruments Incorporated | High speed, low power write current switching scheme for HDD preamplifier |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114341A (en) * | 1977-02-21 | 1978-10-05 | Matsushita Electric Ind Co Ltd | Wave detection circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU628603A1 (ru) * | 1975-08-06 | 1978-10-15 | Предприятие П/Я Р-6208 | Устройство дл детектировани амплитудно-модулированных сигналов |
| JPS5231644A (en) * | 1975-09-05 | 1977-03-10 | Hitachi Ltd | Amplifying detector |
| JPS5320760A (en) * | 1976-08-10 | 1978-02-25 | Matsushita Electric Ind Co Ltd | Detection circuit |
| JPS5552605A (en) * | 1978-10-11 | 1980-04-17 | Nec Corp | Detector circuit |
| US4250457A (en) * | 1979-03-05 | 1981-02-10 | Zenith Radio Corporation | Full wave rectifier envelope detector |
| JPS5646666A (en) * | 1979-09-25 | 1981-04-27 | Toshiba Corp | All wave rectifier circuit |
| JPS5737905A (en) * | 1980-08-14 | 1982-03-02 | Toshiba Corp | Envelope curve wave detecting circuit |
-
1989
- 1989-09-25 JP JP1248860A patent/JP2533201B2/ja not_active Expired - Fee Related
-
1990
- 1990-09-24 DE DE69022341T patent/DE69022341D1/de not_active Expired - Lifetime
- 1990-09-24 EP EP90118349A patent/EP0420128B1/en not_active Expired - Lifetime
- 1990-09-25 US US07/587,685 patent/US5126683A/en not_active Expired - Lifetime
- 1990-09-25 KR KR1019900015162A patent/KR940000923B1/ko not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114341A (en) * | 1977-02-21 | 1978-10-05 | Matsushita Electric Ind Co Ltd | Wave detection circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0420128A2 (en) | 1991-04-03 |
| KR910007234A (ko) | 1991-04-30 |
| JP2533201B2 (ja) | 1996-09-11 |
| DE69022341D1 (de) | 1995-10-19 |
| EP0420128A3 (en) | 1991-09-25 |
| KR940000923B1 (ko) | 1994-02-04 |
| US5126683A (en) | 1992-06-30 |
| EP0420128B1 (en) | 1995-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03110907A (ja) | Ａｍ検波回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH04369107A (ja) | 差動増幅器 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
| JPS6154286B2 (ja) | ||
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| US4731589A (en) | Constant current load and level shifter circuitry | |
| JP3470835B2 (ja) | 演算増幅器 | |
| US4047118A (en) | Transistor amplifier circuit | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JP3381100B2 (ja) | 増幅器 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPS641785Y2 (ja) | ||
| JPH0486111A (ja) | 増幅回路 | |
| JPS6133710Y2 (ja) | ||
| JPH0646370B2 (ja) | 定電流回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH02137510A (ja) | 電流制御型利得可変増幅器 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH0410763B2 (ja) | ||
| JPH04338811A (ja) | バンドギャップ基準電圧発生回路 | |
| JPS624037B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |