JPS61169902A - アナログ出力回路 - Google Patents
アナログ出力回路Info
- Publication number
- JPS61169902A JPS61169902A JP906385A JP906385A JPS61169902A JP S61169902 A JPS61169902 A JP S61169902A JP 906385 A JP906385 A JP 906385A JP 906385 A JP906385 A JP 906385A JP S61169902 A JPS61169902 A JP S61169902A
- Authority
- JP
- Japan
- Prior art keywords
- analog output
- output
- backup
- circuit
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、アナログ出力回路に関するものである。
′計算機システムに用いられる入出力装置（ＰＩｌｏ）
のアナログ出力装置に関するもので、従来より記録計へ
の出力操作器（パルプ〕への出力などに用いられている
。操作器への出力は、通常ダウンさせられない物か多く
、外部にパンクアンプ回路が組込まれるのか一般的であ
る。
のアナログ出力装置に関するもので、従来より記録計へ
の出力操作器（パルプ〕への出力などに用いられている
。操作器への出力は、通常ダウンさせられない物か多く
、外部にパンクアンプ回路が組込まれるのか一般的であ
る。
なお関連するものには、％開昭５１−８９９８４か挙げ
らｎる。
らｎる。
計算機に接続筋れるアナログ出力装置の動作を第２図忙
て説明する。出力は電流出力と電圧出力の２通シあるが
、本説明では電流出力を用いる計算機のデータバス１か
ら送らｎてきた２°〜２″の２進データは、記憶回路２
でホールドされ、Ｄ／Ａ変換器３へ出力される。Ｄ／Ａ
変換器３はデジタル量をアナログ量に変換し、出力部（
ＯＵＴ）よシ出力する。以後は、増巾器４、ＤＣ電源５
、出カドランジスタロ、帰還抵抗７で構成される電圧／
電流変換回路で電流に変換して出力しプロセス側の負荷
８を駆動する、プロセス側の負荷には、記録計とか操作
器など、制御ループにオフラインで接続される物とオン
ラインで接続される物がある。制御に直結して使用され
る場合Ｋｆｌ、その危険度にもよるが、一般的にはパン
クアップが考慮される。しかし二重化システムとか、手
動操作器によるパックアンプ等は特別なハードウェアを
必要とする為、システムコストの増加は避けられない。
て説明する。出力は電流出力と電圧出力の２通シあるが
、本説明では電流出力を用いる計算機のデータバス１か
ら送らｎてきた２°〜２″の２進データは、記憶回路２
でホールドされ、Ｄ／Ａ変換器３へ出力される。Ｄ／Ａ
変換器３はデジタル量をアナログ量に変換し、出力部（
ＯＵＴ）よシ出力する。以後は、増巾器４、ＤＣ電源５
、出カドランジスタロ、帰還抵抗７で構成される電圧／
電流変換回路で電流に変換して出力しプロセス側の負荷
８を駆動する、プロセス側の負荷には、記録計とか操作
器など、制御ループにオフラインで接続される物とオン
ラインで接続される物がある。制御に直結して使用され
る場合Ｋｆｌ、その危険度にもよるが、一般的にはパン
クアップが考慮される。しかし二重化システムとか、手
動操作器によるパックアンプ等は特別なハードウェアを
必要とする為、システムコストの増加は避けられない。
従来は故障によって、受ける損害の太き嘔により、バン
クアンプの採用全行なってきたが、安全性の面から充分
ではなかった。またバンクアンプする物と、そうでない
物かハードウェアで固定化される為、システムの改造及
び増設は困難であった。
クアンプの採用全行なってきたが、安全性の面から充分
ではなかった。またバンクアンプする物と、そうでない
物かハードウェアで固定化される為、システムの改造及
び増設は困難であった。
本発明の目的は、バンクアップも含めたアナログ出力装
置に関するもので、従来のアナログ出力装置に１バンク
アンプ回路の一部を盛込み、全体構成を簡単化し、低価
格化を計る。また小型化が可能な事から実装スペースを
意識させないで、バンクアップ構成か得らｎるなどの特
長を有するアナログ出力装置を提哄するものである。
置に関するもので、従来のアナログ出力装置に１バンク
アンプ回路の一部を盛込み、全体構成を簡単化し、低価
格化を計る。また小型化が可能な事から実装スペースを
意識させないで、バンクアップ構成か得らｎるなどの特
長を有するアナログ出力装置を提哄するものである。
バンクアンプ回路は、主機器かダウンした時にその動作
を代行するもので、主機器の外部に設置される、従来、
主機器は本来動作の機能１満足すれば良く、バンクアッ
プ回路を意識しないで作られている、本発明は主機能に
バックアップ機能の一部を加え組合せ効率を高め全体と
しての低価格化、バックアップ部の小皺化を計るもので
ある。
を代行するもので、主機器の外部に設置される、従来、
主機器は本来動作の機能１満足すれば良く、バンクアッ
プ回路を意識しないで作られている、本発明は主機能に
バックアップ機能の一部を加え組合せ効率を高め全体と
しての低価格化、バックアップ部の小皺化を計るもので
ある。
本発明は上記Ｋｌｉみ、バックアップ部を回ＭＫ１部組
込んで、接続を容易にすると共に、バックアップ装置を
簡単化、小形化するもので以下第１図を用いて説明する
。従来の電圧／電流変換回路に、ダイオード１０−１．
１０−２、切替スイッチ１１、バックアップ装置９を付
加して構成する。
込んで、接続を容易にすると共に、バックアップ装置を
簡単化、小形化するもので以下第１図を用いて説明する
。従来の電圧／電流変換回路に、ダイオード１０−１．
１０−２、切替スイッチ１１、バックアップ装置９を付
加して構成する。
通常では、切替スイッチ１１は出カドランジスタロ１Ｉ
ｌｌＫ接続されていて計算機からのデータで出力（１，
ム）シ、負荷８を駆動する。ここで回路の一計算機での
制御は不能となる。この様な場せ、手動操作にて出力し
、運転の継続を計る目的でバックアップ装置９が接ｔｉ
１１．嘔れる。いま何らかの異常か発見ちれ、切替スイ
ッチ１１ｔ１バツクアツプ側に切替えたとする。出力電
流（１，ム）は、可変抵抗器１２＠に通って流れる様に
なる。次に、可変抵抗器１２を操作し、必要な出力（１
，ム）として運転を継続するものである。この時の供給
源は、ＤＣ電源５、またはバックアップ装置９の電源（
Ｖｓ）となるが、いずれでも正常な方よシ供給されれば
良い事である。通常は、Ｖ１≧ＶｓＫ設定する為、ＤＣ
電源５に故障がなければ、常圧電源を供給し続ける事に
なる。本発明によれば、電源（Ｖｘ）を用意するだけで
、手動操作によるバックアップを可能とし、しかも通常
時は電源の二重化構成がとられ、信頼性を高めるもので
ある。
ｌｌＫ接続されていて計算機からのデータで出力（１，
ム）シ、負荷８を駆動する。ここで回路の一計算機での
制御は不能となる。この様な場せ、手動操作にて出力し
、運転の継続を計る目的でバックアップ装置９が接ｔｉ
１１．嘔れる。いま何らかの異常か発見ちれ、切替スイ
ッチ１１ｔ１バツクアツプ側に切替えたとする。出力電
流（１，ム）は、可変抵抗器１２＠に通って流れる様に
なる。次に、可変抵抗器１２を操作し、必要な出力（１
，ム）として運転を継続するものである。この時の供給
源は、ＤＣ電源５、またはバックアップ装置９の電源（
Ｖｓ）となるが、いずれでも正常な方よシ供給されれば
良い事である。通常は、Ｖ１≧ＶｓＫ設定する為、ＤＣ
電源５に故障がなければ、常圧電源を供給し続ける事に
なる。本発明によれば、電源（Ｖｘ）を用意するだけで
、手動操作によるバックアップを可能とし、しかも通常
時は電源の二重化構成がとられ、信頼性を高めるもので
ある。
本発明は二重化による自動バックアップ迄の機能は必要
とせず、最低限度の手動バックアップで良い物に効果を
発揮するもので、特にプリントキバン上Ｋｎ点會搭載す
る様な場合外部接続が簡単な為、有効な方法である。更
に手動バックアップの為の電源か、通常運転で社二重化
の役目ｔは九す洒で、故＠率の比較的高いＰＯＷ部の信
頼性向上に効果がめる。
とせず、最低限度の手動バックアップで良い物に効果を
発揮するもので、特にプリントキバン上Ｋｎ点會搭載す
る様な場合外部接続が簡単な為、有効な方法である。更
に手動バックアップの為の電源か、通常運転で社二重化
の役目ｔは九す洒で、故＠率の比較的高いＰＯＷ部の信
頼性向上に効果がめる。
本発明によｎば
（１）バックアップ装置が簡単化できる伐）バックアッ
プに使用する電気部品が、アナログ出力回路に実装され
るので、組立効率が上がる （８） 電源が二重化構造となるので信頼性が高い（
４）バックアップ装置が簡単に組込可能な為システムの
改築が容易となる などの効果かめる。
プに使用する電気部品が、アナログ出力回路に実装され
るので、組立効率が上がる （８） 電源が二重化構造となるので信頼性が高い（
４）バックアップ装置が簡単に組込可能な為システムの
改築が容易となる などの効果かめる。
第１図は本発明のアナログ出力回路の実施例の回路図、
第２図は従来のアナログ回路の回路図である。 １・・・データーバス、２・・・記憶回路、３・・・Ｄ
／Ａ変換器、８・・・負荷、９・・・バックアップ装置
、１〇−１，１０−２・・・ダイオード、１１・・・切
替スイッチ。
第２図は従来のアナログ回路の回路図である。 １・・・データーバス、２・・・記憶回路、３・・・Ｄ
／Ａ変換器、８・・・負荷、９・・・バックアップ装置
、１〇−１，１０−２・・・ダイオード、１１・・・切
替スイッチ。
Claims (1)
- １、計算機に接続して使用するプロセス入出力装置のア
ナログ出力装置に関し、電圧／電流変換回路部に、電源
並列接続用ダイオード１０−１、１０−２、切替スイツ
チ１１、可変抵抗器１２、制限抵抗器１３を付加し、手
動バツクアツプ装置９を接続できる様な構造を有するこ
とを特徴とするアナログ出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP906385A JPS61169902A (ja) | 1985-01-23 | 1985-01-23 | アナログ出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP906385A JPS61169902A (ja) | 1985-01-23 | 1985-01-23 | アナログ出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61169902A true JPS61169902A (ja) | 1986-07-31 |
Family
ID=11710153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP906385A Pending JPS61169902A (ja) | 1985-01-23 | 1985-01-23 | アナログ出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61169902A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0265624A (ja) * | 1988-08-26 | 1990-03-06 | Nec Corp | 電源投入回路 |
-
1985
- 1985-01-23 JP JP906385A patent/JPS61169902A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0265624A (ja) * | 1988-08-26 | 1990-03-06 | Nec Corp | 電源投入回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11265224A (ja) | 可変出力電源装置 | |
| JPS61169902A (ja) | アナログ出力回路 | |
| JPS58114198A (ja) | 冗長化電流出力方式 | |
| US4800532A (en) | Circuit arrangement with a processor and at least two read-write memories | |
| JP2003309936A (ja) | 電源システム | |
| WO1982001625A1 (en) | Electric power source for a control unit | |
| JPH06149718A (ja) | 入出力装置の切り替え方式 | |
| JPH10124117A (ja) | 端子台ユニット | |
| JPS609322A (ja) | 電源異常検出回路 | |
| SU1169079A1 (ru) | Переключатель напряжения | |
| JPS6134634B2 (ja) | ||
| JPS5875417A (ja) | 負荷駆動回路 | |
| JP2025055479A (ja) | 電力制御器、処理システム、処理方法、およびプログラム | |
| JPH0281203A (ja) | ロボット制御システム | |
| JPS5826531A (ja) | 多重化電源方式 | |
| JP2011008644A (ja) | 電源装置および電子機器 | |
| JPS61218024A (ja) | リレ−電源補償方式 | |
| JPH09154234A (ja) | 故障切換回路 | |
| KR970066783A (ko) | 디지탈 출력보드의 이중화 장치 및 방법 | |
| JPH0574133A (ja) | メモリーカード | |
| JPH05146099A (ja) | 無停電電源装置 | |
| KR940012145A (ko) | 이중화시스템의 이중화상태 결정회로 | |
| JPH03239160A (ja) | 二重化用電源装置 | |
| JPS6252602A (ja) | 多重化アナログ出力制御装置 | |
| JPH0118446B2 (ja) |