JPS61172437A - 符号誤り検出回路 - Google Patents
符号誤り検出回路Info
- Publication number
- JPS61172437A JPS61172437A JP1261585A JP1261585A JPS61172437A JP S61172437 A JPS61172437 A JP S61172437A JP 1261585 A JP1261585 A JP 1261585A JP 1261585 A JP1261585 A JP 1261585A JP S61172437 A JPS61172437 A JP S61172437A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- flop
- flip
- code
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル高速伝送系に於いて、mビットの
情報ビットに1ビットのパリティビットを付加したmB
I P符号の伝送誤りを簡単な構成で検出することが
できる符号誤り検出回路に関するものである。
情報ビットに1ビットのパリティビットを付加したmB
I P符号の伝送誤りを簡単な構成で検出することが
できる符号誤り検出回路に関するものである。
ディジタル音声信号等を多重化したディジタル高速伝送
系に於いては、伝送効率を低下させることなく伝送誤り
を検出できるように、mビットの情報ビットに1ビット
のパリティビットを付加し、このパリティビットを含む
(m+1)ビット中の“1”の数が偶数個となるように
パリティビットを選定するmB I P符号が用いられ
ている。
系に於いては、伝送効率を低下させることなく伝送誤り
を検出できるように、mビットの情報ビットに1ビット
のパリティビットを付加し、このパリティビットを含む
(m+1)ビット中の“1”の数が偶数個となるように
パリティビットを選定するmB I P符号が用いられ
ている。
このmB1P符号の受信側に於ける従来の符号誤り検出
回路は、従来、第3図に示す構成を存するものであった
。同図に於いて、11はアンド回路、12はフリップフ
ロップ、13.14は低域通過フィルタ、15は比較器
、16はmB1P符号の入力端子、17はクロック信号
の入力端子、18は誤り検出信号の出力端子である。受
信したmB1P符号信符号信号上のmB I P符号信
号から再生したクロック信号すとがそれぞれ入力端子1
6.17からアンド回路11に加えられ、そのアンド回
路11の出力信号Cはフリップフロップ12のクロック
端子Cに加えられ、出力信号Cによってフリップフロッ
プ12は反転動作するものである。
回路は、従来、第3図に示す構成を存するものであった
。同図に於いて、11はアンド回路、12はフリップフ
ロップ、13.14は低域通過フィルタ、15は比較器
、16はmB1P符号の入力端子、17はクロック信号
の入力端子、18は誤り検出信号の出力端子である。受
信したmB1P符号信符号信号上のmB I P符号信
号から再生したクロック信号すとがそれぞれ入力端子1
6.17からアンド回路11に加えられ、そのアンド回
路11の出力信号Cはフリップフロップ12のクロック
端子Cに加えられ、出力信号Cによってフリップフロッ
プ12は反転動作するものである。
このフリップフロップ12の出力端子ことデータ端子り
とが接続され、且つ出力端子Q、 Gllにそれぞれ低
域通過フィルタ13.14が接続され、低域通過フィル
タ13.14によってフリップフロップ12の出力の直
流成分が抽出される。この低域通過フィルタ13.14
の出力信号f、gは比較器15に加えられ、出力信号f
、gのレベル変化に対応して比較器15の出力信号りは
反転するので、それを伝送誤りの検出信号とすることが
できるものである。そして、この検出信号りは出力端子
18から監視回路等に転送され、誤り率測定等が行われ
るものである。
とが接続され、且つ出力端子Q、 Gllにそれぞれ低
域通過フィルタ13.14が接続され、低域通過フィル
タ13.14によってフリップフロップ12の出力の直
流成分が抽出される。この低域通過フィルタ13.14
の出力信号f、gは比較器15に加えられ、出力信号f
、gのレベル変化に対応して比較器15の出力信号りは
反転するので、それを伝送誤りの検出信号とすることが
できるものである。そして、この検出信号りは出力端子
18から監視回路等に転送され、誤り率測定等が行われ
るものである。
第4図はm−7としたmB1P符号を用いた場合の動作
説明図であり、(al〜(h)は第3図の各部の信号a
w hの一例を示すものであって、(a)に於けるP
はパリティビットを示し、このパリティビットPを含む
8ビット中の“1”の数が偶数個となるように選定され
ている。受信したmB1P符号信号aが第4図の(a)
の実線で示す場合、アンド回路11に、この信号aと山
)に示すクロック信号すとが加えられ、アンド回路11
の出力信号Cは第4図の(C)の実線で示すものとなる
。フリップフロップ12はアンド回路11の出力信号C
により反転動作するもので、出力端子Qの信号dは第4
図の(d)に示すものとなる。
説明図であり、(al〜(h)は第3図の各部の信号a
w hの一例を示すものであって、(a)に於けるP
はパリティビットを示し、このパリティビットPを含む
8ビット中の“1”の数が偶数個となるように選定され
ている。受信したmB1P符号信号aが第4図の(a)
の実線で示す場合、アンド回路11に、この信号aと山
)に示すクロック信号すとが加えられ、アンド回路11
の出力信号Cは第4図の(C)の実線で示すものとなる
。フリップフロップ12はアンド回路11の出力信号C
により反転動作するもので、出力端子Qの信号dは第4
図の(d)に示すものとなる。
フリップフロップ12は、(m+1)ビット中の“1”
の数が偶数個であるから、パリティビットPにより初期
状態に戻ることになる。従って、フリップフロップ12
の初期状態として、出力端子Qが“1″であると、パリ
ティビットPの位置では“1”となり、又これと反対に
初期状態に出力端子Qが“0”であると、パリティビッ
トPの位置で“0”となる。又mビットの情報ビットの
“1″、“0”の発生確率を1/2とするのが一般的で
あるから、フリップフロップ12の出力端子Qを初期状
態に“0”とすると、パリティビットP毎に出力端子Q
は“O”となり、又出力端子dは“1゛となるから、低
域通過フィルタ13の出力信号fは第4図の(f)に示
すようにローレベル(L)となり、低域通過フィルタ1
4の出力信号gは第4図の(g)に示すようにハイレベ
ル(H)となる。比較器15は出力信号f、gを比較す
るので、比較器15の出力信号りは第4図の(h)に示
すようにローμにル(L)となる。
の数が偶数個であるから、パリティビットPにより初期
状態に戻ることになる。従って、フリップフロップ12
の初期状態として、出力端子Qが“1″であると、パリ
ティビットPの位置では“1”となり、又これと反対に
初期状態に出力端子Qが“0”であると、パリティビッ
トPの位置で“0”となる。又mビットの情報ビットの
“1″、“0”の発生確率を1/2とするのが一般的で
あるから、フリップフロップ12の出力端子Qを初期状
態に“0”とすると、パリティビットP毎に出力端子Q
は“O”となり、又出力端子dは“1゛となるから、低
域通過フィルタ13の出力信号fは第4図の(f)に示
すようにローレベル(L)となり、低域通過フィルタ1
4の出力信号gは第4図の(g)に示すようにハイレベ
ル(H)となる。比較器15は出力信号f、gを比較す
るので、比較器15の出力信号りは第4図の(h)に示
すようにローμにル(L)となる。
又伝送誤りにより、第4図の(a)の点線で示すように
、“0”の情報ビットが“1″となった場合は、アンド
回路11の出力信号Cも第4図の(0)の点線で示すよ
うに1”となる、この点線で示す“1″によってフリッ
プフロップ12が反転動作するから、出力端子Qの信号
は第4図の(e)に示すものとなる。即ち、伝送誤りビ
ットの位置からフリップフロップ12の出力端□子Qの
極性が正常な場1合に対して反転することになる。それ
によって、パリティビットPの位置で“O”であったも
のが“1”となり、低域通過フィルタ13の出力信号f
は所定期間後に点線で示すようにハイレベル(H)とな
り、低域通過フィルタ14の出力信号gは点線で示すよ
うにローレベル(L)となるから、比較器15の出力信
号りも第4図の(h)の点線で示すようにハイレベル(
H)となる、即ち、伝送誤りが発生すると、誤り検出信
号りは、ローレベル(L)からハイレベル(H)に、又
はハイレベル()I)からローレベル(L)に変化する
ことになる。
、“0”の情報ビットが“1″となった場合は、アンド
回路11の出力信号Cも第4図の(0)の点線で示すよ
うに1”となる、この点線で示す“1″によってフリッ
プフロップ12が反転動作するから、出力端子Qの信号
は第4図の(e)に示すものとなる。即ち、伝送誤りビ
ットの位置からフリップフロップ12の出力端□子Qの
極性が正常な場1合に対して反転することになる。それ
によって、パリティビットPの位置で“O”であったも
のが“1”となり、低域通過フィルタ13の出力信号f
は所定期間後に点線で示すようにハイレベル(H)とな
り、低域通過フィルタ14の出力信号gは点線で示すよ
うにローレベル(L)となるから、比較器15の出力信
号りも第4図の(h)の点線で示すようにハイレベル(
H)となる、即ち、伝送誤りが発生すると、誤り検出信
号りは、ローレベル(L)からハイレベル(H)に、又
はハイレベル()I)からローレベル(L)に変化する
ことになる。
このような誤り検出信号りのレベル変化を単位時間毎に
計数することによって誤り率を求めることも可能となる
。従って、ディジタル高速伝送系の監視を行うことがで
きるものである。
計数することによって誤り率を求めることも可能となる
。従って、ディジタル高速伝送系の監視を行うことがで
きるものである。
〔発明が解決しようとする問題点〕
ディジタル高速伝送系に於いては、情報ビット以外の余
分なビットはできるだけ用いないように考慮されている
も干であり、mB I P符号に於いては、伝送系の特
性等を考慮してmの値が選定され、例えば24或いはそ
れ以上の値に選定されるものである。そして、前述のよ
うに、伝送誤りがなければ、パリティビットの位置でフ
リップフロップ12の出力端子Q、 Qが初期状態とな
るように、偶数パリティが採用されているものである。
分なビットはできるだけ用いないように考慮されている
も干であり、mB I P符号に於いては、伝送系の特
性等を考慮してmの値が選定され、例えば24或いはそ
れ以上の値に選定されるものである。そして、前述のよ
うに、伝送誤りがなければ、パリティビットの位置でフ
リップフロップ12の出力端子Q、 Qが初期状態とな
るように、偶数パリティが採用されているものである。
しかし、mビットの情報ビットがオール“0”の場合は
、パリティビットPも“O”となるから、0”が連続す
ることになる。このような状態の場合には、受信側でク
ロック信号の再生が困難となる欠点があった。又パリテ
ィビットを含む(m+1)ビット中の“1”の数が奇数
個となるようにパリティビットPを選定して、“θ″連
続防止することが考えれらるが、その場合には、フリッ
プフロップ12の出力信号dがパリティビットPの位置
で初期状態とはならず、交互に“l”と“0”とになる
から、第3図に示す構成では伝送誤りを検出できないこ
とになる。
、パリティビットPも“O”となるから、0”が連続す
ることになる。このような状態の場合には、受信側でク
ロック信号の再生が困難となる欠点があった。又パリテ
ィビットを含む(m+1)ビット中の“1”の数が奇数
個となるようにパリティビットPを選定して、“θ″連
続防止することが考えれらるが、その場合には、フリッ
プフロップ12の出力信号dがパリティビットPの位置
で初期状態とはならず、交互に“l”と“0”とになる
から、第3図に示す構成では伝送誤りを検出できないこ
とになる。
本発明は、前述のような欠点を改善することを目的とす
るものである。
るものである。
本発明の符号誤り検出回路は、第1図を参照して説明す
ると、mを偶数としたmビットの情報ビットに対して1
ビットのパリティビットを付加した(m+1)ビット中
の“0”の数を偶数個としたmB I P符号を伝送し
、このmB1P符号の伝送誤りを検出する符号誤り検出
回路であって、mB1P符号の“0”によって反転動作
するフリップフロップ2と、このフリップフロップ2の
出力の直流成分を抽出する低域通過フィルタ3.4と、
この低域通過フィルタ3.4の出力レベルの変化を検出
する比較器5とから構成されているものである。
ると、mを偶数としたmビットの情報ビットに対して1
ビットのパリティビットを付加した(m+1)ビット中
の“0”の数を偶数個としたmB I P符号を伝送し
、このmB1P符号の伝送誤りを検出する符号誤り検出
回路であって、mB1P符号の“0”によって反転動作
するフリップフロップ2と、このフリップフロップ2の
出力の直流成分を抽出する低域通過フィルタ3.4と、
この低域通過フィルタ3.4の出力レベルの変化を検出
する比較器5とから構成されているものである。
mを偶数とすることにより、(m+1)ビットは奇数と
なり、その(m+1)ビット中の“0”の数を偶数個と
することにより、“1”の数は奇数個となる。従って、
mビットの情報ビットがオール10″であっても、パリ
ティビットは“l”となるから、′″0”連続を防止で
きることになり、受信側に於けるクロック信号の再生が
容易となる。又(m+1)ビット中の“0”によってフ
リップフロップが反転動作するので、パリティビット位
置ではフリップフロップの出力が初期状態に戻ることに
なり、このフリップフロップの出力の直流成分を抽出し
、そのレベル変化を検出することにより、符号誤りを検
出できることになる。
なり、その(m+1)ビット中の“0”の数を偶数個と
することにより、“1”の数は奇数個となる。従って、
mビットの情報ビットがオール10″であっても、パリ
ティビットは“l”となるから、′″0”連続を防止で
きることになり、受信側に於けるクロック信号の再生が
容易となる。又(m+1)ビット中の“0”によってフ
リップフロップが反転動作するので、パリティビット位
置ではフリップフロップの出力が初期状態に戻ることに
なり、このフリップフロップの出力の直流成分を抽出し
、そのレベル変化を検出することにより、符号誤りを検
出できることになる。
以下図面を参照して、本発明の実施例について詳細に説
明する。
明する。
第1図は本発明の実施例のブロック図であり、lはアン
ド回路、2はフリップフロップ、3,4は低域通過フィ
ルタ、5は比較器、6はmB1P符号信符号信号力端子
、7はクロック信号すの入力端子、8は誤り検出信号l
の出力端子、9はナンド回路であり、ナンド回路9は他
の信号反転回路を用いることも可能である。入力端子6
に加えられるmB1P符号信符号信号力を偶数としたm
ビットの情報ビットに1ビットのパリティビットを付加
し、このパリティビットを含む(ffl+1)ビット中
に於ける0”の数が偶数個となるようにパリティビット
を選定したものである。即ち、(m+1)は奇数となり
、“0”の数を偶数個とすることにより、′13の数は
奇数個となる。従って、mビットの情報ビットがオール
“0”であっても、それに付加するパリティビットは“
1″となるから、“0”連続を防止することができるこ
とになる。
ド回路、2はフリップフロップ、3,4は低域通過フィ
ルタ、5は比較器、6はmB1P符号信符号信号力端子
、7はクロック信号すの入力端子、8は誤り検出信号l
の出力端子、9はナンド回路であり、ナンド回路9は他
の信号反転回路を用いることも可能である。入力端子6
に加えられるmB1P符号信符号信号力を偶数としたm
ビットの情報ビットに1ビットのパリティビットを付加
し、このパリティビットを含む(ffl+1)ビット中
に於ける0”の数が偶数個となるようにパリティビット
を選定したものである。即ち、(m+1)は奇数となり
、“0”の数を偶数個とすることにより、′13の数は
奇数個となる。従って、mビットの情報ビットがオール
“0”であっても、それに付加するパリティビットは“
1″となるから、“0”連続を防止することができるこ
とになる。
このmB1P符号信符号信号力端子6からナンド回路9
に加えられて反転され、その出力信号すはクロック信号
Cと共にアンド回路1に加えられる。受信mB1P符号
信号aは反転されることにより、(m+1)ビット中の
“1”の数が偶数個となる。従って、アンド回路1の出
力信号dがフリップフロップ2のクロック端子Cに加え
られて反転動作することによって、受信mB1P符号信
号aの“0”によってフリップフロップ2が反転動作さ
れることに相当するものとなる。そして、(m+1)ビ
ット中の“0”の数は偶数個であるから、フリップフロ
ップ2の出力端子Q、Glは、パリティビットの位置で
初期状態に戻ることになる。
に加えられて反転され、その出力信号すはクロック信号
Cと共にアンド回路1に加えられる。受信mB1P符号
信号aは反転されることにより、(m+1)ビット中の
“1”の数が偶数個となる。従って、アンド回路1の出
力信号dがフリップフロップ2のクロック端子Cに加え
られて反転動作することによって、受信mB1P符号信
号aの“0”によってフリップフロップ2が反転動作さ
れることに相当するものとなる。そして、(m+1)ビ
ット中の“0”の数は偶数個であるから、フリップフロ
ップ2の出力端子Q、Glは、パリティビットの位置で
初期状態に戻ることになる。
第2図はmw5の偶数としたmB1P符号を用いた場合
の動作説明図であり、(a)〜(川は第1図の各部の信
号a ”−hの一例を示すものであって、(a)に於け
るPはパリティビットを示す。このパリティビットは、
m=6ビットの情報ビット中に於いて、“0”の数が偶
数個となるように選定されるものであり、m=6の情報
ビットがオール“0”であるとすると、パリティビット
Pは“1′″に選定されるから、“0”連続は7以上と
なることはなく、受信側のクロック信号再生が容易とな
るものである。
の動作説明図であり、(a)〜(川は第1図の各部の信
号a ”−hの一例を示すものであって、(a)に於け
るPはパリティビットを示す。このパリティビットは、
m=6ビットの情報ビット中に於いて、“0”の数が偶
数個となるように選定されるものであり、m=6の情報
ビットがオール“0”であるとすると、パリティビット
Pは“1′″に選定されるから、“0”連続は7以上と
なることはなく、受信側のクロック信号再生が容易とな
るものである。
受信したmB I P符号信号aが第2図の(a)に示
す場合、ナンド回路9によって反転されるから、その出
力信号すは(blに示すものとなる。この出力信号すと
第2図の(C)に示すクロック信号Cとがアンド回路1
に加えられ、アンド回路1の出力信号dは第2図の(d
)に示すものとなる。このアンド回路1の出力信号dは
、受信mB I P符号信号aの“0”の時に、入力端
子7からのクロック信号Cのタイミングで“1”となる
ものであり、フリップフロップ2のクロック端子Cに加
えられる。このフリップフロップ2の出力端子ことデー
タ端子りとが接続されているので、アンド回路1の出力
信号dが“1″となることにより、フリップフロップ2
は反転動作することになる。従って、第2図の(a)の
実線で示すmB1P符号信号aが受信された場合は、フ
リップフロップ2の出力端子Qの信号eは第2図の(e
)の実線で示すものとなり、初期状態が10”であると
、パリティビットPの位置で601となる。
す場合、ナンド回路9によって反転されるから、その出
力信号すは(blに示すものとなる。この出力信号すと
第2図の(C)に示すクロック信号Cとがアンド回路1
に加えられ、アンド回路1の出力信号dは第2図の(d
)に示すものとなる。このアンド回路1の出力信号dは
、受信mB I P符号信号aの“0”の時に、入力端
子7からのクロック信号Cのタイミングで“1”となる
ものであり、フリップフロップ2のクロック端子Cに加
えられる。このフリップフロップ2の出力端子ことデー
タ端子りとが接続されているので、アンド回路1の出力
信号dが“1″となることにより、フリップフロップ2
は反転動作することになる。従って、第2図の(a)の
実線で示すmB1P符号信号aが受信された場合は、フ
リップフロップ2の出力端子Qの信号eは第2図の(e
)の実線で示すものとなり、初期状態が10”であると
、パリティビットPの位置で601となる。
低域通過フィルタ3,4は、フリップフロップ2の出力
の直流成分を抽出する為のものであり、前述のように、
出力端子Qの信号eがパリティビットPの位置で“0”
となると、低域通過フィルタ3の出力信号fは第2図の
(f)の実線で示すようにローレベル(L)となり、低
域通過フィルタ4の出力信号gは第2図の(glの実線
で示すようにハイレベル(H)となる。従って、比較器
5の出力信号りは第2図の(hlの実線で示すようにロ
ーレベル(L)となる。
の直流成分を抽出する為のものであり、前述のように、
出力端子Qの信号eがパリティビットPの位置で“0”
となると、低域通過フィルタ3の出力信号fは第2図の
(f)の実線で示すようにローレベル(L)となり、低
域通過フィルタ4の出力信号gは第2図の(glの実線
で示すようにハイレベル(H)となる。従って、比較器
5の出力信号りは第2図の(hlの実線で示すようにロ
ーレベル(L)となる。
受信mB I P符号信号aが第2図の(a)の点線で
示すように伝送誤りにより“1”が“0”となると、ナ
ンド回路9の出力信号すは第2図の世)の点線で示すよ
うに“0”が“1″となる。従って、アンド回路1の出
力信号dは第2図の(d)の点線で示すように“1′と
なり、それによってフリップフロップ2は反転動作し、
出力端子Qの信号eは第2図の(e)の点線で示すもの
となる。即ち、正常時にはパリティビットPの位置でフ
リップフロップ2の出力端子Qは“0”となっていたも
のが、“1″となる。
示すように伝送誤りにより“1”が“0”となると、ナ
ンド回路9の出力信号すは第2図の世)の点線で示すよ
うに“0”が“1″となる。従って、アンド回路1の出
力信号dは第2図の(d)の点線で示すように“1′と
なり、それによってフリップフロップ2は反転動作し、
出力端子Qの信号eは第2図の(e)の点線で示すもの
となる。即ち、正常時にはパリティビットPの位置でフ
リップフロップ2の出力端子Qは“0”となっていたも
のが、“1″となる。
従って、低域通過フィルタ3の出力信号fは第2図の(
f)の点線で示すようにハイレベル(H)となり、低域
通過フィルタ4の出力信号gは第2図の(g)の点線で
示すようにローレベル(L)となるから、比較器5の出
力信号りは第2図の(h)の点線で示すようにハイレベ
ル(H)となる。即ち、ローレベル(L)からハイレベ
ル(H)に変化する信号りによって伝送誤り検出を示す
ことになる。
f)の点線で示すようにハイレベル(H)となり、低域
通過フィルタ4の出力信号gは第2図の(g)の点線で
示すようにローレベル(L)となるから、比較器5の出
力信号りは第2図の(h)の点線で示すようにハイレベ
ル(H)となる。即ち、ローレベル(L)からハイレベ
ル(H)に変化する信号りによって伝送誤り検出を示す
ことになる。
又次に伝送誤りが発生すると、比較器5の出力信号りは
ハイレベル(H)からローレベル(L)に変化すること
になる。
ハイレベル(H)からローレベル(L)に変化すること
になる。
以上説明したように、本発明は、mを偶数としたmビッ
トの情報ビットに、1ビットのパリティビットを付加し
て(m+l)ビットとし、この(m+1)ビット中の“
0″の数を偶数個としたmB1P符号を伝送することに
より、mビットの情報ビットがオール“θ″の場合でも
、パリティビットは“1”となるから°0”連続を防止
できるものである。このように0”連続を防止したmB
1P符号の“03のビットでフリップフロップ2を反転
動作させることにより、伝送誤りがない場合には、パリ
ティビットの位置でフリップフロップ2の出力が初期状
態に戻ることになる。従って、フリップフロップ2の直
流成分を低域通過フィルタ3,4によって抽出すること
ができ、伝送誤りの場合にその直流成分レベルの変化が
生じるので、比較器5によって検出することができるも
のである。
トの情報ビットに、1ビットのパリティビットを付加し
て(m+l)ビットとし、この(m+1)ビット中の“
0″の数を偶数個としたmB1P符号を伝送することに
より、mビットの情報ビットがオール“θ″の場合でも
、パリティビットは“1”となるから°0”連続を防止
できるものである。このように0”連続を防止したmB
1P符号の“03のビットでフリップフロップ2を反転
動作させることにより、伝送誤りがない場合には、パリ
ティビットの位置でフリップフロップ2の出力が初期状
態に戻ることになる。従って、フリップフロップ2の直
流成分を低域通過フィルタ3,4によって抽出すること
ができ、伝送誤りの場合にその直流成分レベルの変化が
生じるので、比較器5によって検出することができるも
のである。
【図面の簡単な説明】
第1図は本発明の実施例のブロック図、第2図はm=6
とした場合の動作説明図、第3図は従来の符号誤り検出
回路のブロック図、第4図はその動作説明図である。 1はアンド回路、2はフリップフロップ、3゜4は低域
通過フィルタ、5は比較器、6はmB1P符号信号の入
力端子、7はクロック信号の入力端子、8は誤り検出信
号の出力端子、9はナンド回路である。
とした場合の動作説明図、第3図は従来の符号誤り検出
回路のブロック図、第4図はその動作説明図である。 1はアンド回路、2はフリップフロップ、3゜4は低域
通過フィルタ、5は比較器、6はmB1P符号信号の入
力端子、7はクロック信号の入力端子、8は誤り検出信
号の出力端子、9はナンド回路である。
Claims (1)
- mを偶数としたmビットの情報ビットに対し1ビットの
パリテイビットを付加した(m+1)ビット中の“0”
の数を偶数個としたmB1P符号を伝送し、該mB1P
符号の伝送誤りを検出する符号誤り検出回路であって、
前記mB1P符号の(m+1)ビット中の“0”のビッ
トによって反転動作するフリップフロップと、該フリッ
プフロップの出力の直流成分を抽出する低域通過フィル
タと、該低域通過フィルタの出力レベルの変化を検出す
る比較器とからなることを特徴とする符号誤り検出回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1261585A JPS61172437A (ja) | 1985-01-28 | 1985-01-28 | 符号誤り検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1261585A JPS61172437A (ja) | 1985-01-28 | 1985-01-28 | 符号誤り検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61172437A true JPS61172437A (ja) | 1986-08-04 |
Family
ID=11810280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1261585A Pending JPS61172437A (ja) | 1985-01-28 | 1985-01-28 | 符号誤り検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61172437A (ja) |
-
1985
- 1985-01-28 JP JP1261585A patent/JPS61172437A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1578635A (en) | Dc free encoding for data transmission system | |
| JPS5831136B2 (ja) | ディジタル信号伝送方式 | |
| US4481648A (en) | Method and system for producing a synchronous signal from _cyclic-redundancy-coded digital data blocks | |
| JPS61172437A (ja) | 符号誤り検出回路 | |
| US4502142A (en) | Apparatus for detecting errors in a digital data stream encoded in a double density code | |
| JPS61172438A (ja) | 符号誤り検出回路 | |
| JPS61148939A (ja) | フレ−ム同期方式 | |
| JPH0124386B2 (ja) | ||
| JPH056808B2 (ja) | ||
| EP0724207A2 (en) | Clock disturbance detection based on ratio of main clock and subclock periods | |
| JPS63219226A (ja) | デコ−ド回路 | |
| JP2619939B2 (ja) | 同期パターン検出回路 | |
| JPH0118607B2 (ja) | ||
| JP2576526B2 (ja) | 入出力信号監視回路 | |
| SU1478218A1 (ru) | Устройство дл контрол информации | |
| JPS63152238A (ja) | mB1P符号の誤り検出回路 | |
| SU1672581A1 (ru) | Устройство приема контрольной информации | |
| JPS61133747A (ja) | 符号誤り検出回路 | |
| JPS61161026A (ja) | 符号誤り検出回路 | |
| JPH0294722A (ja) | パリティ監視方式 | |
| JPS63313355A (ja) | デ−タ通信内容の記録再生方式 | |
| JPS62199138A (ja) | 並列伝送における誤り検出方法及び装置 | |
| JPS62108623A (ja) | 信号断検出方式 | |
| JPH0420297B2 (ja) | ||
| JPH10164044A (ja) | 信号検出回路 |