JPS61173561A - 低速デ−タチヤネル試験方式 - Google Patents

低速デ−タチヤネル試験方式

Info

Publication number
JPS61173561A
JPS61173561A JP60014125A JP1412585A JPS61173561A JP S61173561 A JPS61173561 A JP S61173561A JP 60014125 A JP60014125 A JP 60014125A JP 1412585 A JP1412585 A JP 1412585A JP S61173561 A JPS61173561 A JP S61173561A
Authority
JP
Japan
Prior art keywords
channel
data
test
circuit
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60014125A
Other languages
English (en)
Inventor
Yasunori Ogawa
小川 保典
Kenji Tsutsumi
堤 謙二
Yasuo Tanaka
康夫 田中
Ryoji Shimozono
下園 良二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60014125A priority Critical patent/JPS61173561A/ja
Publication of JPS61173561A publication Critical patent/JPS61173561A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/22Arrangements for supervision, monitoring or testing
    • H04M3/26Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
    • H04M3/28Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor
    • H04M3/32Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for lines between exchanges
    • H04M3/323Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for lines between exchanges for the arrangements providing the connection (test connection, test call, call simulation)

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は低速データを伝送するデータチャネルを多重化
し、多重データチャネル単位に交換接続を行うディジタ
ル回線交換機において、データチャネルの交換接続機能
を確認試験する低速データチャネル試験方式に関する。
ディジタル統合交換網を構成するディジタル回線交換機
においては、毎秒64キロビット程度の高速情報を送受
信する電話端末等と共に、例えば毎秒16キロビツト程
度の低速データを送受信する低速データ端末も収容され
る。ディジタル回線交換機は、前記高速情報を伝送する
通話チャネルを対象に交換接続を行い、前述の如き低速
データを伝送するデータチャネルは、通話チャネルと同
一速度となる様、所定チャネル数(前例では4チヤネル
)を多重化し、多重データチャネルを対象に一括して交
換接続を行う。
かかるディジタル回線交換機の交換接続機能の正常性を
確認する場合に、前記高速情報を送受信する通話チャネ
ルのみならず、前記低速データを送受信するデータチャ
ネルも対象として確認試験可能とすることが要望される
〔従来の技術〕
第2図はこの種のディジタル回線交換機における従来あ
る試験方式の一例を示す図である。
第2図において、それぞれ毎秒64キロビツトの音声を
送受信する2個のディジタル電話機1および2と、毎秒
16キロビツトのパケットデータを送受信するパケット
端末(PT)3とが、回線終端装置(NT)4を介して
加入者線5に接続され、ディジタル加入者回路(DLC
)6に収容されている。加入者線5上には、毎秒64キ
ロビツトの伝送速度を有する2組の通話チャネル(Bl
およびB2チャネル)と、毎秒16キロビツトの伝送速
度を有する1組のデータチャネル(Dチャネル)とが設
定されている。ディジタル回線交換機のネットワーク7
は、毎秒64キロピントの伝送速度を有する通話チャネ
ルを対象に交換接続する。従って各ディジタル加入者回
路6に収容されるB1およびB2チャネルはそれぞれ単
独で交換接続され、またDチャネルは多重制御回路8に
おいて4多重化され、例えば他網インタフェース回路9
を経由して図示されぬパケット交換網10に対して一括
して交換接続される。
かかるBlおよびB2チャネルの交換接続機能の正常性
を確認する場合には、試験対象とするディジタル加入者
回路6内に設けられた試験用切替リレーの接点tを動作
させ、ディジタル加入者回路6を加入者vA5から保守
試験装置11に切替え、また試験対象とするB1および
B2チャネルをネットワーク7内に設けられている折返
し経路に接続し、保守試験装置ll内のBチャネル試験
回路(TBI)111または(TB2)112からB1
またはB2チャネルおよびネットワーク7内の折返し経
路を経由して送受信試験を行う。
然し同様の方法でDチャネルを対象とする交換接続機能
を、ネットワーク7内に設けられた折返し経路を用いて
確認試験しようとすると、4多重された他の3組のDチ
ャネルも共に接続されることとなり、4組のDチャネル
を同時に試験する場合以外には実現不可能である。
〔発明が解決しようとする問題点〕
以上の説明から明らかな如く、従来ある試験方式におい
ては、通話チャネルを対象とする交換接続機能は確認出
来ても、低速データチャネルを対象とする確認試験を行
うことは極めて困難であった。
〔問題点を解決するための手段〕
本発明は、下記の手段を設けることにより、前記問題点
を解決するものである。
先ずディジタル回線交換機のネットワークに折返試験回
路を接続する。該折返試験回路には、接続された通話チ
ャネルから試験対象とするデータチャネルを選択する手
段と、選択されたデータチャネルの送信チャネルおよび
受信チャネルを折返し接続するループ経路とを設ける。
また保守試験装置には、試験対象とするデータチャネル
に試験用送信データを送信し、該データチャネルから返
送される受信データと照合するデータチャネル用の試験
回路を設ける。
ディジタル回線交換機は試験対象とするデータチャネル
を含む多重チャネルをネットワークを介して前記折返試
験回路に接続し、試験装置内のデータチャネル用の試験
回路から前記試験対象とするデータチャネルに送出した
試験用送信データを前記折返試験回路内のループ経路を
経由して前記試験回路に返送し、前記試験用送信データ
と受信データとを照合し、照合結果に基づき該データチ
ャネルを対象とする交換接続機能の正常性の確認を行う
〔作用〕
即ち本発明によれば、試験対象とするデータチャネルを
単独で折返試験回路を経由して通話チャネルと同様に折
返し試験が可能となる。
〔実施例〕 以下、本発明の一実施例を図面により説明する。
第1図は本発明の一実施例による低速データチャネル試
験方式を示す図である。なお、全図を通じて同一符号は
同一対象物を示す。
第1図においては、折返試験回路12がネットワーク7
に接続されており、また保守試験装置l1内にDチャネ
ル試験回路(TD)113と照合回路(MCH)114
とが設けられている。
折返試験回路12内には、接続された通話チャネルから
試験対象とするDチャネルを選択する選択回路(SEL
)121と、選択されたDチャネルの送信チャネルおよ
び受信チャネルを折返し接続するループ経路122とが
設けられている。
また試験対象とするDチャネルは、多重制御回路MPX
により4多重された後、ネットワーク7および他網イン
タフェース回路9を経由して図示されぬパケット交換網
PNに接続されているものとする。
第1図において、Dチャネルを対象に交換接続機能を確
認試験する場合には、Dチャネルを収容するディジタル
加入者回路6内に設けられた試験用切替リレーの接点t
を動作させ、ディジタル加入者回路6を加入者線5から
保守試験装置11に切替えると共に、多重制御回路8か
らネットワーク7を介して直接他網インタフェース回路
9に接続されている多重データチャネルを、折返試験回
路12を経由する如く接続替えする。折返試験回路12
においては、試験対象とするDチャネルはループ経路1
22に接続され、他の3組のDチャネルは再びネットワ
ーク7に折返し接続された後、引続き他網インタフェー
ス回路9に接続される。
かかる状態で、Dチャネル試験回路113から送信パケ
ットデータpsを試験対象とするD、チャネルの送信チ
ャネルに送出する。該送信パケットデータpsは、多重
制御回路8およびネットワーク7を経由して折返試験回
路12に伝達され、ループ経路122により受信チャネ
ルに折返され、送信チャネルと同一のDチャネルを経由
して保守試験装置11内のDチャネル試験回路113に
返送される。Dチャネル試験回路113は、送信チャネ
ルに送出した送信パケットデータpsと、受信チャネル
から返送された受信パケットデータprとを照合回路1
14に伝達する。照合回路114は、Dチャネル試験回
路113から伝達された送信パケットデータpsと受信
パケットデータprとを照合し、両者が一致すればDチ
ャネルを対象とする交換接続機能は正常と判定する。な
おその間試験対象とするDチャネル以外の3組のDチャ
ネルは、折返試験回路12を経由して引続き他網インタ
フェース、回路9に接続され、パケット交換網10に対
し通信可能となる。
以上の説明から明らかな如く、本実施例によれば、4多
重化された他の3組のDチャネルの接続に影響を及ぼす
こと無く、試験対象とするDチャネルを保守試験装置1
1に折返し接続し、B1およびB2チャネルと同様の交
換接続機能の確認試験が可能となる。
なお、第1図はあく迄本発明の一実施例に過ぎず、例え
ばDチャネルの接続対象はパケット交換′fi410に
至る他網インタフェース回路9に限定されることは無く
、他に幾多の変形が考慮されるが、何れの場合にも本発
明の効果は変わらない。またDチャネルの多重度は4多
重に限定されることは無く、Dチャネルおよび交換単位
となる通話チャネルの伝送速度により種々の変形が考慮
されるが、何れの場合にも本発明の効果は変わらない。
〔発明の効果〕
以上、本発明によれば、前記ディジタル回線交換機にお
いて、試験対象とするデータチャネルを単独で折返試験
回路を経由して通話チャネルと同様に折返し試験が可能
となる。
【図面の簡単な説明】
第1図は本発明の一実施例による低速データチャネル試
験方式を示す図、第2図は従来ある試験方式の一例を示
す図である。 図において、1および2はディジタル電話機、3はパケ
ット端末(PT) 、4は回線終端装置(NT) 、5
は加入者線、6はディジタル加入者回路(DLC) 、
7はネットワーク、8は多重制御回路、9は他網インタ
フェース回路、10はパケット交換網、11は保守試験
装置、12は折返試験回路、111および112はBチ
ャネル試験回蕗(TBIおよびTB2)、113はDチ
ャネル試験回路(TD)、114は照合回路(MCH)
、121は選択回路(SEL) 、122はループ経路
、prは受信パケットデータ、psは送信バケットデー
タ、tは試験用切替リレーの接点、を示す。

Claims (1)

    【特許請求の範囲】
  1. 通話チャネルより低速の複数のデータチャネルを、前記
    通話チャネルの伝送速度に達する様多重化して交換機内
    を通過させるディジタル回線交換機において、接続され
    た多重データチャネルから試験対象とするデータチャネ
    ルを選択して送信チャネルおよび受信チャネルを折返し
    接続する折返試験回路を設け、試験対象とするデータチ
    ャネルを含む通話チャネルをネットワークを介して前記
    折返試験回路に接続し、試験装置から前記試験対象とす
    るデータチャネルに送出した試験用送信データを前記折
    返試験回路内で折返して前記試験装置に返送し、前記試
    験用送信データと受信データとを照合可能とすることを
    特徴とする低速データチャネル試験方式。
JP60014125A 1985-01-28 1985-01-28 低速デ−タチヤネル試験方式 Pending JPS61173561A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60014125A JPS61173561A (ja) 1985-01-28 1985-01-28 低速デ−タチヤネル試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60014125A JPS61173561A (ja) 1985-01-28 1985-01-28 低速デ−タチヤネル試験方式

Publications (1)

Publication Number Publication Date
JPS61173561A true JPS61173561A (ja) 1986-08-05

Family

ID=11852400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60014125A Pending JPS61173561A (ja) 1985-01-28 1985-01-28 低速デ−タチヤネル試験方式

Country Status (1)

Country Link
JP (1) JPS61173561A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6398261A (ja) * 1986-10-14 1988-04-28 Nec Corp Isdn交換機試験方式
US5291821A (en) * 1991-06-12 1994-03-08 Kabushiki Kaisha Komatsu Seisakusho Hydraulic circuit for swivel working machine

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6398261A (ja) * 1986-10-14 1988-04-28 Nec Corp Isdn交換機試験方式
US5291821A (en) * 1991-06-12 1994-03-08 Kabushiki Kaisha Komatsu Seisakusho Hydraulic circuit for swivel working machine

Similar Documents

Publication Publication Date Title
JP2761872B2 (ja) 多元情報交換方法及びそのための装置
US4685102A (en) Switching system loopback test circuit
US5469502A (en) Telecommunication system for selecting optimum transfer rate
EP0107696A1 (en) Apparatus for connecting digital terminals to a digital exchange.
JPS61173561A (ja) 低速デ−タチヤネル試験方式
JPS61164361A (ja) 導通試験方式
CA2050571C (en) Isdn line circuit monitor system
US5875193A (en) Digital trunk for in-band line signal
JP2917965B2 (ja) V5通信回線における遠隔局加入者装置試験方法
JP2545634B2 (ja) 共通線信号方式中継線試験方式
JPH0371830B2 (ja)
JP2538082B2 (ja) 発着信試験方法
JP2668129B2 (ja) 光交換機
JPH06125324A (ja) 時分割多重化通信システム
JPS58164355A (ja) 情報通信における専用回線と交換回線の切替方式
JP2952363B2 (ja) 導通試験方法
JPS5910050A (ja) 二重ル−プ伝送方式
JPS62110354A (ja) 折返し試験方式
JPS61245755A (ja) 共通線信号方式
JPH02272896A (ja) 交換機の接続試験方式
JPH01143444A (ja) 多重・多重分離処理装置
JPS61167260A (ja) 共通線信号のチヤネル割当方式
JPH0342992A (ja) 選択信号送受信回路診断方式
JPH09261785A (ja) Isdn遠隔伝送路試験方法およびその装置
JPS63234660A (ja) 時分割スイツチの接続試験方式