JPS6117384B2

JPS6117384B2 -

Info

Publication number: JPS6117384B2
Application number: JP53079827A
Authority: JP
Inventors: Kunihiro Yamada
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1978-07-03
Filing date: 1978-07-03
Publication date: 1986-05-07
Also published as: JPS558103A

Description

【発明の詳細な説明】この発明は、デイジタル受信機におけるタイミ
ング情報再生方式に関するものである。更に詳し
く述べると、例えばFSKモード（周波数シフ
ト・キイイング・モード）のデイジタル通信など
では、デイジタル信号の時系列が伝送されるだけ
であり、受信側で該信号の時系列を正しく検出す
るためには、該時系列を構成する各符号を正しく
サンプリングするためのタイミング情報を別途つ
くつてやらなければならない。この発明は、この
ようなタイミング情報を受信したデイジタル信号
から再生するための方式に関するものである。

さて、受信側でタイミング情報を得る従来技術
の幾つかを次に説明する。その一つは、パイロツ
ト・トーン信号を用いる方式である。普通、電話
回線を通してデータ伝送をおこなう場合、搬送波
に対して何らかの変調をほどこすことによりデー
タを乗せるが、このために要する周波数帯域外の
空いた周波数帯にパイロツト・トーン信号を乗せ
て送り、受信側ではこのパイロツト・トーン信号
から受信データをサンプリングするためのタイミ
ング情報を得る方式である。しかし、この方式で
は、変調方式や伝送方式が或る程度限定されると
いう難点があり、またパイロツト・トーン信号を
使用しない方式に対しては当然のことながら適用
できないので、一般的な方式ということはできな
い。

次に第２の方式として零交叉法が知られてい
る。この方式では、受信々号（但しベースバンド
信号を考える）が零交叉する時点を直接求める
か、または受信々号を波形整形した後、得られる
２値信号の変化時点を直接求め、これらにより、
タイミング信号を発生する局部発振器の発振周波
数や位相を調整して受信データのボー・タイミン
グに同期させる方式である。しかし、この方式で
は、受信々号の零交叉の時点を直接求めるために
アナログ信号を扱わなければならず、すべてをデ
イジタル処理化することができない。また波形整
形後、得られる２値信号の変化時点を直接求める
方式では、変化時点を求めるため信号波形の微分
操作が必要になる。またデイジタル的なサンプリ
ング操作により変化時点を求めようとすると、サ
ンプリング周波数を充分高くとらなければならな
い。そして、例えば光フアイバ通信の如き超高速
度で信号を伝送する場合、零交叉の時間位置とサ
ンプリング時点との時間々係を直接求めるのが困
難になる。また、電話回線を使つてFSKモデム
により変復調される信号を伝送する低速度伝送の
場合でも、ボー・タイミング情報を得るために
は、受信信号をボー・レートよりも充分高い周波
数でサンプルしなければならず、その処理をマイ
クロコンピユータにより全デイジタル的におこな
うとすると、そのためのマイクロコンピユータの
オーバヘツドが大きくなりすぎて、受信以外の処
理能力がなくなることも考えられる。例えば、伝
送速度が600ボーとし、１ボー当り16回のサンプ
リングをおこなうものとすると、１サンプリング
当り、１／（600×16）≒104×10^-6秒の範囲内で
処理することが必要になり、これでは、マイクロ
コンピユータをもつてしても、その処理が不可能
になる場合も出てくる。

第３の方式は、次乗回路と狭帯域フイルタを用
いる方式であるが、第１図は、かかる従来方式を
示すブロツク図であり、第２図はその動作時の各
部信号波形のタイムチヤートを示し、第３図は第
１図の方式の変形を示す。これらの図において、
１は次乗回路、２はフイルタ、３は90゜移相器、
４はリミツタ、５はプレフイルタ、６は全波整流
器、を示す。

第１図および第２図を参照する。先ずベースバ
ンド信号の受信々号Ａを、次乗回路１を通すこと
により、その次乗出力Ｂを得る。次に、出力信号
Ｂを、受信々号のポー・レート（１／Tb）に相
当した周波数で共振する、Ｑの高い狭帯域フイル
タ２を通して出力信号Ｃを得、これを移相器３に
て90゜移相して信号Ｄとした後、さらにリミツタ
４を通して、タイミング信号Ｅを得る。この方式
の変形として、第３図に示すように、受信々号を
ボー・レートの半分の周波数（1/2Tb）で共振す
るプレフイルタ５を通した後、全波整流器６にて
全波整流し、以後、フイルタ２、90゜移相器３、
リミツタ４を通してタイミング信号を得る方式も
ある。しかし、これらの方式では、使用する狭帯
域フイルタが、Ｑが高く、ボー・レートの周波数
に正しく同調した狭帯域フイルタであることを要
し、若しＱが低すぎると、再生されたタイミング
信号はジツタの多いものになつてしまう。また狭
帯域フイルタにおいて正確な同調がとれていない
場合には、再生されたタイミング信号の位相にオ
フセツトを生じ、位相誤差が生じる。そこで、こ
のようなＱが高く、所定周波数に正しく同調した
フイルタをアナログ回路で実現しようとすると、
高精度、高安定度の部品およびその組立が要求さ
れ、またデイジタル・フイルタの形で実現しよう
とすると、多くの演算回路を要求され、何れにし
ても高価格になることを免れない。

この発明は、上述のような従来方式のもつ難点
をそれぞれ克服するためになされたものであり、
従つてこの発明の目的は、一般的に使用でき、デ
イジタル的な処理により、しかも低いサンプリン
グ周波数のもとで、比較的安価に受信デイジタル
信号からそのサンプリングのためのタイミング情
報を再生する一つの新規な方式を提供することに
ある。

次にこの発明の動作原理を説明する。第４図は
この発明の原理を説明するための図で、受信デー
タとそのサンプリング位相との関係を示し、ａは
正しい場、ｂは進んでいる場合、ｃは遅れている
場合、を示す。

第４図を参照する。今、受信データの時系列を
構成する各符号が時間Tbごとに送信されてくる
ものとする。その符号の一つを時間幅がTbの方
形波パルスＰで表わし、そのサンプリング時点の
遅れ、進みの関係を説明する。第４図において、
受信データのサンプリング時点t₀を次のように定
めたものとする。

t₀＝iTb（但しｉ＝０，±１，±２，……）第４図ａにおいて、パルスＰに対するサンプリ
ング時点は、上記の式によりt₀＝０の時点である
が、このサンプリング時点は、パルスＰの丁度中
央に位置するので、サンプリングのための正しい
位相にあると云える。これに対し、第４図ｂにお
いては、パルスＰの位相が、第４図ａに比し、相
対的に時間τだけ遅れている。そのため、サンプ
リング時点（t₀＝０）は、パルスＰの中央よりτ
だけ進んでいる。第４図ｃにおいては、パルスＰ
の位相が第４図ａに比較し、時間τだけ進んでい
るので、サンプリング時点（t₀＝０）は、パルス
Ｐの中央よりτだけ遅れている。以上の通りであ
るから、第４図ａにおいて、縦軸の量を、横軸で
ある時間ｔの関数として、ｘ（ｔ）で表現するも
のとすると、第４図ｂにおいては、縦軸の量はｘ
（ｔ−｜τ｜）で表わされ、第４図ｃにおいては
縦軸の量はｘ（ｔ＋｜τ｜）で表わされる。第４
図ａ，ｂおよびｃともに縦軸の量をｘ（ｔ＋τ）
で表わせば、第４図ａはτ＝０、第４図ｂはτ＜
０、第４図ｃはτ＞０の場合として表わされる。

さて、第４図において、パルスＰをサンプリン
グする時点（t₀＝０）が、パルスＰの中央に一致
している場合は勿論のこと、第４図ｂ，ｃにみら
れる如く、パルスＰの中央位置から時間τだけず
れていても、｜τ｜＜Tb／２の関係を満足する
限り、パルスＰをサンプリングすることは可能な
はずである。しかし実際には、伝送データは、そ
の伝送途中において伝送歪や、ノイズや、或はジ
ツタ等の影響を必ず受けるものであり、従つて受
信データについては、その符号パルスの中央位置
でサンプリングするのが良く、サンプリング位置
がパルス中央位置からずれるほど、サンプリング
誤りの可能性が強くなる。つまり、正しいサンプ
リングをおこなうためには、｜τ｜≪Tb／２の
関係が満足されなければならない。このような理
由で、パルス符号に対するサンプリング時点が該
パルスの中央位置から進んでいるか遅れているか
を判断し、それによりサンプリング時点を正しい
位置へ修正することが必要になる。換言すると、
サンプリングのためのタイミング情報の位相を、
受信データであるパルス符号の中央の位相と一致
させることが必要な訳である。

ところで、データ・サンプリング時点が、パル
ス符号の中央位置に対し遅れているのか、進んで
いるのかをどうやつて判断するのか、その点を次
に説明する。受信したデータ・パルスに対して、
例えばTb／２の時間々隔で２個所または３個所
の値をサンプルし、その３個のサンプル値を比較
することにより、位相の遅れ、進みを推定でき
る。かかる２個または３個のサンプル値のとり得
る関係は次の３通りである。

(i) ｘ（t₀−Tb＋τ）＝ｘ（t₀＋τ） ……(1) またはｘ（t₀−Ｔｂ／２＋τ）＝ｘ（t₀＋Ｔｂ／２＋τ
）… …（1′） (ii) ｘ（t₀−Tb＋τ）＝ｘ（t₀−Ｔｂ／２＋τ） ≠ｘ（t₀＋τ） ……(2) またはｘ（t₀−Ｔｂ／２＋τ）≠ｘ（t₀＋τ）＝ｘ（t₀＋Ｔｂ／２＋τ） ……（2′） (iii) ｘ（t₀−Tb＋τ）≠ｘ（t₀−Ｔｂ／２＋τ）＝ｘ（t₀＋τ） ……(3) またはｘ（t₀−Ｔｂ／２＋τ）＝ｘ（t₀＋τ） ≠ｘ（t₀＋Ｔｂ／２＋τ） ……（3′）但しt₀＝iTb（ｉ＝０，±１，±２，…）以上、３通りの場合について吟味するに、 (i) 時間々隔Tbを隔てて隣接したサンプル値が
等しい場合で、このことからは τの進み、遅
れを推定できない。

(ii) この場合、ｔ＜０と推定され、パルス符号に
対するサンプル時点が該パルス符号の中央位置
より進んでいると推定される。

(iii) この場合、τ＞０と推定され、パルス符号に
対するサンプル時点が該パルス符号の中央位置
より遅れていると推定される。

従つて、パルス符号のサンプル時点の位相誤差
τを零に近ずけるためには、上記(ii)の場合には、
サンプル時点の位相を遅らせるか、サンプリング
用タイミングパルスの繰り返し周波数を下げれば
よい。また上記(iii)の場合は、サンプル時点の位相
を進めるか、サンプリング用タイミングパルスの
繰り返し周波数を上げればよい。このような位相
または周波数の制御方法としては、サンプリング
用タイミングパルス発振器をPLL（Phase
Locked Loop）に組込んで、受信データパルス
の伝送周期および伝送位相に追従させることがで
きる。

第５図は、この発明の一実施例のブロツク図を
示す。第５図において、DLは遅延回路、E₁乃至
E₃はそれぞれ排他的オアゲート、A₁とA₂はそれ
ぞれアンドゲート、OSCは可変周波数または可
変位相の電圧制御発振器、D₁とD₂はそれぞれＤ
型フリツプフロツプ、を示す。

第５図を参照する。２値の受信データ信号SSX
が到来すると（なお、受信々号の波形整形回路な
どは図示を省略してある）、該信号は遅延回路DL
の入力端子Inへ入力される。受信データ信号の伝
送周期をTbとすると、遅延回路DLにおいて、入
力端子Inから出力端子L₁までの遅延時間が１／２Tbであり、入力端子Inから出力端子L₂までの遅延時間
がTbであるように定めておく。排他的オアゲー
トE₁では、遅延回路DLの入力端子Inにおけるデ
ータ信号と、出力端子L₁における出力データ信
号SL₁とが一致するか、しないかを調べ、不一致
のとき論理１を出力する。排他的オアゲートE₂
は、同様に、遅延回路DLの出力端子L₁における
出力データ信号SL₁と、出力端子L₂における出力
データ信号SL₂とを比較し、両者が不一致のとき
論理１信号を出力する。排他的オアゲートE₃も
同様に、遅延回路DLの入力端子Inにおけるデー
タ信号と出力端子L₂における出力データ信号SL₂
とを比較し、両者が不一致のとき論理１信号を出
力する。アンドゲートA₁は、排他的オアゲート
E₁の出力とE₃の出力が共に論理１のとき、論理
１信号を出力する。アンドゲートA₂は、排他的
オアゲートE₃とE₂の各出力が論理１のとき、論
理１信号を出力する。発振器OSCは、その発振
周波数または位相を外部から制御されることの可
能な電圧制御発振器であり、その中心周波数は、
受信データ信号SSXのボー・レートに等しい周波
数（１／Tb Hz）に設定されている。またこの
発振器OSCは、そのFAST端子に論理１信号が入
力されると、その発振周波数が上り、または発振
位相が進むようになつており、SLOW端子に論理
１信号が入力されると、その発振周波数が下り、
または発振位相が遅れるようになつている。Ｄ型
フリツプフロツプD₁は、発振器OSCの出力であ
るクロツク信号SOSCをそのクロツク入力端子Ｃ
に受ける毎に、そのクロツク入力の立ち上りエツ
ジでトリガされ、入力端Ｄに印加されているアン
ドゲートA₁の出力をサンプルして取り込む。フ
リツプフロツプD₂も同様にしてアンドゲートA₂
の出力信号をサンプルして取り込む。フリツプフ
ロツプD₁の端子Ｑからの出力信号SD₁は発振器
OSCのSLOW端子へ、またフリツプフロツプD₂
の端子Ｑからの出力信号SD₂はFAST端子へ印加
されるようになつている。ここではフリツプフロ
ツプD₁およびD₂は、入力信号の一種のサンプル
及びホールド回路として働いている。

さて、発振器OSCの出力であるクロツク信号
SOSCの立ち上りエツジの時点をt₀とし、この時
点t₀において、受信データ信号SSXが、SSX＝ｘ
（t₀＋τ）で表現されるものとすると、SL₁＝ｘ
（t₀−Ｔｂ／２＋τ）となり、またSL₂＝ｘ（t₀−Tb＋ τ）となる。但しt₀＝iTb（ｉ＝０，±１，±２
…）。先に、第４図を参照した説明したこの発明
の原理を適用すると次の如くなる。

先ず、クロツク信号SOSCの立ち上りエツジで
フリツプフロツプD₁へ、端子Ｄから取り込まれ
る時点でのアンドゲートA₁の出力端子SA₁が、論
理１となる場合である。この場合は、 SE₁＝SE₃＝論理１の筈であるから、 SL₂＝SL₁≠SSX となり、前述の式(2)に該当する。従つて、この場
合は、発振器OSCの出力クロツク信号SOSCのサ
ンプリング位相は進んでおり、サンプリング位相
誤差τは、τ＜０であると推定される。そこで、
このSA₁＝論理１という信号は、クロツク信号
SOSCの立ち上りエツジでフリツプフロツプD₁に
取り込まれ、該フリツプフロツプをセツトする。
その結果、フリツプフロツプD₁の出力信号SD₁も
論理１となり、発振器OSCのSLOW端子に印加
されて、該発振器の発振周波数を下げ、または発
振位相を遅らせるので、サンプリング位相誤差τ
は一段と零に近ずく。

次に、同じくクロツク信号SOSCの立ち上りエ
ツジでフリツプフロツプD₂へ取り込まれる時点
でのアンドゲートA₂の出力信号SA₂が、論理１と
なる場合である。この場合、 SE₂＝SE₃＝論理１の筈であるから SL₂≠SL₁＝SSX となり、前述の式(3)に該当する。従つて、この場
合は、発振器CSCの出力クロツク信号SOSCのサ
ンプリング位相は遅れており、サンプリング位相
誤差τは、τ＞０であると推定される。SA₂＝論
理１というこの信号は、クロツク信号SOSCの立
ち上りエツジでフリツプフロツプD₂に取り込ま
れて該フリツプフロツプをセツトする。すると、
フリツプフロツプD₂の出力信号SD₂が論理１とな
つて発振器OSCのFAST端子に印加されるので、
該発振器の発振周波数は上り、または発振位相が
進み、サンプリング位相誤差τは一段と零に近ず
く。

上記の説明において、信号SD₁とSD₂が同時に
論理１になる場合があり得ないのは明らかであろ
う。何故ならば、信号SSX，SL₁およびSL₂は２
値論理の信号であるから、SE₁とSE₂とSE₃が同
時に論理１になることはあり得ないからである。
従つて、信号SA₁とSA₂が同時に論理１になるこ
とはあり得ず、それ故、信号SD₁とSD₂も同時に
論理１になることはあり得ない。

第６図は、第５図の実施例の動作時における各
部信号波形のタイムチヤートを示す図で、受信デ
ータに対するサンプリング・クロツク信号の位相
が、当初は進んでいたものが、次第に修正され
て、最後は正しい位相に達する過程を示してい
る。

第６図を参照する。当初、受信データSSX（パ
ルスＰ）に対するクロツク信号SOSCの立ち上り
エツジによるサンプリング位置は、矢印Ａで示す
如く、パルスＰの中央位置より大分進んでいたと
ころ、信号SD₁が何度も発振器OSCのSLOW端子
に印加された結果、次第にサンプリング位置が修
正され、最終的には、矢印Ｂで示す如く、クロツ
ク信号SOSCの立ち上りエツジによるパルスP′の
サンプリング位置は、該パルスP′の中央位置に達
しており、クロツク信号SOSCが正しいサンプリ
ング位相に達したことが理解されるであろう。

第７図は、第６図と同様なタイムチヤートを示
す図であるが、受信データに対するサンプリン
グ・クロツク信号の位相が、当初は遅れていたも
のが、次第に修正されて、最後は正しい位相に達
する過程を示す。

第７図を参照する。当初、受信データSSX（パ
ルスＰ）に対するクロツク信号SOSCの立ち上り
エツジによるサンプリング位置は、矢印A′で示
す如く、パルスＰの中央位置より大分遅れていた
ところ、信号SD₂が何度も発振器OSCのFAST端
子に印加された結果、次第にサンプリング位置が
修正され、最終的には、矢印B′で示す如く、クロ
ツク信号SOSCの立ち上りエツジによるパルス
P′のサンプリング位置は、該パルスP′の中央位置
に達しており、クロツク信号SOSCが正しいサン
プリング位相に達したことが理解されるであろ
う。

第８図は、第５図の実施例において、その動作
時、サンプリング位相誤差が零である場合の各信
号波形のタイムチヤートを示す。

第８図を参照する。受信データ信号SSXのパル
スＰの中央部が、サンプリング用クロツク信号
SOSCの立ち上りエツジと一致しているから、こ
の場合、クロツク信号SOSCは正しいサンプリン
グ位相にあると云える。受信データ信号SSXのパ
ルスの前縁たは後縁であるＣ点、C′点、或は
C″点などでサンプリングする場合を考えると、
これらの点は丁度、受信データの信号値の変化点
に当つている。第５図の論理回路は２値論理を扱
う回路であるから、前記Ｃ点、C′点、或はC″点
などにおけるサンプル値は論理１または論理０の
何れかである。一般に、受信データ信号は波形歪
を受けるし、また伝送中、ジツタも起るので、こ
のため受信データ信号SSXは、Ｃ，C′，C″点の
如き変化点では、図中に点線で示した如く、本来
あるべき変化点の前後に、その変化点がふらつい
て移動することがある（以後、この現象を総称し
て単にジツタという）。このようにジツタ現象が
存在するため、受信データ信号SSXに対するサン
プリング用クロツク信号SOSCのサンプリング位
相誤差が零であつても、受信データ信号の変化点
（Ｃ，C′，C″など）ではサンプリング位相誤差が
存在するかの如く判定されることがあり、このた
め発振器OSCにより再生されたサンプリング用
クロツク信号SOSCに無用の影響を及ぼし、ジツ
タを起こさせることもある。しかし、このような
好ましからぬ影響は、PLL（Phase Locked
Loop）のループ・ゲインを適当な値にまで小さ
くすることで、充分小さくできるし、また適当な
ループ・フイルタを設けて解決してもよく、これ
らの手法としては一般に良く知られた手法を用い
ればよい。

さて、第６図および第７図のタイムチヤートを
見る限り、第５図の実施例における排他的オアゲ
ートE₃の出力信号SE₃は、動作上、その役割を果
していないので、これにつき説明する。第５図の
実施例が正常に動作するときは、排他的オアゲー
トE₃は不要であり、省略することができる。正
常な動作時において、ノイズの影響が何もなけれ
ば、サンプリング用クロツク信号SOSCが論理１
へ立ち上る時点において、遅延回路DLの両端の
出力信号SSXとSL₂が一致しているならば、遅延
回路DLの中央の出力端子L₁からの出力信号SL₁
も、信号SSXおよびSL₂と同じ論理値をとる筈で
ある。しかし、ノイズの影響のため、このような
場合でも、出力信号SL₁が信号SSX（および
SL₂）と同じ論理値とならないことがある。この
ようなノイズの存在による誤判定を避けるため
に、サンプリング用クロツク信号SOSCが論理１
へ立ち上る時点において、遅延回路DLの中央の
出力端子L₁からの出力信号SL₁が、遅延回路DL
の両端の出力信号（SSX及びSL₂）と不一致であ
つても、出力信号SSXとSL₂が一致するときは、
排他的オアゲートE₃が出力信号SE₃を生じない。
つまり、この場合、アンドゲートA₁もA₂も閉じ
られてており、誤判定が阻止される訳である。以
上の説明により、排他的オアゲートE₃の役割が
理解できたと思われる。

第９図は、この発明の他の実施例を示すブロツ
ク図であるが、第５図の実施例と実質的に同じ論
理論回路であり、ただ第５図における排他的オア
ゲートE₃の機能を、二つのインバータN₁および
N₂によつて果させるようにしたものである。各
部信号の動作波形のタイムチヤートも、信号SE₃
の分がないことを除けば、第６図および第７図と
全く同じである。

第１０図は、この発明の別の実施例を示すブロ
ツク図であるが、結果的には第５図および第９図
の実施例と同一機能のものである。第１０図の実
施例では、第９図のそれに比し、Ｄ型フリツプフ
ロツプD₁およびD₂が、アンドゲートA₁，A₂の出
力側でなく、入力側に配置されているため、同時
に論理１の状態をとり得るが、インバータN₁と
N₂、およびアンドゲートA₁およゅA₂により、信
号SD₁とSD₂が同時に論理１になることはないよ
うになつている。動作時の各部信号のタイムチヤ
ートも、SE₃，SA₁およびSA₂を除けば、第６図
および第７図と全く同じである。

第１１図は、第５図または第１０図に示した実
施例の一部を改変して得られる、この発明の他の
実施例のブロツク図である。

第１１図を参照する。第５図では、排他的オア
ゲートE₁，E₂，E₃およびアンドゲートA₁，A₂か
ら成る一連の回路の出力側にフリツプフロツプ
D₁およびD₂が位置しているが、第１１図では前
記一連の回路の入力側にフリツプフロツプD₅，
D₆およびD₇が位置している。すなわち、各フリ
ツプフロツプD₅，D₆およびD₇は、それぞれ発振
器OSCの立ち上りエツジで、受信データ信号の
現在の信号、Ｔｂ／２時間前の信号、およびTb時間前の信号をそれぞれサンプルして取り込み、保持す
る。第１１図における排他的オアゲートE′₁，E′₂
およびE′₃の入出力信号のタイムチヤートは、フ
リツプフロツプD₅，D₆およびD₇によつてサンプ
ル保持された信号が排他的オアゲートE′₁，E′₂お
よびE′₃の入力信号となつているため、第５図の
排他的オアゲートE₁，E₂およびE₃の入出力信号
のタイムチヤートとは異なるが、第１１図におけ
る信号SSX，SL₁，SL₂およびSD₁，SD₂のタイミ
ングチヤートは、第５図における同信号のタイミ
ングチヤートと同じであり、従つて第６図および
第７図に示したのと同じである。

第１２図は、第１１図に示した実施例の一部を
改変して得られる、この発明の別の実施例のブロ
ツク図である。第１２図に示した実例が第１１図
のそれと相違する点は、フリツプフロツプD₇の
入力として、遅延回路DLの出力SL₂ではなく、
フリツプフロツプD₅の出力を用いている点であ
る。従つて遅延回路としては、遅延時間Ｔｂ／２をもつ遅延回路DL′でよい。信号SL₂を除けば、他の
各信号のタイムチヤートは、第１１図における場
合と全く同じになる。

さて、先に、第５図における排他的オアゲート
E₃の動作の役割について説明したが、その説明
から明らかなように、受信々号がノイズや波形歪
などの影響を余り受けなくてすむような場合に
は、第５図において排他的オアゲートE₃を省略
することができる。また、ノイズなどの影響によ
り、アンドゲートA₁とA₂の各出力信号SA₁とSA₂
が共に論理１となることがあつても、その場合
は、発振器OSCの側で、SLOW端子の入力信号
とFAST端子の入力信号を互いに打ち消し合わせ
るような構成にしておけば、同じく排他的オアゲ
ートE₃を省略することができる。この場合の実
施例を第１３図に示す。その動作時の諸信号のタ
イムチヤートは、信号SE₃，SA₁およびSA₂のタ
イムチヤートがないことを除けば、第６図、第７
図のそれと同じである。

第１４図は、第１２図の一部を改変して得られ
る、この発明の更に別の実施例のブロツク図であ
るが、第１４図と第１２図の関係は、先に説明し
た第１３図と第５図の関係と同じであるから、第
１４図について、これ以上、説明の要はないと思
われる。

第１５図は、この発明の更に他の実施例を示す
論理回路図であり、先に第４図を参照してこの発
明の原理を説明する際に用いた基本式（1′）、
（2′）および（3′）に基づくものである。フリツ
プフロツプD₃またはD₄への信号SA₁またはSA₂の
取り込みが、クロツク信号SOSCの立ち下りエツ
ジでおこなわれる点に注意すれば、他に詳しい説
明は要しないであろう。

第１６図は、この発明の更に別の実施例を示す
論理回路図であるが、第１５図の実施例における
排他的オアゲートE₃の代りに、インバータN₁と
N₂を用いて同一機能を果させたものである。第
１５図と第１６図の関係は、先の第５図と第１０
図の関係と同じである。

第１７図は、この発明の更にまた別の実施例を
示す論理回路図であるが、先にこの発明の動作原
理を説明する際に用いた基本式(1)、(2)、(3)と
（1′）、（2′）、（3′）の双方に基づく例である。
従つ
てこの実施例は、第１０図と第１６図の各実施例
を組合せた形になつている。それだけ信頼度の高
い制御動作を期待することができる。詳細な説明
は不要と考えられるので省略する。

以上説明したとおりであるので、この発明によ
れば、従来の方式と全く相違して、零交叉の時点
を直接求めるために微分操作を要したりすること
なく、またサンプリング位相誤差検出のための受
信々号サンプリング操作の頻度を高くする必要も
なく、高Ｑのフイルタを使う必要もなく、サンプ
リング頻度は受信々号のボー・レートと同じ周波
数に相当する低頻度でよく、零交叉の時点は直接
でなく間接的に推定するようにし、全面的にデイ
ジタル化することの容易な、その上、コスト的に
低廉ですむ優れたタイミング情報再生方式が提供
される。

【図面の簡単な説明】

第１図は、従来のタイミング情報再生方式の一
例を示すブロツク図であり、第２図はその動作時
の各部信号波形のタイムチヤートを示し、第３図
は第１図の方式の一つの変形を示す。第４図はこ
の発明の原理を説明するための図で、受信データ
信号とそのサンプリング位相との関係を示し、ａ
は正しい場合、ｂは進んでいる場合、ｃは遅れて
いる場合を示す。第５図はこの発明の一実施例を
示すブロツク図であり、第６図はその動作時の各
部信号波形のタイムチヤートで当初、サンプリン
グ位相が進んでいる場合、第７図は同様なタイム
チヤートで当初、遅れている場合、第８図は同様
な関係信号のタイムチヤートでサンプリング位相
誤差が零の場合を、それぞれ示す。第９図はこの
発明の他の実施例を示すブロツク図、第１０図は
更に別の実施例を示すブロツク図、第１１図は更
に他の実施例を示すブロツク図、第１２図乃至第
１７図もそれぞれ、この発明の更にまた別の実施
例を示すブロツク図である。図において、１は次乗回路、２はフイルタ、３
は90゜移相器、４はリミツタ、５はプレフイル
タ、６は全波整流器、DLは遅延回路、OSCは可
変周波または可変位相の発振器、を示す。

Claims

【特許請求の範囲】１受信デイジタル信号をサンプリングするため
のタイミング情報を該デイジタル信号から再生す
るタイミング情報再生方式において、発振周波数または位相を外部から制御されるこ
との可能な発振器と、入力される前記受信デイジ
タル信号を、該受信信号のボーレートの逆数に相
当する時間Tbの1/2だけ遅延させて第１の遅延出
力とし、また該時間Tbだけ遅延させて第２の遅
延出力としてそれぞれ出力する遅延手段と、前記
遅延手段へ入力される入力信号と前記第１の遅延
出力との排他的オアをとつて第１のオア出力とし
て出力する第１の手段と、前記第１の遅延出力と
第２の遅延出力との排他的オアをとつて第２のオ
ア出力として出力する第２の手段と、前記遅延手
段へ入力される入力信号と前記第２の遅延出力と
の排他的オアをとつて第３のオア出力として出力
する第３の手段と、前記第１のオア出力と前記第
３のオア出力との論理積をとつて第１の論理積出
力として出力する第４の手段と、前記第２のオア
出力と前記第３のオア出力との論理積をとつて第
２の論理積出力として出力する第５の手段と、前
記第１の論理積出力を前記発振器出力と同期させ
て取り込み保持する第１の保持手段と、前記第２
の論理積出力を前記発振器出力と同期させて取り
込み保持する第２の保持手段と、前記第１の保持
手段からの出力により前記発振器の発振位相を遅
らせるか発振周波数を下げ、前記第２の保持手段
からの出力により前記発振器の発振位相を進ませ
るか発振周波数を上げるように前記発振器を制御
する手段、とを具備し、前記発振器の出力信号を受信デイジタル信号サ
ンプリングのためのタイミング情報として用いる
ようにしたことを特徴とするタイミング情報再生
方式。２受信デイジタル信号をサンプリングするため
のタイミング情報を該デイジタル信号から再生す
るタイミング情報再生方式において、発振周波数または位相を外部から制御されるこ
との可能な発振器と、入力される前記受信デイジ
タル信号を、該受信信号のボーレートの逆数に相
当する時間Tbの1/2だけ遅延させて第１の遅延出
力とし、また該時間Tbだけ遅延させて第２の遅
延出力としてそれぞれ出力する遅延手段と、前記
遅延手段へ入力される入力信号と前記第１の遅延
出力との排他的オアをとつて第１のオア出力とし
て出力する第１の手段と、前記第１の遅延出力と
第２の遅延出力との排他的オアをとつて第２のオ
ア出力として出力する第２の手段と、前記第１の
オア出力と前記第２のオア出力の反転出力との論
理積をとつて第１の論理積出力として出力する第
３の手段と、前記第２のオア出力と前記第１のオ
ア出力の反転出力との論理積をとつて第２の論理
積出力として出力する第４の手段と、前記第１の
論理積出力を前記発振器出力と同期させて取り込
み保持する第１の保持手段と、前記第２の論理積
出力を前記発振器出力と同期させて取り込み保持
する第２の保持手段と、前記第１の保持手段から
の出力により前記発振器の発振位相を遅らせるか
発振周波数を下げ、前記第２の保持手段からの出
力により前記発振器の発振位相を進ませるか発振
周波数を上げるように前記発振器を制御する手
段、とを具備し、前記発振器の出力信号を受信デイジタル信号サ
ンプリングのためのタイミング情報として用いる
ようにしたことを特徴とするタイミング情報再生
方式。