JPS6117383B2 - - Google Patents

Info

Publication number
JPS6117383B2
JPS6117383B2 JP53056675A JP5667578A JPS6117383B2 JP S6117383 B2 JPS6117383 B2 JP S6117383B2 JP 53056675 A JP53056675 A JP 53056675A JP 5667578 A JP5667578 A JP 5667578A JP S6117383 B2 JPS6117383 B2 JP S6117383B2
Authority
JP
Japan
Prior art keywords
signal
sampling
phase
oscillator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53056675A
Other languages
English (en)
Other versions
JPS54148414A (en
Inventor
Kunihiro Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP5667578A priority Critical patent/JPS54148414A/ja
Publication of JPS54148414A publication Critical patent/JPS54148414A/ja
Publication of JPS6117383B2 publication Critical patent/JPS6117383B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 この発明は、デイジタル信号機におけるタイミ
ング情報再生方式に関するものである。更に詳し
く述べると、例えばFSKモード(周波数シフ
ト・キイイング・モード)のデイジタル通信など
では、デイジタル信号の時系列が伝送されるだけ
であり、受信側で該信号の時系列を正しく検出す
るためには、該時系列を構成する各符号を正しく
サンプリングするためのタイミング情報を別途つ
くつてやらなければならない。この発明は、この
ようなタイミング情報を受信してデイジタル信号
から再生するための方式に関するものである。
さて、受信側でタイミング情報を得る従来技術
の幾つかを次に説明する。その一つは、パイロツ
ト・トーン信号を用いる方式である。普通、電話
回線を通してデータ伝送をおこなう場合、搬送波
に対して何らかに変調をほどこすことによりデー
タを乗せるが、このために要する周波数帯域外の
空いた周波数帯にパイロツト・トーン信号を乗せ
て送り、受信側ではこのパイロツト・トーン信号
から受信データをサンプリングするためのタイミ
ング情報を得る方式である。しかし、この方式で
は、変調方式や伝送方式が或る程度限定されると
いう難点があり、またパイロツト・トーン信号を
使用しない方式に対しては当然のことながら適用
できないので、一般的な方式ということはできな
い。
次に第2の方式として零交叉法が知られてい
る。この方式では、受信々号(但しベースハンド
信号を考える)が零交叉する時点を直接求める
か、または受信々号を波形整形した後、得られる
2値信号の変化時点を直接求め、これらにより、
タイミング信号を発生する局部発振器の発振周波
数の位相を調整して受信データのボー・タイミン
グに同期させる方式である。しかし、この方式で
は、受信々号の零交叉の時点を直接求めるために
アナログ信号を扱わなければならず、すべてをデ
イジタル処理化することができない。また波形整
形後、得られる2値信号の変化時点を直接求せる
方式では、変化時点を求めるため信号波形の微分
操作が必要になる。またデイジタル的なサンプリ
ング操作により変化時点を求めようとすると、サ
ンプリング周波数を充分高くとらなければならな
い。そして、例えば光フアイバ通信の如き超高速
度で信号を伝送する場合、零交叉の時間的位置と
サンプリング時点との時間々係を直接求めるのが
困難になる。また、電話回線を使つてFSKモデ
ムにより変復調される信号を伝送する低速度伝送
の場合でも、ボー・タイミング情報を得るために
は、受信々号をボー・レートよりも充分高い周波
数でサンプルしなければならず、その処理をマイ
クロコンピユータにより全デイジタル的におこな
うとすると、そのためのマイクロコンピユータの
オーバヘツドが大きくなりすぎて、受信以外の処
理能力がなくなることも考えられる。例えば、伝
送速度が600ボーとし、1ボー当り16回のサンプ
リングをおこなうものとすると、1サンプリング
当り、1/(600×16)≒104×10-6秒の範囲内で
処理することが必要になり、これでは、マイクロ
コンピユータをもつてしても、その処理が下可能
になる場合も出てくる。
第3の方式は、次乗回路と狭帯域フイルタを用
いる方式であるが、第1図は、かかる従来方式を
示すブロツク図であり、第2図はその動作時の各
部信号波形のタイムチヤートを示し、第3図は第
1図の方式の変形を示す。これらの図において、
1は次乗回路、2はフイルタ、3は90゜移相器、
4はリミツタ、5はプレフイルタ、6は全波整流
器、を示す。
第1図および第2図を参照する。先ずベースバ
ンド信号の受信々号Aは、次乗回路1を通すこと
により、その次乗出力Bを得る。次に、出力信号
Bを、受信々号のボー・レート(1/Tb)に相
当した周波数で共振する、Qの高に狭帯域フイル
タ2を通して出力信号Cを得、これを移相器3に
て90゜移相して信号Dとした後、さらにリミツタ
4を通して、タイミング信号Eを得る。この方式
の変形として、第3図に示すように、受信々号を
ボー・レートの半分の周波数(1/2Tb)で共振す
るプレフイルタ5を通した後、全波整流器6にて
全波整流し、以後、フイルタ2、90゜移相器3、
リミツタ4を通してタイミング信号を得る方式も
ある、しかし、これらの方式では、使用する狭帯
域フイルタが、Qが高く、ボー・レートの周波数
に正しく同調した狭帯域フイルタであることを要
し、若しQが低すぎると、再生されたタイミング
信号はジツタの多いものになつてしまう。また狭
帯域フイルタにおいて正確な同調がとれていない
場合には、再生されたタイミング信号の位相にオ
フセツトを生じ、位相誤差が生じる。そこで、こ
のようなQが高く、所定周波数に正しく同調した
フイルタをアナログ回路で実現しようとすると、
高精度、高安定度の部品およびその組立が要求さ
れ、またデイジタル・フイルタの形で実現しよう
とすると、多くの演算回路を要求され、何れにし
ても高価格になることを免れない。
この発明は、上述のような従来方式のもつ難点
をそれぞれ克服するためになされたものであり、
従つてこの発明の目的は、一般的に使用でき、デ
イジタル的な処理により、しかも低いサンプリン
グ周波数のもとで、比較的安価に受信デイジタル
信号からそのサンプリングのためのタイミング情
報を再生する一つの新規な方式を提供することに
ある。
次にこの発明の動作原理を説明する。第4図は
この発明の原理を説明するための図で、受信デー
タとそのサンプリング位相との関係を示し、aは
正しい場合、bは進んでいる場合、cは遅れてい
る場合、を示す。
第4図を参照する。今、受信データの時系列を
構成する各符号が時間Tbごとに送信されてくる
ものとする。その符号の一つを時間幅がTbの方
形波パルスPで表わし、そのサンプリング時点の
遅れ、進みの関係を説明する。第4図において、
受信データのサンプリング時点tを次のように定
めたものとする。
t=iTb(但しi=0,±1,±2,……)第4
図aにおいて、パルスPに対するサンプリング時
点は、上記の式によりt=0の時点であるが、こ
のサンプリング時点は、パルスPの丁度中央に位
置するので、サンプリングのための正しい位相に
あると云える。これに対し、第4図bにおいて
は、パルスPの位相が、第4図aに比し、相対的
に時間τだけ遅れている。そのため、サンプリン
グ時点(t=0)は、パルスPの中央よりτだけ
進んでいる。第4図cにおいては、パルスPの位
相が第4図aに比較し、時間τだけ進んでいるの
で、サンプリング時点(t=0)は、パルスPの
中央よりτだけ遅れている。以上の通りであるか
ら、第4図aにおいて、縦軸の量を、横軸である
時間tの関数として、x(t)で表現するものと
すると、第4図bにおいては、縦軸の量はx(t
−|τ|)で表わされ、第4図cにおいては縦軸
の量はx(t−|τ|)で表わされる。
さて、第4図において、パルスPをサンプリン
グする時点(t=0)が、パルスPの中央に一致
している場合は勿論のこと、第4図b,cにみら
れる如く、パルスPの中央位置から時間τだけず
れていても、|τ|<Tb/2の関係を満足する
限に、パルスPをサンプリングすることは可能な
はずである。しかし実際には、伝送データは、そ
の伝送途中において伝送歪や、ノイズや、或はジ
ツタ等の影響を必ず受けるものであり、従つて受
信データについては、その符号パルスの中央位置
でサンプリングするのが良く、サンプリング位置
がパルス中央位置からずれるほど、サンプリング
誤りの可能性が強くなる。つまり、正しいサンプ
リングをおこなうためには、|τ|≪Tb/2の
関係が満足されなければならない。このような理
由で、パルス符号に対するサンプリング時点が該
パルスの中央位置から進んでいるか遅れているか
を判断し、それによりサンプリング時点を正しい
位置へ修正することが必要になる。換言すると、
サンプリングのためのタイミング情報の位相を、
受信データであるパルス符号の中央の位相と一致
させることが必要な訳である。
ところで、データ・サンプリング時点が、パル
ス符号の中央位置に対し遅れているのか、進んで
いるのかをどうやつて判断するのか、その点を次
に説明する。受信したデータ・パルスに対して、
例えば、受信データのボー・レートの2倍の速度
に対応する時間々隔であるTb/2ごとに、受信
データをサンプルし、隣接した2個のサンプル値
を相互に比較することにより、位相の遅れ、進み
を推定できる。かかる2個のサンプル値のとり得
る関係は次の3通りである。
(i) x(t0−Tb/2+τ)=x(t0+τ) …(1) または x(t0+τ)=x(t0+Tb/2+τ) …(1′) (ii) x(t0−Tb/2+τ)≠x(t0+τ) …(2) (iii) x(t0+τ)≠x(t0+Tb/2+τ) …(3) 但し t0=iTb(i=0,±1,±2,……) 以上、3通りの場合について吟味するに、 (i) 時間々隔Tb/2を隔てて隣接したサンプル値が 等しい場合で、このことからはτの進み、遅れは
推定できない。
(ii) この場合は、パルス符号に対するサンプル時
点が該パルス符号の中央位置より進んでおり、
τ<0区推定される。
(iii) この場合は、パルス符号に対するサンプル時
点が該パルス符号の中央位置より遅れており、
τ>0と推定される。
従つて、パルス符号のサンプル時点の位相誤差
τを零に近ずけるためには、上記(ii)の場合には、
サンプル時点の位相を遅らせるか、サンプリング
用タイミングパルスの繰り返し周波数を下げれば
よい。また上記(iii)の場合は、サンプル時点の位相
を進めるか、サンプリング用タイミングパルスの
繰り返し周波数を上げればよい。このような位相
または周波数の訟御方法としては、サンプリング
用タイミングパルス発振器をPLL(Phase
Locked Loop)に組込んで、受信データパルス
の伝送周期および伝送位相に追従させる方法があ
る。
第5図は、この発明の一実施例を示すブロツク
図である。第5図において、DLは遅延回路、E
は排他的オアゲート、D1とD2はそれぞれD型の
フリツプフロツプ、INVインバータ、VCOは可変
周波数または可変位相の電圧制御発振器、を示
す。
第5図を参照する。2値の受信データ信号SSX
が到来すると(なお、受信々号の波形整形回路な
どは省略してある)、該信号SSXは遅延回路DLの
入力側と排他的オアゲートEの一方の入力側で印
加される。遅延回路DLにおける遅延時間は、例
えば受信データの到来間隔時間Tbの1/2の時間、
つまり1/2Tb時間とする。従つて、排他的オアゲ
ートEは、現在受信中の受信データと、現在より
1/2Tb時間だけ過去のデータ信号とを比較し、不
一致ならば、その出力信号SEが論理1の信号に
なる。一方、電圧制御発振器VCOは、変可周波
数または可変位相の発振器であつて、その中心周
波数は、受信データ信号SSXのボー・レート
(1/Tb)に当る周波数に設定されており、その
FAST端子に論理1信号が入力されると、発振周
波数が上がり、または発振位相が進み、SLOW端
子に入力された場合は、発振周波数が下がり、ま
たは発振位相が遅れるようになつている。D型フ
リツプフロツプD1は、発振器VCOの出力信号
SVCOをクロック入力端子Cに受け、その立ち上
りエツジでトリガされて、排他的オアゲートEの
出力信号SEの論理値をセツトされる。またフリ
ツプフロツプD2は、発振器VCOの出力信号
SVCOをインバータINVを介してそのクロツク入
力端子Cに受け、従つて発振器VCOの出力信号
SVCOの立ち上りエツジでトリガされて、排他的
オアゲートEの出力信号SEの論理値をセツトさ
れる。なお、発振器VCOの出力信号SVCOが受信
データのサンプリング用クロツク信号として用い
られるものである。すなわち、この実施例の回路
が正しく動作すれば、クロツク信号SVCOの立ち
上りエツジで受信データ信号SSXをサンプルする
ことにより、サンプルエラーの量も少ない信号検
出がなされる筈である。
さて、発振器VCOの出力信号SVCOの立ち上り
エツジで、排他的オアゲートEの出力信号SEを
フリツプフロツプD1にセツトし、上記信号SVCO
の立ち上りエツジで、信号SEをフリツプフロツ
プD2にセツトする訳であるが、このことを数式
的に表現して吟味すれば次の如くなる。
() 発振器の出力信号SVCOが立ち上つた直後
では、 SSX=x(t0+τ) SDL=x(t0−Tb/2+τ) 但し、t0=iTb(i=0,±1,±2,……) となり、前述した式(2)が適用できる。つまり、排
他的オアゲートEの出力信号SEが論理1であつ
て、SSX≠SDLということがあれば、受信データ
信号SSXに対するサンプリング位相誤差τは、τ
<0であつてサンプリング位相は進んでいること
が推定される。従つて、このときは、第5図にお
いて、フリツプフロツプD1に、排他的オアゲー
トEの出力信号SEの論理1がセツトされるの
で、該フリツプフロツプD1のQ出力であるSD1
号が論理1となつて発振器VCOのSLOW端子に
入力され、該発振器の発振周波数を下げるか、ま
たは発振位相を遅らせることにより、サンプリン
グ位相誤差τをより一層零に近ずける。
() 発振器の出力信号SVCOが立ち下つた直後
では、 SSX=x(t0+Tb/2+τ) SDL=x(t0+τ) となり、前述した式(3)が適用できる。つまり、排
他的オアゲートEの出力信号SEが論理1であつ
て、SSX≠SLDということであれば、受信データ
信号SSXに対するサンプリング位相誤差τは、τ
>0であつて、サンプリング位相は遅れているこ
とが推定される。従つてこのときは、第5図にお
いて、フリツプフロツプD2に、排他的オアゲー
トEの出力信号SEの論理1がセツトされるの
で、該フリツプフロツプD2のQ出力であるSD2
号が論理1となつて発振器VCOのFAST端子に
入力され、該発振器の発振周波数を上げるか、ま
たは発振位相を進ませることにより、サンプリン
グ位相誤差τをより一層零に近ずける。
第6図は、第5図の実施例の動作時における各
部信号波形のタイムチヤートを示す図で、受信デ
ータに対するサンプリング・クロツク信号の位相
が当初は進んでいたものが、次第に修正されて、
最後は正しい位相に達する過程を示してい。
第6図を参照する。当初、受信データSSX(パ
ルスP)に対するクロツク信号SVCOの立ち上り
エツジによるサンプリング位置は、矢印Aで示す
如くパルスPの中央位置より大分進んでいたとこ
ろ、信号SD1が発振器VCOのSLOW端子に印加さ
れる結果、次第にサンプリング位置が修正され、
最後は矢印Bで示す如く、クロツク信号SVCOの
立ち上りエツジによるパルスP′のサンプリング位
置は、該パルスP′の中央位置に達しており、クロ
ツク信号SVCOが正しいサンプリング位相に達し
たことが理解されるであろう。
第7図は、第6図と同様な図であるが、受信デ
ータに対するサンプリング・クロツク信号の位相
が、当初は遅れていたものが、次第に修正されて
最後は正しい位相に達する過程を示す。
第7図を参照する。当初、受信データSSX(パ
ルスP)に対するクロツク信号SVCOの立ち上り
エツジによるサンプリング位置は、矢印A′で示
す如く、パルスPの中央位置より大分遅れていた
ところ、信号SD2が発振器VCOのFAST端子に印
加される結果、次第にサンプリング位置が修正さ
れ、最終的には、矢印B′で示す如く、クロツク信
号SVCOの立ち上りエツジによるパルスP′のサン
プリング位置は、該パルスP′の中央位置に達して
お、クロツク信号SVCOが正しいサンプリング位
相に達したことが理解されるであろう。
第8図は、第5図の実施例において、その動作
時、サンプリング位相誤差が零である場合に各信
号波形のタイムチヤートを示す。
第8図を参照する。受信データ信号SSXのパル
スPの中央部が、サンプリング用クロツク信号
SVCOの立ち上りエツジと一致しているから、こ
の場合、クロツク信号SVCOは正しいサンプリン
グ位相にあると云える。受信データ信号SSXのパ
ルスの前縁または後縁であるC点、C′点、或は
C″点などでサンプリングする場合を考えると、
これらの点は丁度、受信データの信号値の変化点
に当つている。第5図の論理回路は2値論理を扱
う回路であるから、前記C点、C′点、或はC″点
などにおけるサンプル値は論理1または論理0の
何れかである。一般に、受信データ信号は波形歪
を受けるし、また伝送中、エツジも起るので、こ
のため受信データ信号SSXは、C,C′,C″点の
如き変化点では、図中に点線で示した如く、本来
あるべき変化点の前後に、その変化点がふらつい
て移動することにある(以後、この現象を総称し
て単にエツジという)。このようにエツジ現象が
存在するため、受信データ信号SSXに対するサン
プリング用クロツク信号SVCOのサンプリング位
相誤差が零であつても、受信データ信号の変化点
(C,C′,C″など)ではサンプリング位相誤差が
存在するかの如く判定されることがあり、このた
め発振器VCOにより再生されたサンプリング用
クロツク信号SVCOに無用の影響を及ぼし、ジツ
ジを起こさせることもある。しかし、このような
好ましからぬ影響は、PLL(Phase Locked
Loop)のループ・ゲインを適当な値にまで小さ
くすることで、充分小さくできるし、また適当な
ループ・フイルタを設けて解決してもよく、こら
れの手法としては一般に良く知られて手法を用い
ればよい。
以上、説明したとおりであるので、この発明に
よれば、従来の方式と全く相違して、零交叉の時
点を直接求めるために微分操作を要したりするこ
となく、またサンプリング位相誤差検出のための
受信々号サンプリング操作の頻度を高くする必要
もなく、高Qのフイルタを使う必要もなく、サン
プリング頻度は受信々号のボー・レートの2倍の
周波数に相当する低頻度でよく、零交叉の時点は
直接でなく間接的に推定するようにし、全面的に
デイジタル化することの容易な、その上、コスト
的に低廉ですむ優れたタイミング情報再生方式が
提供される。
【図面の簡単な説明】
第1図は、従来のタイミング情報再生方式の一
例を示すブロツク図であり、第2図はその動作時
の各部信号波形のタイムチヤートを示し、第3図
は第1図の方式の一つの変形を示す。第4図はこ
の発明の原理を説明するための図で、受信データ
信号とそのサンプリング位相との関係を示し、a
は正しい場合、bは進んでいる場合、cは遅れて
いる場合を示す。第5図はこの発明の一実施例を
示すブロツク図であり、第6図はその動作時の各
部信号波形のタイムチヤートで当初、サンプリン
グ位相が進んでいる場合、第7図は同様なタイム
チヤートで当初、遅れている場合、第8図はサン
プリング位相誤差が零の場合を示す。 図において、1は次乗回路、2はフイルタ、3
は90゜位相器、4はリミツタ、5はプレフイル
タ、6は全波整流器、DLは遅延回路、VCOは可
変周波数または可変位相の発振器、を示す。

Claims (1)

  1. 【特許請求の範囲】 1 受信デイジタル信号をサンプリングするため
    のタイミング情報を該デイジタル信号から再出す
    るタイミング情報再生方式において、 発振周波数または位相を外部から制御されるこ
    との可能な発振器と、入力される前記受信デイジ
    タル信号を、該受信信号のボーレートの逆数に相
    当する時間Tbの1/2だけ遅延させて出力する遅延
    手段と、前記遅延手段へ入力される信号と該遅延
    手段からの出力信号との排他的オアをとつて第1
    の出力として出力する排他的オア回路と、前記発
    振器出力をクロック入力として前記第1の出力を
    取り込む第1のフリツプフロツプと、前記発振器
    出力の反転出力をクロック入力として前記第1の
    出力を取り込む第2のフリツプフロツプと、前記
    第1のフリツプフロツプの出力により前記発振器
    の発振位相を遅らせるか発振周波数を下げ、前記
    第2のフリツプフロツプの出力により前記発振器
    の発振位相を進ませるか発振周波数を上げるよう
    に前記発振器を制御する手段、とを具備し、 前記発振器の出力信号を受信デイジタル信号サ
    ンプリングのためのタイミング情報として用いる
    ようにしてことを特徴とするタイミング情報再生
    方式。
JP5667578A 1978-05-15 1978-05-15 Reproduction system for timing information Granted JPS54148414A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5667578A JPS54148414A (en) 1978-05-15 1978-05-15 Reproduction system for timing information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5667578A JPS54148414A (en) 1978-05-15 1978-05-15 Reproduction system for timing information

Publications (2)

Publication Number Publication Date
JPS54148414A JPS54148414A (en) 1979-11-20
JPS6117383B2 true JPS6117383B2 (ja) 1986-05-07

Family

ID=13033987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5667578A Granted JPS54148414A (en) 1978-05-15 1978-05-15 Reproduction system for timing information

Country Status (1)

Country Link
JP (1) JPS54148414A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740997A (en) * 1985-08-05 1988-04-26 Hayes Microcomputer Products, Inc. Band clock offset phase locked loop

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4960863A (ja) * 1972-10-17 1974-06-13
JPS4960813A (ja) * 1972-10-17 1974-06-13
JPS523770B2 (ja) * 1972-10-17 1977-01-29

Also Published As

Publication number Publication date
JPS54148414A (en) 1979-11-20

Similar Documents

Publication Publication Date Title
EP0453557A1 (en) Method and apparatus for clock recovery in digital communication systems
JPS6117381B2 (ja)
EP0193396B1 (en) Optical signal transmission system including pulsed fm modulator/demodulator
US4052558A (en) Data transmission system
JPH069359B2 (ja) 位相変調データ復調装置
CA1306516C (en) Demodulator for psk-modulated signals
US3970945A (en) Method and apparatus for demodulating PSK modulated oscillations
JPS6117383B2 (ja)
US4780893A (en) Bit synchronizer
US4807251A (en) PSK modem system with improved demodulation reliability
JPS6117384B2 (ja)
JPS6117382B2 (ja)
US4694257A (en) Phase-coherent demodulation clock and data recovery
JPH0428185B2 (ja)
JPS6235731A (ja) デ−タ信号伝送方式
JPS6035859B2 (ja) クロツク信号再生回路
EP0534180B1 (en) MSK signal demodulating circuit
JP2997352B2 (ja) Fsk変調波の復調回路
JP2765753B2 (ja) デジタルfsk復調回路
JPS5975743A (ja) クロツク再生回路
JPH0535937B2 (ja)
JPS6362932B2 (ja)
JPS5892164A (ja) Psk変調方法
JPH02206263A (ja) 遅延検波回路
JPH0479184B2 (ja)