JPS61174882A - クランプ回路 - Google Patents

クランプ回路

Info

Publication number
JPS61174882A
JPS61174882A JP1622585A JP1622585A JPS61174882A JP S61174882 A JPS61174882 A JP S61174882A JP 1622585 A JP1622585 A JP 1622585A JP 1622585 A JP1622585 A JP 1622585A JP S61174882 A JPS61174882 A JP S61174882A
Authority
JP
Japan
Prior art keywords
transistor
signal
level
circuit
clamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1622585A
Other languages
English (en)
Other versions
JPH0582783B2 (ja
Inventor
Hiromichi Akatsuka
赤塚 博道
Noriyuki Yamashita
紀之 山下
Tokuya Fukuda
福田 督也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1622585A priority Critical patent/JPS61174882A/ja
Publication of JPS61174882A publication Critical patent/JPS61174882A/ja
Publication of JPH0582783B2 publication Critical patent/JPH0582783B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、VTRの同期分離回路に用いて好適なりラ
ンプ回路に関する。
〔発明の概要〕
この発明は、VTRの同期分離回路に用いて好適なりラ
ンプ回路において、同期式のクランプ回路により同期信
号をクランプする構成とし、無信号時にはクランプ回路
の出力をスライス回路が動作できるレベルにし、無信号
時にスライス回路からクランプパルスを発生させること
により、信号入力時には直ちにクランプを行えるように
したものである。
〔従来の技術〕
第3図は、従来のVTRの同期分離回路の−例を示すも
のである。第3図において、51が入力端子を示し、ビ
デオ信号が入力端子51からローパスフィルタ52を介
してクランプ回路53に供給される。クランプ回路53
により、ビデオ信号中の同期信号のシンクチップ部分が
所定のクランプレベルにクランプされる。クランプ回路
53の出力がスライス回路54に供給される。
スライス回路54からは、入力レベルがスライスレベル
より低い時にパルスが発生される。スライスレベルは、
クランプ後のビデオ信号のシンクチップ部分のレベルよ
り高く、ビデオ信号の他の信号部分のレベルより低いレ
ベルに設定されている。従って、シンクチップ部分の信
号がスライス回路54に供給されると、スライス回路5
4からパルスが発生され、これにより同期信号が分離さ
れる。分離された同期信号は、出力端子55から取り出
される。
同期分離回路のクランプ回路としては、従来、第4図に
示すものが用いられていた。
第4図は、ダイオードクランプ回路と称されるクランプ
回路である。第4図において、61,62.63がNP
N形トランジスタである。トランジスタ61のベースに
は、基準電源65が接続されている。トランジスタ61
のコレクタが電源端子64に接続される。トランジスタ
61のエミッタがコンデンサ66を介して入力端子67
に接続されると共に、トランジスタ62のベースに接続
される。
トランジスタ62のエミッタがトランジスタ63のベー
スに接続され、トランジスタ62のコレクタとトランジ
スタ63のコレクタが共通接続され、トランジスタ62
及び63によりダーリントン接続のエミッタフォロワト
ランジスタが構成される。トランジスタ62及び63の
コレクタ共通接続点が電源端子64に接続される。トラ
ンジスタ63のエミッタが電流源68を介して接地され
ると共に、トランジスタ63のエミッタから出力端子6
9が導出される。
トランジスタ61のベース・エミッタ間電圧をV111
1E&++基準電源65の電圧を■11とすると、トラ
ンジスタ61のエミッタの電圧■l□は、V12=Vl
l−VllE&+ となる。従って、入力端子67から供給される信号レベ
ルが電圧■1□より低い時には、トランジスタ61を流
れる電流によりコンデンサ66が充電され、トランジス
タ62のベースに加えられるレベルが電圧VI2まで引
き上げられる。入力端子67から供給される信号レベル
が電圧v1□より高い時には、トランジスタ61がカッ
トオフする。このため、コンデンサ66に蓄えられてい
た電荷がトランジスタ62.63のベース電流により徐
々に放電され、トランジスタ62のベースに加えられる
信号レベルが徐々に下げられる。
ダイオードクランプ回路は、コンデンサ66に対する充
電電流が太き(、放電電流が小さいため、クランプ電圧
よりも低いレベルの信号に対して瞬時にクランプがなさ
れ、クランプ電圧よりも高いレベルの信号に対する応答
は遅い。このようにして、入力端子67から供給される
ビデオ信号の同期信号中のシンクチップレベルは、電圧
■I□にクランプされてトランジスタ62に供給され、
出力端子69から取り出される。
上述のダイオードクランプ回路を用いた場合、垂直ブラ
ンキング区間の等化パルス部分で、第5図Bに示すよう
に、信号レベルの変動が生じるという問題点があった。
この信号レベルの変動は、コンデンサ66の容量が小さ
い場合に特に大きな変動となる。クランプ回路を集積回
路化する場合には、コンデンサ66の容量を大きくする
ことは困難である。従って、この問題点は、クランプ回
路を集積化する場合に大きな問題となる。
垂直ブランキング区間の等化パルス部分で発生する信号
レベルの変動は、以下のように説明される。
前述のように、トランジスタ61のエミッタの電圧VI
2は、 V+*=Vz  VllE&+       ・”・■
であり、トランジスタ62のベースに加えられるレベル
は、電圧VI!にクランプされる。トランジスタ61の
ベース・エミッタ間電圧■。6.は、V*t、bI= 
 <kT/ Q)  1M(I cb+  / I 、
  )・・・・・・@ で示される。0式において、qが電子の電荷、kがボル
ツマン定数、Tが絶対温度+Ie61がコレクタ電流、
Isが逆方向飽和電流である。従って0.0式より、ト
ランジスタ61のベース・エミッタ間電圧VIlt6I
は、トランジスタ61のコレクタ電流rcbI により
変化し、これにより、電圧■1□が変化し、クランプさ
れるレベルが変化する。
コレクタ電流I c61 は、第6図に示すように、コ
ンデンサ66に対する充電電流11と漏れ電流12であ
る。コンデンサ66に対する充電電流i。
は、入力信号のデユーティ比(Tg /TI )より変
化する。
つまり、第7図に示すように、入力端子67から供給さ
れる信号レベルがクランプ電圧V+Zより高いレベルに
ある時間T1では、トランジスタ6】がカントオフし、
コンデンサ66に蓄えられていた電荷が放電される。従
って、時間T、では、トランジスタ62のベースに加え
られるレベルが第7図に示すように、ΔvAだけ下降す
る。この電圧ΔVAは、放電電流を12.コンデンサ6
6の静電容量をCとすると、 ΔVA ” (I l /C> TI     ・・・
・・・@である。
入力端子67から供給される信号レベルが電圧Vtより
低いレベルとなる時間T2では、コンデンサ66に充電
電流が流れ、トランジスタ62のベースに加えられるレ
ベルが第7図に示すように、ΔV、たけ上昇する。この
電圧ΔV8は、充電電流を■2とすると、 ΔVm = (I t / C) Tz     ””
■である。時間T2では、電圧が下降した分だけ電圧が
上昇するので、 ΔvAモΔv3         ・・・・・・■であ
る。従って、 (It /C)TI = (It /C)Tzl、TI
 =1.T。
I + / I t −Tz / Tt     ””
@となる。[相]式より、充電電流1.は、デユーティ
比T z / T Iにより変化する。
垂直ブランキング区間では、第5図Aに示すように、垂
直同期パルスの前後に、デユーティ比(’rz /TI
 )の異なる等化パルスが3H分挿入されている。従っ
て、垂直ブランキング区間の等化パルスの部分でコンデ
ンサ66に対する充電電流■2が変化する。このため、
垂直ブランキング区間の等化パルスの部分でクランプ電
圧■12が変化し、信号レベルの変動が生じる。
コンデンサ66の静電容量が大きい場合には、0式より
ΔVAが小さいため、垂直ブランキング区間の等化パル
スで発生する信号レベルの変化は問題とならない。しか
し、集積回路内で実現できるコンデンサの容量は、数百
pFである。このようにコンデンサ66の静電容量が小
さい場合には、この信号レベルの変動は大きな問題とな
る。
そこで、第8図に示すように、コンデンサ66の一端を
スイッチ回路70を介し電流源72に接続し、スイッチ
回路70に端子71からクランプパルスを供給し、この
クランプパルスによりスイッチ回路70を制御してクラ
ンプ動作を行わせる同期クランプ回路を用いることが考
えられる。このクランプパルスは、第3図におけるスラ
イス回路54から取り出される同期信号により形成され
る。
ビデオ信号は、入力端子67から供給される。
第3図におけるスライス回路54からのクランプパルス
は、端子71から供給される。このクランプパルスがロ
ーレベルの間は、スイッチ回路70がオフしている。こ
のため、トランジスタ61とコンデンサ66とにより、
ダイオードクランプ回路の動作がなされている。
クランプパルスがハイレベルになるとスイッチ回路70
がオンする。このため、コンデンサ66の一端がスイッ
チ回路70を介して電流源72に接続される。これによ
り、入力信号が強力にクランプされ、出力端子69から
取り出される。
つまり、トランジスタ71のベースに加えられる電圧を
vo、トランジスタ71のベース・エミッタ間電圧をV
06.とすると、トランジスタ71のエミッタの電圧V
+Zは、 VI2=Vll   VllE61 となる。入力端子67から供給される信号レベルが電圧
■1□より低い時には、トランジスタ71を流れる電流
によりコンデンサ66が充電され、トランジスタ62の
ベースに加えられる信号レベルが電圧V1□まで引き上
げられる。入力端子67から供給される信号レベルが電
圧v1□より高い時には、トランジスタ61がカットオ
フする。このため、コンデンサ66に蓄えられていた電
荷が電流源72により放電され、トランジスタ62のベ
ースに加えられる信号レベルが電圧VI2まで引き下げ
られる。このように、コンデンサ66に対する放電電流
が電流源72により流されるので、信号電圧を引き下げ
る方向についても応答が早く、トランジスタ62のベー
スに加えられる信号レベルは電圧■1□にクランプされ
る。
電流源72の電流値I、。は、コンデンサ66の充電電
流に比べて十分大きい。従って、ハイレベルのクランプ
パルスが供給されている間にトランジスタ61を流れる
電流は、電流源72の電流値■1゜に略々等しく、一定
である。このため、前述の0式よりトランジスタ61の
ベース・エミッタ間電圧VBEb、は一定であり、デユ
ーティ比が変化してもクランプ電圧VI2が変動するこ
とがない。
〔発明が解決しようとする問題点〕
第8図に示す従来の同期クランプ回路では、スイッチ回
路70にクランプパルスを供給する必要がある。このク
ランプパルスは、第3図においてクランプ回路53の出
力からスライス回路54で形成される。つまり、スライ
ス回路54にはスライスレベルが設定されていて、クラ
ンプ回路53の出力がこのスライスレベルより低くなる
シンクチップ部分の出力に対応して同期信号が取り出さ
れ、クランプパルスが発生される。
第8図に示す従来の同期クランプ回路では、入力端子6
7からの信号が無信号になると、出力端子69から取り
出される出力は、コンデンサ66に蓄えられている電荷
によりスライスレベルより高(なり、同期信号が取り出
されず、クランプパルスが発生されない。このため、無
信号状態が続いた後に供給される入力信号に対して同期
クランプが行えないという問題点があった。
従って、この発明の目的は、無信号状態が続いた後に供
給される入力信号に対して確実にクランプ動作が行える
クランプ回路を提供することにある。
この発明の他の目的は、大容量のコンデンサを用いるこ
とがなく、集積化が容易なりランプ回路を提供すること
にある。
〔問題点を解決するための手段〕
この発明は、クランプされる入力信号が供給される入力
端子16と、一端が入力端子16に接続され他端がエミ
ッタフォロワトランジスタ17゜18を介して出力端子
20に接続されたコンデンサ15と、第1の基準電圧源
13と他端との間に接続された抵抗12とダイオード1
1とからなる直列回路と、ベースにクランプパルスが供
給され、コレクタが他端に接続されエミッタが第1の電
流s23に接続された第1のトランジスタ21と、ベー
スが第2の基準電圧源28に接続されエミッタが第1の
電流源23に接続された第2のトランジスタ22と、ベ
ースが第2の基準電圧源28に接続されコレクタが抵抗
12とダイオード11の接続点に接続されエミッタが第
2の電流源26に接続された第3のトランジスタ24と
、ベースにクランプパルスが供給されエミッタが第2の
電流源26に接続された第4のトランジスタ25と、出
力端子14と第1及び第4のトランジスタ21゜25の
ベースとの間に接続され入力信号中の同期信号に対応す
るクランプパルスを発生するスライス回路6とを有する
クランプ回路である。
〔作用〕
クランプパルスが供給され、トランジスタ21がオンす
ると、コンデンサ15の一端がトランジスタ21を介し
て電流源23に接続され、トランジスタ11.コンデン
サ15.電流源23により入力信号が一定レベルにクラ
ンプされる。入力信号が無信号になると、トランジスタ
24がオンし、抵抗12.トランジスタ24を介して電
流が流れる。これにより、出力レベルがクランプパルス
される。
〔実施例〕
以下、この発明の一実施例について図面を参照して説明
する。第2図は、この発明がVTRの同期分離回路に適
用された一例である。第2図において、1が入力端子を
示し、ビデオ信号が入力端子1からローパスフィルタ2
を介してクランプ回路3に供給される。クランプ回路3
には、スライス回路6により形成されたクランプパルス
が供給される。クランプ回路3により、ビデオ信号の同
期信号中のシンクチップ部分がクランプされる。
クランプ回路3の出力がリミッタ4.アンプ5を介して
スライス回路6に供給される。
スライス回路6には、スライスレベルが設定されている
。入力レベルがこのスライスレベルより低い時には、ス
ライス回路6からパルスが発生される。スライスレベル
は、クランプ後のビデオ信号のジンクチップ部分のレベ
ルより高く、ビデオ信号の他の信号部分より低(設定さ
れている。従って、シンクチップ部分の信号がスライス
回路6に供給されると、スライス回路6からパルスが発
生され、これにより同期信号が分離される。分離された
同期信号は、出力端子7から取り出されると共に、この
同期信号からクランプパルスが形成され、クランプパル
スがクランプ回路3に供給される。
クランプ回路3は、第1図に示すように構成される。第
1図において11がNPN形トランジスタを示し、トラ
ンジスタ11のベースが抵抗12を介して基準電′a1
3に接続される。トランジスタ11のコレクタが電源端
子14に接続される。
トランジスタ11のエミッタがコンデンサ15を介して
入力端子16に接続されると共に、トランジスタ17の
ベース及びトランジスタ21のコレクタに接続される。
トランジスタ17のエミッタがトランジスタ18のベー
スに接続され、トランジスタ17のコレクタがトランジ
スタ18のコレクタに接続され、トランジスタ17及び
18によりダーリントン接続のエミッタフォロワトラン
ジスタが構成される。
トランジスタ17及び18のコレクタが電源端子14に
一接続される。トランジスタ18のエミッタが電流源1
9を介して接地されると共に、トランジスタ18のエミ
ッタから出力端子20が導出される。
トランジスタ21及び22の互いのエミッタが共通接続
され、この共通接続点が電流値が1゜なる電流源23を
介して接地される。トランジスタ24及び25の互いの
エミッタが共通接続され、この共通接続点が電流値が1
.なる電流源26を介して接地される。トランジスタ2
1のベースとトランジスタ25のベー、スが共通接続さ
れ、この接続点からクランプパルスが供給される端子2
7が導出される。トランジスタ22のベースとトランジ
スタ24のベースが共通接続され、この接続点に直流電
源28が接続される。
トランジスタ22のコレクタが電源端子14に接続され
る。トランジスタ24のコレクタがトランジスタ11の
ベースと抵抗12との接続点に接続される。トランジス
タ25のコレクタが電R端子14に接続される。
ビデオ信号は、入力端子16から供給される。
第2図におけるスライス回路6からのクランプパルスは
、端子27から供給される。このクランプパルスがロー
レベルの間は、トランジスタ22及び24がオンし、ト
ランジスタ21及び25がオフしている。このため、ト
ランジスタ11とコンデンサエ5とにより、ダイオード
クランプ回路の動作がなされている。
クランプパルスがハイレベルになると、トランジスタ2
1及び25がオンし、トランジスタ22及び24がオフ
する。このため、コンデンサ15の一端がトランジスタ
21を介して電流源23に接続される。これにより、入
力信号が強力にクランプされ、出力端子20から取り出
される。
つまり、トランジスタ11のベースに加えられる電圧V
1.トランジスタ11のベース・エミッタ間電圧をVB
□とすると、トランジスタ11のエミッタの電圧V2は
、 Vz = V+ −VIEI        ””■と
なる。入力端子16から供給される信号レベルが電圧■
2より低い時には、トランジスタ11を流れる電流によ
りコンデンサ15が充電され、トランジスタ17のベー
スに加えられる信号レベルが電圧V2まで引き上げられ
る。入力端子16から供給される信号レベルが電圧V2
より高い時には、トランジスタ11がカットオフする。
このため、コンデンサ17に蓄えられていた電荷が電流
源23により放電され、トランジスタ17のベースに加
えられる信号レベルが電圧■2まで引き下げられる。こ
のように、コンデンサ15に対する放電電流が電流源2
3により流されるので、信号電圧を引き下げる方向つい
ても応答が早く、トランジスタ17のベースに加えられ
る信号レベルは電圧■2にクランプされる。
電流源23の電流値■。は、コンデンサ15の充電電流
に比べて十分大きい。従って、ハイレベルのクランプパ
ルスが供給されている間にトランジスタ11を流れる電
流は、電流源23の電流値I0に略々等しく、一定であ
る。このため、トランジスタ11のベース・エミッタ間
電圧Vllt+ は一定であり、デユーティ比が変化し
てもクランプ電圧■2が変動することがない。
入力端子16からの信号が無信号になると、同期信号が
検出されなくなる。このため、クランプパルスがローレ
ベルとなり、トランジスタ22及び24がオンする。こ
の時、トランジスタ24がオンしているので、基準電源
13から抵抗12゜トランジスタ24を介して電流が流
れる。従って、トランジスタ11のエミッタの電圧v2
 ′は、V、’=V、−ItR−Vs+ti”・・・”
■となる。0式において、Rが抵抗12の抵抗値を示し
、■1.′がほとんど電流が流れない時のトランジスタ
11のベース・エミッタ間電圧を示す。
前述の0式より、クランプパルスがハイレベルの時には
、トランジスタ11のエミッタの電圧V2は、 Vz”V+   VIIE+ である。従って、I、 Rの値を適当に設定し、v、=
v2 ′ となるようにすれば、無信号時にトランジスタ17のベ
ースに加えられるレベルとクランプパルスが供給された
時のトランジスタ17のベースに加えられるレベルとが
一致する。従って、このように1.Rの値を設定すれば
、無信号時にスライス回路6からクランプパルスが発生
され、このクランプパルスによりトランジスタ21がオ
ンするものとなる。これにより、無信号状態が続いても
、コンデンサ15の一端がトランジスタ21を介して電
流源23に接続される。従って、無信号状態が続いた後
に供給される信号に対して、確実にクランプが行える。
〔発明の効果〕
この発明に依れば、入力端子16からの信号が無信号に
なると、出力端子20から取り出される信号レベルがス
ライス回路6のスライスレベル以下となる。このため、
無信号状態においても、クランプパルスが発生される。
従って、無信号状態が続いた後に供給される信号に対し
ても、確実にクランプが行える。
また、 この発明に依れば、コンデンサ15として小容
量のものを用いることができるので、集積化が容易であ
る。
【図面の簡単な説明】
第1図はこの発明の一実施例の接続図、第2図はこの発
明がVTRの同期分離回路に適用された一例のブロック
図、第3図は従来のVTRの同期分離回路の一例のブロ
ック図、第4図は従来のクランプ回路の一例のブロック
図、第5図は従来のクランプ回路の一例の説明に用いる
波形図、第6図は従来のクランプ回路の説明に用いる接
続図、第7図は従来のクランプ回路の一例の説明に用い
る波形図、第8図は従来のクランプ回路の他の例の接続
図である。 図面における主要な符号の説明 6:スライス回路、11:トランジスタ、16:入力端
子、17.18:エミッタフォロワトランジスタ、20
:出力端子、21,22,24゜25ニスイツチング用
のトランジスタ。 代理人   弁理士 杉 浦 正 知 −偵;施イ判り播きや−50 第1図 同期分* 1t+ ’誇1;迩−屑コ木h−イ列第2図 第5図 1東/)同期クランプ回訃 第8図

Claims (1)

    【特許請求の範囲】
  1. クランプされる入力信号が供給される入力端子と、一端
    が該入力端子に接続され他端がエミッタフォロワトラン
    ジスタを介して出力端子に接続されたコンデンサと、第
    1の基準電圧源と上記他端との間に接続された抵抗とダ
    イオードとからなる直列回路と、ベースにクランプパル
    スが供給され、コレクタが上記他端に接続されエミッタ
    が第1の電流源に接続された第1のトランジスタと、ベ
    ースが第2の基準電圧源に接続されエミッタが上記第1
    の電流源に接続された第2のトランジスタと、ベースが
    上記第2の基準電圧源に接続されコレクタが上記抵抗と
    上記ダイオードの接続点に接続されエミッタが第2の電
    流源に接続された第3のトランジスタと、ベースに上記
    クランプパルスが供給されエミッタが上記第2の電流源
    に接続された第4のトランジスタと、上記出力端子と上
    記第1及び第4のトランジスタのベースとの間に接続さ
    れ上記入力信号中の同期信号に対応するクランプパルス
    を発生するスライス回路とを有するクランプ回路。
JP1622585A 1985-01-30 1985-01-30 クランプ回路 Granted JPS61174882A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1622585A JPS61174882A (ja) 1985-01-30 1985-01-30 クランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1622585A JPS61174882A (ja) 1985-01-30 1985-01-30 クランプ回路

Publications (2)

Publication Number Publication Date
JPS61174882A true JPS61174882A (ja) 1986-08-06
JPH0582783B2 JPH0582783B2 (ja) 1993-11-22

Family

ID=11910594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1622585A Granted JPS61174882A (ja) 1985-01-30 1985-01-30 クランプ回路

Country Status (1)

Country Link
JP (1) JPS61174882A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104584A (ja) * 1986-10-21 1988-05-10 Pioneer Electronic Corp ビデオ信号再生装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104584A (ja) * 1986-10-21 1988-05-10 Pioneer Electronic Corp ビデオ信号再生装置

Also Published As

Publication number Publication date
JPH0582783B2 (ja) 1993-11-22

Similar Documents

Publication Publication Date Title
JP2005151777A (ja) チャージポンプ回路およびアンプ
JPS5833751B2 (ja) 同期信号分離回路
KR100642699B1 (ko) 앰프
JPS61174882A (ja) クランプ回路
US4415869A (en) Sawtooth generator switchable between a free-running state or a synchronizable state
JPS5950126B2 (ja) 自動利得制御回路
JPS61174881A (ja) クランプ回路
US5463350A (en) Biasing circuit of an amplifier
JPS61174883A (ja) クランプ回路
JPS61234175A (ja) クランプ回路
KR100240326B1 (ko) 수직 동기화 분리기
JP2815865B2 (ja) 同期信号分離回路
JPS5947396B2 (ja) ホ−ルド回路
EP0107205B1 (en) Gate pulse generating circuit and color television receiver
JPH04162876A (ja) 同期処理回路
US5126591A (en) Electronic comparator device with hysteresis
EP0409322A1 (en) Filter circuit comprising an amplifier and a capacitor
JPH0134455Y2 (ja)
JPS6129188B2 (ja)
KR900006815Y1 (ko) Vcr의 영상출력시 멜로디 자동 차단회로
JPH0441660Y2 (ja)
KR890005750Y1 (ko) 동기레벨 보정회로
KR900000709Y1 (ko) 수평동기 신호 분리회로
JPH08204994A (ja) クランプ回路およびそれを用いた同期分離回路
EP0700200A2 (en) Video sync tip clamp circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees