JPH0441660Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案はテレビジヨン受像機に使用する垂直同
期分離回路に関し、特に垂直同期信号の幅のせま
い信号に対しても安定に同期分離できる垂直同期
分離回路を提供するものである。

〔従来の技術〕

第２図に従来例を示す。複合映像信号入力端子
１にコンデンサ２と抵抗４が接続され、コンデン
サ２の他端は抵抗３を介してトランジスタ５のエ
ミツタと抵抗４の他端とに接続される。トランジ
スタ５のベースはバイアス電圧が供給されるバイ
アス端子２２に接続され、コレクタはダイオード
６，７を介して電源端子２２に接続されると共に
抵抗８とトランジスタ１０のベースとに接続され
る。抵抗８の他端はトランジスタ１０のエミツタ
に接続されると共に抵抗９を介して電源端子２６
に接続される。トランジスタ１０のコレクタは、
エミツタが抵抗１２を介して接地されたトランジ
スタ１１のコレクタとベースに、またエミツタが
抵抗１３を介して接地されたトランジスタ１４の
ベースに夫々接続される。トランジスタ１４のコ
レクタはコンデンサ２１を介して接地されると共
に、トランジスタ１５のコレクタとコンパレータ
２３とに接続される。トランジスタ１５のベース
はバイアス端子１９に、エミツタは抵抗１６を介
して電源端子２６に接続される。コンパレータ２
３の他の入力端子２４にはコンパレータ２３のス
レツシヨルドを与える電圧が供給され、出力信号
は出力端子２５から選られる。

次に第２図の動作説明を行う。端子１に信号映
像信号が入力され、同期信号入力期間のみトラン
ジスタ５が導通し、これに伴いダイオード６，７
およびトランジスタ１０が導通し複合同期信号が
同期分離される。ここで、抵抗８をR₈，抵抗９
もR₉，トランジスタ１０に流れる電流をI₁とする
と、I₁は、 I₁＝V_BE(7)／R₉−V_BE(10)／R₈ で与えられる。

説明を簡単にするためカレントミラーを構成す
る抵抗１２，１３の抵抗値を等しく、トランジス
タ１１と１４のエミツタ面積を等しいとすると、
同期信号に比例した電流I₁がトランジスタ１１に
流れ、トランジスタ１４のコレクタにとり出され
る。定電流源を構成するトランジスタ１５および
抵抗１６に流れる電流をI₂とすると、同期信号が
入つていない場合には定電流I₂によりコンデンサ
２１は充電され、同期信号入力時には、同期信号
に比例した電流I₁と定電流I₂の差電流によりコン
デンサ２１は放電する。ここで、放電電圧をE₀，
同期信号の巾を△Ｔ、コンデンサ２１の値をＣと
すると、放電電圧E₀は E₀＝（I₁−I₂）／Ｃ・△Ｔ ……(1) で与えられる。

以上のようにコンデンサ２１への充放電により
周波数分離を行い、複合同期信号から垂直同期信
号を分離する。

まず、正規の幅の垂直同期信号が入力された場
合について各部の波形を第３図に示す。第３で、
(イ)は同期分離された複合同期信号（垂直同期信号
の幅をT₁で示す）を、(ロ)にコンデンサ２１の積
分波形を、(ハ)にコンパレータの出力波形を夫々示
す。

コンパレータ２３のシレツシヨルドを与え入力
端２４に供給されるバイアス源の電位をV_thとす
ると、第３図ロの点線に示すように正規の幅の信
号では水平同期信号の幅に対して垂直同期信号の
幅は５倍以上あるため、垂直同期信号入力時の放
電電圧E₀は水平同期信号入力時に比べ大きくな
り、この結果、コンパレータ２３のスレツシヨル
ドをこえてコンパレータ２３の出力２５に第３図
ハの点線で示す垂直同期信号が取り出される。

〔考案が解決しようとする問題点〕

ところでVTRのダビング防止を目的とするテ
ープにおいては、第３図イの実線（見やすくする
ため斜線を引き、垂直同期信号をT₂で示す）で
示したように、垂直同期信号の幅が正規の信号の
幅に対して約1/3位の信号となつている場合があ
る。この様な信号に対して上述した従来例では、
第３図ロに実線で示すように垂直同期信号入力時
しかコンデンサは放電されずにコンパレータのス
レツシヨルドV_thまで電位が下がらないうちに充
電され、垂直同期信号を取りだすことができな
い。

垂直同期信号を取りだすために、トランジスタ
１０に流れる電流I₁を大きくまたは、トランジス
タ１５を流れる電流I₂を小さくすると、今度は同
期分離感度が上がり耐ノイズ性能が悪くなつてし
まう。

このように、上述した従来の垂直同期分離回路
では、幅のせまい垂直同期信号を周波数分離する
ことができないという欠点がある。

〔問題点を解決するための手段〕

上述した従来の問題点を解決するため、本考案
は、複合同期信号を分離し複合同期信号に比例す
る電流を流す電流源と、この電流源とカレントミ
ラー回路を介して接続され、抵抗およびトランジ
スタで構成された定電流源と、他端が接地され前
記定電流源からの電流により充電され前記電流源
と前記定電源からの電流の差電流により放電され
るコンデンサと、このコンデンサの端子電圧を入
力とし設定されたしきい値と比較して垂直同期信
号が取り出されるコンパレータとを備えた垂直同
期分離回路において、垂直同期期間に相当するパ
ルス幅のパルスが入力される期間だけ前記定電流
源を流れる電流を減少させる回路が前記定電流源
の抵抗に並列に設けられたことを特徴とする。パ
ルス発生器は、垂直パルス水平パルスを分周して
発生させるカウントダウン方式では容易に発生さ
せることができる。

〔実施例〕

第１図に本考案の一実施例を示す。

従来例と同一部分は同符号をつけて説明を省略
する。第１図に示した回路は、トランジスタ１７
および抵抗１８をさらに有し、トランジスタ１７
のエミツタは電源端子２６に接続され、そのベー
スはパルス入力端子２０に接続され、コレクタは
抵抗１８を介してトランジスタ１５のエミツタと
抵抗１６との接続点に接続される。

次に第１図の動作説明を行う。複合映像信号が端
子１に入力され、第４図イに実線で示す垂直同期
信号の幅のせまい複合同期信号が同期分離され、
これに比例した電流I₁が従来例と同様にトランジ
スタ１４のコレクタから取り出される。また、パ
ルス入力端子２０には第４図ロに示す垂直同期期
間に相当するパルス幅を有するパルスが入力さ
れ、その結果垂直同期期間トランジスタ１７は導
通しないため、定電流源を構成するトランジスタ
１５の電流I₂は減少する。したがつて、水平同期
信号に対してはコンデンサ２１における積分波形
は従来例と変わらないが、垂直同期信号に対して
は(1)式からもわかるように、定電流I₂が減少する
ため放電電圧E₀は大きくなるとともに垂直同期
信号が入力されない期間定電流I₂による充電電圧
は少なくなり、コンデンサ２１の電位が上がりき
らないうちに次の垂直同期パルスが入力され、コ
ンパレータのスレツシヨルドV_thに達する。

つまり、垂直同期期間では同期分離感度は上が
り、コンデンサの積分波形は第４図ハの実線で示
すような波形となり、コンパレータの出力は第４
図ニの実線で示すような波形となり、垂直同期信
号が取り出される。

〔考案の効果〕 以上説明したように本考案による垂直同期分離
回路は定電流源を構成するトランジスタ１５の電
流を垂直同期期間減少させることにより、垂直同
期分離感度を上げ、垂直同期信号の幅のせまい信
号に対しても安定に垂直同期信号を取り出せる効
果がある。

また、第４図ハ及びニの点線で示すように正規
の幅を有する垂直同期信号に関しても全く問題は
なく、耐ノイズ性能を悪くすることもない。

【図面の簡単な説明】

第１図は本考案の一実施例を示す回路図、第２
図は従来例を示す回路図、第３図は第２図の動作
説明に用いる波形図、第４図は第１図の動作説明
に用いる波形図を示す。 １は複合映像信号入力端子、２，２１はコンデ
ンサ、３，４，８，９，１２，１３，１６，１８
は抵抗、５，１０，１１，１４，１５，１７はト
ランジスタ、６，７はダイオード、１９，２２，
２４はバイアス端子、２０はパルス入力端子、２
６は電源端子、２３はコンパレータ、２５は出力
端子。

Claims (1)

1. 【実用新案登録請求の範囲】 複合同期信号を分離し複合同期信号に比例する
   電流を流す電流源と、 この電流源とカレントミラー回路を介して接続
   され、抵抗およびトランジスタで構成された定電
   流源と、 他端が接地され前記定電流源からの電流により
   充電され前記電流源と前記定電流源からの電流の
   差電流により放電されるコンデンサと、 このコンデンサの端子電圧を入力とし設定され
   たしきい値と比較して垂直同期信号が取り出され
   るコンパレータと を備えた垂直同期分離回路において、 垂直同期期間に相当するパルス幅のパルスが入
   力される期間だけ前記定電流源を流れる電流を減
   少させる回路が前記定電流源の抵抗に並列に設け
   られた ことを特徴とする垂直同期分離回路。