JPS61176135A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61176135A JPS61176135A JP60016935A JP1693585A JPS61176135A JP S61176135 A JPS61176135 A JP S61176135A JP 60016935 A JP60016935 A JP 60016935A JP 1693585 A JP1693585 A JP 1693585A JP S61176135 A JPS61176135 A JP S61176135A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- well
- region
- conductivity type
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は冗長部切断用のヒユーズを有する半導体装置に
係り、特にヒユーズ溶断部の電流リークを防止するヒユ
ーズ配役部構造に関する。
係り、特にヒユーズ溶断部の電流リークを防止するヒユ
ーズ配役部構造に関する。
半導体集積回路装置（ＩＣ）においては、機能変更及び
不良救済等の目的により冗長回路が具備せしめられ、こ
れら冗長回路の切り離しには、大電流を流すことによっ
て容易に溶断することが可能な導電膜よりなるヒユーズ
が用いられる。
不良救済等の目的により冗長回路が具備せしめられ、こ
れら冗長回路の切り離しには、大電流を流すことによっ
て容易に溶断することが可能な導電膜よりなるヒユーズ
が用いられる。
また該ヒユーズは、アナログＩＣにおいてオペアンプ等
のゲインを調節するために設けられる帰還抵抗を調節す
る際等にも多く用いられる。
のゲインを調節するために設けられる帰還抵抗を調節す
る際等にも多く用いられる。
かかるヒユーズにおいて、溶断後肢ヒユーズの溶断部に
生ずる電流リークはこれらＩＣの性能に大きな悪影響を
及ぼすので、溶断部の絶縁性を高めるヒユーズ構造が要
望されている。
生ずる電流リークはこれらＩＣの性能に大きな悪影響を
及ぼすので、溶断部の絶縁性を高めるヒユーズ構造が要
望されている。
上記導電膜ヒユーズで最も多用されているのは、多結晶
シリコン膜を溶断材料に用いた多結晶シリコン・ヒユー
ズである。
シリコン膜を溶断材料に用いた多結晶シリコン・ヒユー
ズである。
該ヒユーズは通常フィールド絶縁膜上に配設される。
第４図は従来の多結晶シリコン・ヒユーズを示す模式平
面図（ａ）及びそのＡ−Ａ矢視模式断面図（ｂ）。
面図（ａ）及びそのＡ−Ａ矢視模式断面図（ｂ）。
Ｂ−Ｂ矢視断面図（Ｃ）である。
同図において、１は例えばｎ形シリコン基板、２はフィ
ールド酸化膜、３は多結晶シリコン・ヒユーズ、３ｍは
被溶断部、３ａ及び３ｂは配線接続部、４は層間絶縁膜
、５は配線コンタクト窓、６ａ及び６ｂはアルミニウム
配線、７はカバー絶縁膜、８は溶断用開孔を示す。
ールド酸化膜、３は多結晶シリコン・ヒユーズ、３ｍは
被溶断部、３ａ及び３ｂは配線接続部、４は層間絶縁膜
、５は配線コンタクト窓、６ａ及び６ｂはアルミニウム
配線、７はカバー絶縁膜、８は溶断用開孔を示す。
上記ヒユーズを形成するに際しては、フィールド酸化膜
２上に多結晶シリコン・ヒユーズ３のパターンを形成し
、該ヒユーズ・パターンに高濃度に不純物（例えば燐及
び砒素等）をイオン注入して該ヒユーズ・パターンに高
導電性を付与した後、その上に眉間絶縁膜４を形成し、
該層間絶縁膜４に配線コンタクト窓５を形成し、該眉間
絶縁膜４上に該コンタクト窓５で多結晶シリコン・ヒユ
ーズ３パターンに接するアルミニウム配線６ａ及び６ｂ
を形成し、その上にカバー絶縁膜７を形成し、しかる後
コントロール・エツチング手段によりカバー絶縁膜７及
び層間絶縁膜４を貫いてヒユーズ３の被溶断部３ｍが表
出される溶断用開孔８が形成される。
２上に多結晶シリコン・ヒユーズ３のパターンを形成し
、該ヒユーズ・パターンに高濃度に不純物（例えば燐及
び砒素等）をイオン注入して該ヒユーズ・パターンに高
導電性を付与した後、その上に眉間絶縁膜４を形成し、
該層間絶縁膜４に配線コンタクト窓５を形成し、該眉間
絶縁膜４上に該コンタクト窓５で多結晶シリコン・ヒユ
ーズ３パターンに接するアルミニウム配線６ａ及び６ｂ
を形成し、その上にカバー絶縁膜７を形成し、しかる後
コントロール・エツチング手段によりカバー絶縁膜７及
び層間絶縁膜４を貫いてヒユーズ３の被溶断部３ｍが表
出される溶断用開孔８が形成される。
かかる方法で上記ヒユーズを形成した場合、多結晶シリ
コン・ヒユーズ３のパターンに高濃度に不純物をイオン
注入する際該ヒユーズ・パターン近傍のフィールド酸化
膜２にも不純物が高濃度に注入されてそのエツチング・
レートが向上すること、及び開孔形成の際のコントロー
ル・エツチングにおいてカバー絶縁膜７２層間絶縁膜４
及びフィールド酸化膜２の間に選択性がないこと、及び
エツチング・レートの基板面内の分布等によって、溶断
用開孔８の底面が点線９で図示するようにフィールド酸
化膜２中に深く食い込み、極端な場合はシリコン基板１
面が表出する場合がある。
コン・ヒユーズ３のパターンに高濃度に不純物をイオン
注入する際該ヒユーズ・パターン近傍のフィールド酸化
膜２にも不純物が高濃度に注入されてそのエツチング・
レートが向上すること、及び開孔形成の際のコントロー
ル・エツチングにおいてカバー絶縁膜７２層間絶縁膜４
及びフィールド酸化膜２の間に選択性がないこと、及び
エツチング・レートの基板面内の分布等によって、溶断
用開孔８の底面が点線９で図示するようにフィールド酸
化膜２中に深く食い込み、極端な場合はシリコン基板１
面が表出する場合がある。
このような場合第５図に同一符号を用いて示す溶断後の
模式側断面図のように、溶融して垂れ下がった多結晶シ
リコシ層１０３ａ及び１０３ｂがシリコン基板ｌに直に
接触し、該シリコン基板ｌを介してヒユーズ３の溶融端
部３ｍＡ、３ｍ１間に電流通路Ｉｔが形成され、該ヒユ
ーズの切断が不完全になるという問題を生ずる。
模式側断面図のように、溶融して垂れ下がった多結晶シ
リコシ層１０３ａ及び１０３ｂがシリコン基板ｌに直に
接触し、該シリコン基板ｌを介してヒユーズ３の溶融端
部３ｍＡ、３ｍ１間に電流通路Ｉｔが形成され、該ヒユ
ーズの切断が不完全になるという問題を生ずる。
又図示しないがたとえ基板面が露出しないでも、ヒユー
ズ近傍のフィールド酸化膜が非常に薄くなっているため
に、溶断に際しての熱衝撃によって該フィールド酸化膜
に生ずるクランク或いは該フィールド酸化膜のピンホー
ル等を介し、基板を通じてヒユーズの溶融端部間に電流
リークを生じ、該ヒユーズが配設されるＩＣの性能が損
なわれるという問題が生じていた。
ズ近傍のフィールド酸化膜が非常に薄くなっているため
に、溶断に際しての熱衝撃によって該フィールド酸化膜
に生ずるクランク或いは該フィールド酸化膜のピンホー
ル等を介し、基板を通じてヒユーズの溶融端部間に電流
リークを生じ、該ヒユーズが配設されるＩＣの性能が損
なわれるという問題が生じていた。
上記問題点は、一導電型半導体基板上に絶縁膜を介して
形成されたヒユーズを有し、該半導体基板における該ヒ
ユーズの下部に当たる領域にフローティングな反対導電
型ウェル領域が配設され、且つ該ウェル領域内における
該ヒユーズ端部の下部領域に選択的にフローティングな
一導電型不純物領域が設けられてなる本発明による半導
体装置によって解決される。
形成されたヒユーズを有し、該半導体基板における該ヒ
ユーズの下部に当たる領域にフローティングな反対導電
型ウェル領域が配設され、且つ該ウェル領域内における
該ヒユーズ端部の下部領域に選択的にフローティングな
一導電型不純物領域が設けられてなる本発明による半導
体装置によって解決される。
即ち本発明の半導体装置においてはヒユーズを基板と反
対導電型のフローティングなウェル上に絶縁膜を介して
形成し、且つ該反対導電型ウェル領域内における該ヒユ
ーズの一端部若しくは両端部の下部領域にフローティン
グな独立の一導電型不純物領域を設けることによって、
該ウェルと一導電型不純物領域間の接合に形成される電
位障壁及びウェルと基板間の接合に形成される電位障壁
によって、ヒユーズの再溶融端部が半導体面に接した際
該ウェルを通じヒユーズの再溶融端部間に電流が流れる
こと、及びヒユーズの再溶融端部若しくは一溶融端部が
半導体面に接触した際ヒユーズの溶融端部と基板間に電
流が流れることを阻止するものである。
対導電型のフローティングなウェル上に絶縁膜を介して
形成し、且つ該反対導電型ウェル領域内における該ヒユ
ーズの一端部若しくは両端部の下部領域にフローティン
グな独立の一導電型不純物領域を設けることによって、
該ウェルと一導電型不純物領域間の接合に形成される電
位障壁及びウェルと基板間の接合に形成される電位障壁
によって、ヒユーズの再溶融端部が半導体面に接した際
該ウェルを通じヒユーズの再溶融端部間に電流が流れる
こと、及びヒユーズの再溶融端部若しくは一溶融端部が
半導体面に接触した際ヒユーズの溶融端部と基板間に電
流が流れることを阻止するものである。
かくてヒユーズ溶断用の開孔を形成する際の製造条件の
ばらつきによって、該開孔底部に半導体面が表出したり
、又は該開孔底部の絶縁膜厚が極度に薄くなった際にも
、該ヒユーズの溶融端部と半導体基板間或いはヒユーズ
の再溶融端部間の電流リークはな（なるので、該半導体
装置の性能劣化は防止される。
ばらつきによって、該開孔底部に半導体面が表出したり
、又は該開孔底部の絶縁膜厚が極度に薄くなった際にも
、該ヒユーズの溶融端部と半導体基板間或いはヒユーズ
の再溶融端部間の電流リークはな（なるので、該半導体
装置の性能劣化は防止される。
以下本発明を図示実施例により、具体的に説明する。
第１図は本発明に係わるヒユーズ部構造の一実施例を示
す模式平面図（ａｌ及びそのＡ−Ａ矢視断面図（ｂｌ、
第２図は同溶断後の状態を示す模式側断面図、第３図は
ヒユーズ部構造の他の一実施例を示す模式側断面図であ
る。
す模式平面図（ａｌ及びそのＡ−Ａ矢視断面図（ｂｌ、
第２図は同溶断後の状態を示す模式側断面図、第３図は
ヒユーズ部構造の他の一実施例を示す模式側断面図であ
る。
全図を通じ同一対象物は同一符号で示す。
本発明に係わるヒユーズ部構造の一実施例を示す第１図
において、１は例えばキャリア濃度１０１５ｅｌｌｌ
−’程度のｎ形シリコン基板、２は厚さ６０００〜８０
０ＱＡ程度のフィールド酸化膜、３は多結晶シリコン・
ヒユーズ、３ｍは被溶断部、３ａ及び３ｂは配線接続部
、４は燐珪酸ガラス（ＰＳＧ）等よりなる眉間絶縁膜、
５は配線コンタクト窓、６ａ及び６ｂはアルミニウム配
線、７はＰＳＧ等よりなるカバー絶縁膜、８は溶断用開
孔、１０は例えばキャリア濃度１０”−１０”ｃｍ−３
，深さ３〜４μｍ程度のｐウェル、１１は例えばキャリ
ア濃度ＩＱ”ａｍ−’。
において、１は例えばキャリア濃度１０１５ｅｌｌｌ
−’程度のｎ形シリコン基板、２は厚さ６０００〜８０
０ＱＡ程度のフィールド酸化膜、３は多結晶シリコン・
ヒユーズ、３ｍは被溶断部、３ａ及び３ｂは配線接続部
、４は燐珪酸ガラス（ＰＳＧ）等よりなる眉間絶縁膜、
５は配線コンタクト窓、６ａ及び６ｂはアルミニウム配
線、７はＰＳＧ等よりなるカバー絶縁膜、８は溶断用開
孔、１０は例えばキャリア濃度１０”−１０”ｃｍ−３
，深さ３〜４μｍ程度のｐウェル、１１は例えばキャリ
ア濃度ＩＱ”ａｍ−’。
深さ３０００人程度ＯＲ型不純物領域を示す。
同図に示すように本発明のヒユーズ部構造においては、
ヒューズ３下部の例えばｎ型シリコン基板１面に該ヒユ
ーズ３の下部領域を包含するフローティングな基板と反
対導電型のウェル即ちｐウェル１０が配設され、且つ該
ｐウェル１０におけるヒユーズ３の被溶断部における一
端部例えば配線接続部３ａに寄った側の下部領域に選択
的にフローティングな該ウェル１０と反対導電型の不純
物領域即ちｎ型不純物領域１１が形成される。なお該フ
ローティングなｎ型不純物領域１１のヒユーズ他端側の
端面ばヒユーズ被溶断部３ｍの中央部付近に位置せしめ
られる。また該ｎ型不純物領域１１の幅はヒユーズ被溶
断部３ｍの幅の少なくとも３倍程度に形成される。
ヒューズ３下部の例えばｎ型シリコン基板１面に該ヒユ
ーズ３の下部領域を包含するフローティングな基板と反
対導電型のウェル即ちｐウェル１０が配設され、且つ該
ｐウェル１０におけるヒユーズ３の被溶断部における一
端部例えば配線接続部３ａに寄った側の下部領域に選択
的にフローティングな該ウェル１０と反対導電型の不純
物領域即ちｎ型不純物領域１１が形成される。なお該フ
ローティングなｎ型不純物領域１１のヒユーズ他端側の
端面ばヒユーズ被溶断部３ｍの中央部付近に位置せしめ
られる。また該ｎ型不純物領域１１の幅はヒユーズ被溶
断部３ｍの幅の少なくとも３倍程度に形成される。
なお上記構造は、ヒユーズ３の内部回路に接続される側
の一端部に中電位が印加される場合の例である。
の一端部に中電位が印加される場合の例である。
上記実施例の構造において、溶断用開孔８形成に際して
エツチングが過度に進み、例えば溶断用開孔８の底部に
半導体面が表出した場合のヒユーズ３溶断後の状態を示
したのが第２図である。
エツチングが過度に進み、例えば溶断用開孔８の底部に
半導体面が表出した場合のヒユーズ３溶断後の状態を示
したのが第２図である。
このような場合同図に示すように上記実施例の構造にお
いては、溶断によって該ヒユーズの接地側溶融端部３ｍ
、から垂れ下がった多結晶シリコン層１０３ｂはｐ型ウ
ェル１０上に、また中電位が印加される内部回路に接続
される側の溶融端部３ｍｍから垂れ下がった多結晶シリ
コン層１０３ａはｎ型不純物領域１１上に接触する。従
って該溶融端部が接触する半導体を介し、中電位が印加
される内部回路に接続される側の溶融端部３ｍＡから接
地側溶融端部３ｍ、及び基板１に流れるリーク電流はｎ
型不純物領域とｐウェル間の接合部に、印加される逆バ
イアスによって形成される電位障壁によって阻止される
。
いては、溶断によって該ヒユーズの接地側溶融端部３ｍ
、から垂れ下がった多結晶シリコン層１０３ｂはｐ型ウ
ェル１０上に、また中電位が印加される内部回路に接続
される側の溶融端部３ｍｍから垂れ下がった多結晶シリ
コン層１０３ａはｎ型不純物領域１１上に接触する。従
って該溶融端部が接触する半導体を介し、中電位が印加
される内部回路に接続される側の溶融端部３ｍＡから接
地側溶融端部３ｍ、及び基板１に流れるリーク電流はｎ
型不純物領域とｐウェル間の接合部に、印加される逆バ
イアスによって形成される電位障壁によって阻止される
。
なお上記ｐウェル内にフローティングなｎ型不純物領域
のみを形成する構造において、内部回路に接続される側
のヒユーズ溶融端部に一電位が印加される場合には該ヒ
ユーズの接地側溶融端部の下部領域にフローティングな
ｎ型不純物領域を設ければ良い。即ちフローティングな
ｎ型不純物領域とｐウェル領域間の接合には逆バイアス
が印加されるようにｎ型不純物領域の配置を考慮しなけ
ればならない。
のみを形成する構造において、内部回路に接続される側
のヒユーズ溶融端部に一電位が印加される場合には該ヒ
ユーズの接地側溶融端部の下部領域にフローティングな
ｎ型不純物領域を設ければ良い。即ちフローティングな
ｎ型不純物領域とｐウェル領域間の接合には逆バイアス
が印加されるようにｎ型不純物領域の配置を考慮しなけ
ればならない。
第３図はウェル領域１０内におけるヒユーズ３の再溶融
端部３ｍａ及び３ｍｍの下部領域に互いに離れた独立の
フローティングなｎ型不純物領域１１ａ及びｌｌｂをそ
れぞれ設けた例である。
端部３ｍａ及び３ｍｍの下部領域に互いに離れた独立の
フローティングなｎ型不純物領域１１ａ及びｌｌｂをそ
れぞれ設けた例である。
この構造においてはどちらの溶融端部に＋、−何れの電
位が印加された場合でも、ｎ型不純物領域ＩＬａ若しく
はｌｌｂとｐウェルＩＯ間の接合の中、逆バイアスが印
加されるどちらかの接合部の電位障壁によりリーク電流
の阻止がなされる。
位が印加された場合でも、ｎ型不純物領域ＩＬａ若しく
はｌｌｂとｐウェルＩＯ間の接合の中、逆バイアスが印
加されるどちらかの接合部の電位障壁によりリーク電流
の阻止がなされる。
以上実施例に示した構造は、基板、ウェル及びウェル内
に設ける不純物領域を総て上記実施例と反対の導電型で
形成しても良い。
に設ける不純物領域を総て上記実施例と反対の導電型で
形成しても良い。
またヒユーズ材料は上記多結晶シリコンに限らない。
そして一般に多く用いられている０ＭＯ３構造の半導体
ＩＣにおいて、上記ヒユーズ下部のウェルはトランジス
タの形成されるウェルと同時に形成され、ウェル内の不
純物領域は基板側のチャネル・ストッパと同時に形成さ
れるので、上記ヒユーズ配設構造を用いることによって
製造工程が複雑化することはない。
ＩＣにおいて、上記ヒユーズ下部のウェルはトランジス
タの形成されるウェルと同時に形成され、ウェル内の不
純物領域は基板側のチャネル・ストッパと同時に形成さ
れるので、上記ヒユーズ配設構造を用いることによって
製造工程が複雑化することはない。
以上説明のように本発明によればヒユーズの再溶融端部
間及びヒユーズ溶融端部と半導体基板間の電流リークは
防止される。従って本発明は冗長部切断用のヒユーズを
有する半導体集積回路装置の製造歩留り及び信顛性の向
上に有効である。
間及びヒユーズ溶融端部と半導体基板間の電流リークは
防止される。従って本発明は冗長部切断用のヒユーズを
有する半導体集積回路装置の製造歩留り及び信顛性の向
上に有効である。
第１図は本発明に係わるヒユーズ部構造の一実施例を示
す模式平面図（ａ）及びそのＡ−Ａ矢視断面図（ｂ）、 第２図は同実施例の溶断後の状態を示す模式側断面図、 第３図は本発明に係わるヒユーズ部構造の他の一実施例
を示す模式側断面図、 第４図は従来のヒユーズを示す模式平面図（ａ）及びそ
のＡ−Ａ矢視模式断面図（ｂ）、Ｂ−Ｂ矢視断面図（Ｃ
）、 第５図は従来のヒユーズの溶断後の状態を示す模式側断
面図である。 図において、 ■はｎ形シリコン基板、− ２はフィールド酸化膜、 ３は多結晶シリコン・ヒユーズ、 ３ｍは被溶断部、 ３ａ及び３ｂは配線接続部、 ４は眉間絶縁膜、 ５は配線コンタクト窓、 ６ａ及び６ｂはアルミニウム配線、 ７はカバー絶縁膜、 ８は溶断用開孔、 １０はｐウェル、 １１はｎ型不純物領域 を示す。 峯 １ 図
す模式平面図（ａ）及びそのＡ−Ａ矢視断面図（ｂ）、 第２図は同実施例の溶断後の状態を示す模式側断面図、 第３図は本発明に係わるヒユーズ部構造の他の一実施例
を示す模式側断面図、 第４図は従来のヒユーズを示す模式平面図（ａ）及びそ
のＡ−Ａ矢視模式断面図（ｂ）、Ｂ−Ｂ矢視断面図（Ｃ
）、 第５図は従来のヒユーズの溶断後の状態を示す模式側断
面図である。 図において、 ■はｎ形シリコン基板、− ２はフィールド酸化膜、 ３は多結晶シリコン・ヒユーズ、 ３ｍは被溶断部、 ３ａ及び３ｂは配線接続部、 ４は眉間絶縁膜、 ５は配線コンタクト窓、 ６ａ及び６ｂはアルミニウム配線、 ７はカバー絶縁膜、 ８は溶断用開孔、 １０はｐウェル、 １１はｎ型不純物領域 を示す。 峯 １ 図
Claims (1)
- 【特許請求の範囲】 １、一導電型半導体基板上に絶縁膜を介して形成された
ヒューズを有し、該半導体基板における該ヒューズの下
部に当たる領域にフローティングな反対導電型ウェル領
域が配設され、且つ該ウェル領域内における該ヒューズ
端部の下部領域に選択的にフローティングな一導電型不
純物領域が設けられてなることを特徴とする半導体装置
。 ２、上記フローティングな一導電型不純物領域が、該ウ
ェル内における該ヒューズの一端部の下部領域に選択的
に設けられてなることを特徴とする特許請求の範囲第１
項記載の半導体装置。 ３、上記フローティングな一導電型不純物領域が、該ウ
ェル内における該ヒューズの両端部の下部領域に互いに
離れて設けられてなることを特徴とする特許請求の範囲
第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60016935A JPS61176135A (ja) | 1985-01-31 | 1985-01-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60016935A JPS61176135A (ja) | 1985-01-31 | 1985-01-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61176135A true JPS61176135A (ja) | 1986-08-07 |
| JPH0573058B2 JPH0573058B2 (ja) | 1993-10-13 |
Family
ID=11929978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60016935A Granted JPS61176135A (ja) | 1985-01-31 | 1985-01-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61176135A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997001188A1 (de) * | 1995-06-23 | 1997-01-09 | Siemens Aktiengesellschaft | Halbleiteranordnung mit einem fuse-link und darunter angeordneter wanne |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014154674A (ja) | 2013-02-07 | 2014-08-25 | Mitsubishi Electric Corp | 太陽電池モジュールおよび太陽光発電システム |
-
1985
- 1985-01-31 JP JP60016935A patent/JPS61176135A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997001188A1 (de) * | 1995-06-23 | 1997-01-09 | Siemens Aktiengesellschaft | Halbleiteranordnung mit einem fuse-link und darunter angeordneter wanne |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0573058B2 (ja) | 1993-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| EP0177692B1 (en) | Protection device in an integrated circuit | |
| US4755864A (en) | Semiconductor read only memory device with selectively present mask layer | |
| US4424578A (en) | Bipolar prom | |
| US5023699A (en) | Resin molded type semiconductor device having a conductor film | |
| US3792319A (en) | Poly-crystalline silicon fusible links for programmable read-only memories | |
| US4992389A (en) | Making a self aligned semiconductor device | |
| US4663644A (en) | Semiconductor device and method of manufacturing the same | |
| US3518506A (en) | Semiconductor device with contact metallurgy thereon,and method for making same | |
| KR910006973B1 (ko) | 반도체집적회로장치 | |
| KR900002084B1 (ko) | 반도체장치 | |
| EP0091686A2 (en) | Semiconductor device having a diffused region of reduced length and method of fabricating the same | |
| US4903096A (en) | Semiconductor memory device with barrier layer | |
| JPH0463546B2 (ja) | ||
| KR100214855B1 (ko) | 정전기 방지용 트랜지스터 및 그의 제조방법 | |
| JPS61176135A (ja) | 半導体装置 | |
| US5227319A (en) | Method of manufacturing a semiconductor device | |
| JPS6351382B2 (ja) | ||
| US5101262A (en) | Semiconductor memory device and method of manufacturing it | |
| US3577036A (en) | Method and means for interconnecting conductors on different metalization pattern levels on monolithically fabricated integrated circuit chips | |
| JPS6351383B2 (ja) | ||
| US5075754A (en) | Semiconductor device having improved withstanding voltage characteristics | |
| JPS6321341B2 (ja) | ||
| JPS6237822B2 (ja) | ||
| JPS6113383B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |