JPH0573058B2 - - Google Patents
Info
- Publication number
- JPH0573058B2 JPH0573058B2 JP60016935A JP1693585A JPH0573058B2 JP H0573058 B2 JPH0573058 B2 JP H0573058B2 JP 60016935 A JP60016935 A JP 60016935A JP 1693585 A JP1693585 A JP 1693585A JP H0573058 B2 JPH0573058 B2 JP H0573058B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- well
- region
- conductivity type
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は冗長部切断用のヒユーズを有する半導
体装置に係り、特にヒユーズ溶断部の電流リーク
を防止するヒユーズ配設部構造に関する。
体装置に係り、特にヒユーズ溶断部の電流リーク
を防止するヒユーズ配設部構造に関する。
半導体集積回路装置（IC）においては、機能
変更及び不良救済等の目的により冗長回路が具備
せしめられ、これら冗長回路の切り離しには、大
電流を流すことによつて容易に溶断することが可
能な導電膜よりなるヒユーズが用いられる。
変更及び不良救済等の目的により冗長回路が具備
せしめられ、これら冗長回路の切り離しには、大
電流を流すことによつて容易に溶断することが可
能な導電膜よりなるヒユーズが用いられる。
また該ヒユーズは、アナログICにおいてオペ
アンプ等のゲインを調節するために設けられる帰
還抵抗を調節する際等にも多く用いられる。
アンプ等のゲインを調節するために設けられる帰
還抵抗を調節する際等にも多く用いられる。
かかるヒユーズにおいて、溶断後該ヒユーズの
溶断部に生ずる電流リークはこれらICの性能に
大きな悪影響を及ぼすので、溶断部の絶縁性を高
めるヒユーズ構造が要望されている。
溶断部に生ずる電流リークはこれらICの性能に
大きな悪影響を及ぼすので、溶断部の絶縁性を高
めるヒユーズ構造が要望されている。
上記導電膜ヒユーズで最も多用されているの
は、多結晶シリコン膜を溶断材料に用いた多結晶
シリコン・ヒユーズである。
は、多結晶シリコン膜を溶断材料に用いた多結晶
シリコン・ヒユーズである。
該ヒユーズは通常フイールド絶縁膜上に配設さ
れる。
れる。
第４図は従来の多結晶シリコン・ヒユーズを示
す模式平面図ａ及びそのＡ−Ａ矢視模式断面図
ｂ、Ｂ−Ｂ矢視断面図ｃである。
す模式平面図ａ及びそのＡ−Ａ矢視模式断面図
ｂ、Ｂ−Ｂ矢視断面図ｃである。
同図において、１は例えばｎ形シリコン基板、
２はフイールド酸化膜、３は多結晶シリコン・ヒ
ユーズ、３ｍは被溶断部、３ａ及び３ｂは配線接
続部、４は層間絶縁膜、５は配線コンタクト窓、
６ａ及び６ｂはアルミニウム配線、７はカバー絶
縁膜、８は溶断用開孔を示す。
２はフイールド酸化膜、３は多結晶シリコン・ヒ
ユーズ、３ｍは被溶断部、３ａ及び３ｂは配線接
続部、４は層間絶縁膜、５は配線コンタクト窓、
６ａ及び６ｂはアルミニウム配線、７はカバー絶
縁膜、８は溶断用開孔を示す。
上記ヒユーズを形成するに際しては、フイール
ド酸化膜２上に多結晶シリコン・ヒユーズ３のパ
ターンを形成し、該ヒユーズ・パターンに高濃度
に不純物（例えば燐及び砒素等）をイオン注入し
て該ヒユーズ・パターンに高導電性を付与した
後、その上に層間絶縁膜４を形成し、該層間絶縁
膜４に配線コンタクト窓５を形成し、該層間絶縁
膜４上に該コンタクト窓５で多結晶シリコン・ヒ
ユーズ３パターンに接するアルミニウム配線６ａ
及び６ｂを形成し、その上にカバー絶縁膜７を形
成し、しかる後コントロール・エツチング手段に
よりカバー絶縁膜７及び層間絶縁膜４を貫いてヒ
ユーズ３の被溶断部３ｍが表出される溶断用開孔
８が形成される。
ド酸化膜２上に多結晶シリコン・ヒユーズ３のパ
ターンを形成し、該ヒユーズ・パターンに高濃度
に不純物（例えば燐及び砒素等）をイオン注入し
て該ヒユーズ・パターンに高導電性を付与した
後、その上に層間絶縁膜４を形成し、該層間絶縁
膜４に配線コンタクト窓５を形成し、該層間絶縁
膜４上に該コンタクト窓５で多結晶シリコン・ヒ
ユーズ３パターンに接するアルミニウム配線６ａ
及び６ｂを形成し、その上にカバー絶縁膜７を形
成し、しかる後コントロール・エツチング手段に
よりカバー絶縁膜７及び層間絶縁膜４を貫いてヒ
ユーズ３の被溶断部３ｍが表出される溶断用開孔
８が形成される。
かかる方法で上記ヒユーズを形成した場合、多
結晶シリコン・ヒユーズ３のパターンに高濃度に
不純物をイオン注入する際該ヒユーズ・パターン
近傍のフイールド酸化膜２にも不純物が高濃度に
注入されてそのエツチング・レートが向上するこ
と、及び開孔形成の際のコントロール・エツチン
グにおいてカバー絶縁膜７、層間絶縁膜４及びフ
イールド酸化膜２の間に選択性がないこと、及び
エツチング・レートの基板面内の分布等によつ
て、溶断用開孔８の底面が点線９で図示するよう
にフイールド酸化膜２中に深く食い込み、極端な
場合はシリコン基板１面が表出する場合がある。
結晶シリコン・ヒユーズ３のパターンに高濃度に
不純物をイオン注入する際該ヒユーズ・パターン
近傍のフイールド酸化膜２にも不純物が高濃度に
注入されてそのエツチング・レートが向上するこ
と、及び開孔形成の際のコントロール・エツチン
グにおいてカバー絶縁膜７、層間絶縁膜４及びフ
イールド酸化膜２の間に選択性がないこと、及び
エツチング・レートの基板面内の分布等によつ
て、溶断用開孔８の底面が点線９で図示するよう
にフイールド酸化膜２中に深く食い込み、極端な
場合はシリコン基板１面が表出する場合がある。
このような場合第５図に同一符号を用いて示す
溶断後の模式側断面図のように、溶融して垂れ下
がつた多結晶シリコン層１０３ａ及び１０３ｂが
シリコン基板１に直に接触し、該シリコン基板１
を介してヒユーズ３の溶融端部３mA，３mB間に
電流通路ILが形成され、該ヒユーズの切断が不完
全になるという問題を生ずる。
溶断後の模式側断面図のように、溶融して垂れ下
がつた多結晶シリコン層１０３ａ及び１０３ｂが
シリコン基板１に直に接触し、該シリコン基板１
を介してヒユーズ３の溶融端部３mA，３mB間に
電流通路ILが形成され、該ヒユーズの切断が不完
全になるという問題を生ずる。
又図示しないがとたとえ基板面が露出しないで
も、ヒユーズ近傍のフイールド酸化膜が非常に薄
くなつているために、溶断に際しての熱衝撃によ
つて該フイールド酸化膜に生ずるクラツク或いは
該フイールド酸化膜のピンホール等を介し、基板
を通じてヒユーズの溶融端部間に電流リークを生
じ、該ヒユーズが配設されるICの性能が損なわ
れるという問題が生じていた。
も、ヒユーズ近傍のフイールド酸化膜が非常に薄
くなつているために、溶断に際しての熱衝撃によ
つて該フイールド酸化膜に生ずるクラツク或いは
該フイールド酸化膜のピンホール等を介し、基板
を通じてヒユーズの溶融端部間に電流リークを生
じ、該ヒユーズが配設されるICの性能が損なわ
れるという問題が生じていた。
上記問題点は、一導電型半導体基板上に絶縁膜
を介して形成されたヒユーズを有し、該半導体基
板における該ヒユーズの下部に当たる領域に電気
的にフローテイングな反対導電型ウエル領域が配
設され、且つ該ウエル領域内における該ヒユーズ
の少なくとも一端部の下部領域に選択的に電気的
にフローテイングな一導電型不純物領域が、該一
導電型不純物領域と前記反対導電型ウエル領域と
がなすpn接合が前記下部領域にて前記ヒユーズ
を横切つて形成されるように、設けられてなるこ
とを特徴とする半導体装置によつて解決される。
を介して形成されたヒユーズを有し、該半導体基
板における該ヒユーズの下部に当たる領域に電気
的にフローテイングな反対導電型ウエル領域が配
設され、且つ該ウエル領域内における該ヒユーズ
の少なくとも一端部の下部領域に選択的に電気的
にフローテイングな一導電型不純物領域が、該一
導電型不純物領域と前記反対導電型ウエル領域と
がなすpn接合が前記下部領域にて前記ヒユーズ
を横切つて形成されるように、設けられてなるこ
とを特徴とする半導体装置によつて解決される。
即ち本発明の半導体装置においてはヒユーズを
基板と反対導電型の電気的にフローテイングなウ
エル上に絶縁膜を介して形成し、且つ該反対導電
型ウエル領域内における該ヒユーズの一端部若し
くは両端部の下部領域に電気的にフローテイング
な独立の一導電型不純物領域を設けることによつ
て、該ウエルと一導電型不純物領域間の接合に形
成される電位障壁及びウエルと基板間の接合に形
成される電位障壁によつて、ヒユーズの両溶融端
部が半導体面に接した際該ウエルを通じヒユーズ
の両溶融端部間に電流が流れること、及びヒユー
ズの両溶融端部若しくは一溶融端部が半導体面に
接触した際ヒユーズの溶融端部と基板間に電流が
流れることを阻止するものである。
基板と反対導電型の電気的にフローテイングなウ
エル上に絶縁膜を介して形成し、且つ該反対導電
型ウエル領域内における該ヒユーズの一端部若し
くは両端部の下部領域に電気的にフローテイング
な独立の一導電型不純物領域を設けることによつ
て、該ウエルと一導電型不純物領域間の接合に形
成される電位障壁及びウエルと基板間の接合に形
成される電位障壁によつて、ヒユーズの両溶融端
部が半導体面に接した際該ウエルを通じヒユーズ
の両溶融端部間に電流が流れること、及びヒユー
ズの両溶融端部若しくは一溶融端部が半導体面に
接触した際ヒユーズの溶融端部と基板間に電流が
流れることを阻止するものである。
かくてヒユーズ溶断用の開孔を形成する際の製
造条件のばらつきによつて、該開孔底部に半導体
面が表出したり、又は該開孔底部の絶縁膜厚が極
度に薄くなつた際にも、該ヒユーズの溶融端部と
半導体基板間或いはヒユーズの両溶融端部間の電
流リークはなくなるので、該半導体装置の性能劣
化は防止される。
造条件のばらつきによつて、該開孔底部に半導体
面が表出したり、又は該開孔底部の絶縁膜厚が極
度に薄くなつた際にも、該ヒユーズの溶融端部と
半導体基板間或いはヒユーズの両溶融端部間の電
流リークはなくなるので、該半導体装置の性能劣
化は防止される。
以下本発明を図示実施例により、具体的に説明
する。
する。
第１図は本発明に係わるヒユーズ部構造の一実
施例を示す模式平面図ａ及びそのＡ−Ａ矢視断面
図ｂ、第２図は同溶断後の状態を示す模式側断面
図、第３図はヒユーズ部構造の他の一実施例を示
す模式側断面図である。
施例を示す模式平面図ａ及びそのＡ−Ａ矢視断面
図ｂ、第２図は同溶断後の状態を示す模式側断面
図、第３図はヒユーズ部構造の他の一実施例を示
す模式側断面図である。
全図を通じ同一対象物は同一符号で示す。
本発明に係わるヒユーズ部構造の一実施例を示
す第１図において、１は例えばキヤリア濃度1015
cm-3程度のｎ形シリコン基板、２は厚さ6000〜
8000Å程度のフイールド酸化膜、３は多結晶シリ
コン・ヒユーズ、３ｍは被溶断部、３ａ及び３ｂ
は配線接続部、４は燐珪酸ガラス（PSG）等よ
りなる層間絶縁膜、５は配線コンタクト窓、６ａ
及び６ｂはアルミニウム配線、７はPSG等より
なるカバー絶縁膜、８は溶断用開孔、１０は例え
ばキヤリア濃度1016〜1017cm-3、深さ３〜4μｍ程
度のｐウエル、１１は例えばキヤリア濃度1017cm
-3、深さ3000Å程度のｎ型不純物領域を示す。
す第１図において、１は例えばキヤリア濃度1015
cm-3程度のｎ形シリコン基板、２は厚さ6000〜
8000Å程度のフイールド酸化膜、３は多結晶シリ
コン・ヒユーズ、３ｍは被溶断部、３ａ及び３ｂ
は配線接続部、４は燐珪酸ガラス（PSG）等よ
りなる層間絶縁膜、５は配線コンタクト窓、６ａ
及び６ｂはアルミニウム配線、７はPSG等より
なるカバー絶縁膜、８は溶断用開孔、１０は例え
ばキヤリア濃度1016〜1017cm-3、深さ３〜4μｍ程
度のｐウエル、１１は例えばキヤリア濃度1017cm
-3、深さ3000Å程度のｎ型不純物領域を示す。
同図に示すように本発明のヒユーズ部構造にお
いては、ヒユーズ３下部の例えばｎ型シリコン基
板１面に該ヒユーズ３の下部領域を包含する電気
的にフローテイングな基板と反対導電型のウエル
即ちｐウエル１０が配設され、且つ該ｐウエル１
０におけるヒユーズ３の被溶断部における一端部
例えば配線接続部３ａに寄つた側の下部領域に選
択的に電気的にフローテイングな該ウエル１０と
反対導電型の不純物領域即ちｎ型不純物領域１１
が形成される。なお該電気的にフローテイングな
ｎ型不純物領域１１のヒユーズ他端側の端面はヒ
ユーズ被溶断部３ｍの中央部付近に位置せしめら
れる。また該ｎ型不純物領域１１の幅はヒユーズ
被溶断部３ｍの幅の少なくとも３倍程度に形成さ
れる。
いては、ヒユーズ３下部の例えばｎ型シリコン基
板１面に該ヒユーズ３の下部領域を包含する電気
的にフローテイングな基板と反対導電型のウエル
即ちｐウエル１０が配設され、且つ該ｐウエル１
０におけるヒユーズ３の被溶断部における一端部
例えば配線接続部３ａに寄つた側の下部領域に選
択的に電気的にフローテイングな該ウエル１０と
反対導電型の不純物領域即ちｎ型不純物領域１１
が形成される。なお該電気的にフローテイングな
ｎ型不純物領域１１のヒユーズ他端側の端面はヒ
ユーズ被溶断部３ｍの中央部付近に位置せしめら
れる。また該ｎ型不純物領域１１の幅はヒユーズ
被溶断部３ｍの幅の少なくとも３倍程度に形成さ
れる。
なお上記構造は、ヒユーズ３の内部回路に接続
される側の一端部に＋電位が印加される場合の例
である。
される側の一端部に＋電位が印加される場合の例
である。
上記実施例の構造において、溶断用開孔８形成
に際してエツチングが過度に進み、例えば溶断用
開孔８の底部に半導体面が表出した場合のヒユー
ズ３溶断後の状態を示したのが第２図である。
に際してエツチングが過度に進み、例えば溶断用
開孔８の底部に半導体面が表出した場合のヒユー
ズ３溶断後の状態を示したのが第２図である。
このような場合同図に示すように上記実施例の
構造においては、溶断によつて該ヒユーズの接地
側溶融端部３mBから垂れ下がつた多結晶シリコ
ン層１０３ｂはｐ型ウエル１０上に、また＋電位
が印加される内部回路に接続される側の溶融端部
３mAから垂れ下がつた多結晶シリコン層１０３
ａはｎ型不純物領域１１上に接触する。従つて該
溶融端部が接触する半導体を介し、＋電位が印加
される内部回路に接続される側の溶融端部３mA
から接地側溶融端部３mB及び基板１に流れるリ
ーク電流はｎ型不純物領域とｐウエル間の接合部
に、印加される逆バイアスによつて形成される電
位障壁によつて阻止される。
構造においては、溶断によつて該ヒユーズの接地
側溶融端部３mBから垂れ下がつた多結晶シリコ
ン層１０３ｂはｐ型ウエル１０上に、また＋電位
が印加される内部回路に接続される側の溶融端部
３mAから垂れ下がつた多結晶シリコン層１０３
ａはｎ型不純物領域１１上に接触する。従つて該
溶融端部が接触する半導体を介し、＋電位が印加
される内部回路に接続される側の溶融端部３mA
から接地側溶融端部３mB及び基板１に流れるリ
ーク電流はｎ型不純物領域とｐウエル間の接合部
に、印加される逆バイアスによつて形成される電
位障壁によつて阻止される。
なお上記ｐウエル内に電気的にフローテイング
なｎ型不純物領域のみを形成する構造において、
内部回路に接続される側のヒユーズ溶融端部に−
電位が印加される場合には該ヒユーズの接地側溶
融端部の下部領域に電気的にフローテイングなｎ
型不純物領域を設ければ良い。即ち電気的にフロ
ーテイングなｎ型不純物領域とｐウエル領域間の
接合には逆バイアスが印加されるようにｎ型不純
物領域の配置を考慮しなければならない。
なｎ型不純物領域のみを形成する構造において、
内部回路に接続される側のヒユーズ溶融端部に−
電位が印加される場合には該ヒユーズの接地側溶
融端部の下部領域に電気的にフローテイングなｎ
型不純物領域を設ければ良い。即ち電気的にフロ
ーテイングなｎ型不純物領域とｐウエル領域間の
接合には逆バイアスが印加されるようにｎ型不純
物領域の配置を考慮しなければならない。
第３図はウエル領域１０内におけるヒユーズ３
の両溶融端部３mA及び３mBの下部領域に互いに
離れた独立の電気的にフローテイングなｎ型不純
物領域１１ａ及び１１ｂをそれぞれ設けた例であ
る。
の両溶融端部３mA及び３mBの下部領域に互いに
離れた独立の電気的にフローテイングなｎ型不純
物領域１１ａ及び１１ｂをそれぞれ設けた例であ
る。
この構造においてはどちらの溶融端部に＋、−
何れの電位が印加された場合でも、ｎ型不純物領
域１１ａ若しくは１１ｂとｐウエル１０間の接合
の中、逆バイアスが印加されるどちらかの接合部
の電位障壁によりリーク電流の阻止がなされる。
何れの電位が印加された場合でも、ｎ型不純物領
域１１ａ若しくは１１ｂとｐウエル１０間の接合
の中、逆バイアスが印加されるどちらかの接合部
の電位障壁によりリーク電流の阻止がなされる。
以上実施例に示した構造は、基板、ウエル及び
ウエル内に設ける不純物領域を総て上記実施例と
反対の導電型で形成しても良い。
ウエル内に設ける不純物領域を総て上記実施例と
反対の導電型で形成しても良い。
またヒユーズ材料は上記多結晶シリコンに限ら
ない。
ない。
そして一般に多く用いられているCMOS構造
の半導体ICにおいて、上記ヒユーズ下部のウエ
ルはトランジスタの形成されるウエルと同時に形
成され、ウエル内の不純物領域は基板側のチヤネ
ル・ストツパと同時に形成されるので、上記ヒユ
ーズ配設構造を用いることによつて製造工程が複
雑化することはない。
の半導体ICにおいて、上記ヒユーズ下部のウエ
ルはトランジスタの形成されるウエルと同時に形
成され、ウエル内の不純物領域は基板側のチヤネ
ル・ストツパと同時に形成されるので、上記ヒユ
ーズ配設構造を用いることによつて製造工程が複
雑化することはない。
以上説明のように本発明によればヒユーズの両
溶融端部間及びヒユーズ溶融端部と半導体基板間
の電流リークは防止される。従つて本発明は冗長
部切断用のヒユーズを有する半導体集積回路装置
の製造歩留り及び信頼性の向上に有効である。
溶融端部間及びヒユーズ溶融端部と半導体基板間
の電流リークは防止される。従つて本発明は冗長
部切断用のヒユーズを有する半導体集積回路装置
の製造歩留り及び信頼性の向上に有効である。
第１図は本発明に係わるヒユーズ部構造の一実
施例を示す模式平面図ａ及びそのＡ−Ａ矢視断面
図ｂ、第２図は同実施例の溶断後の状態を示す模
式側断面図、第３図は本発明に係わるヒユーズ部
構造の他の一実施例を示す模式側断面図、第４図
は従来のヒユーズを示す模式平面図ａ及びそのＡ
−Ａ矢視模式断面図ｂ、Ｂ−Ｂ矢視断面図ｃ、第
５図は従来のヒユーズの溶断後の状態を示す模式
側断面図である。 図において、１はｎ形シリコン基板、２はフイ
ールド酸化膜、３は多結晶シリコン・ヒユーズ、
３ｍは被溶断部、３ａ及び３ｂは配線接続部、４
は層間絶縁膜、５は配線コンタクト窓、６ａ及び
６ｂはアルミニウム配線、７はカバー絶縁膜、８
は溶断用開孔、１０はｐウエル、１１はｎ型不純
物領域を示す。
施例を示す模式平面図ａ及びそのＡ−Ａ矢視断面
図ｂ、第２図は同実施例の溶断後の状態を示す模
式側断面図、第３図は本発明に係わるヒユーズ部
構造の他の一実施例を示す模式側断面図、第４図
は従来のヒユーズを示す模式平面図ａ及びそのＡ
−Ａ矢視模式断面図ｂ、Ｂ−Ｂ矢視断面図ｃ、第
５図は従来のヒユーズの溶断後の状態を示す模式
側断面図である。 図において、１はｎ形シリコン基板、２はフイ
ールド酸化膜、３は多結晶シリコン・ヒユーズ、
３ｍは被溶断部、３ａ及び３ｂは配線接続部、４
は層間絶縁膜、５は配線コンタクト窓、６ａ及び
６ｂはアルミニウム配線、７はカバー絶縁膜、８
は溶断用開孔、１０はｐウエル、１１はｎ型不純
物領域を示す。
Claims (1)
- １ 一導電型半導体基板上に絶縁膜を介して形成
されたヒユーズを有し、該半導体基板における該
ヒユーズの下部に当たる領域に電気的にフローテ
イングな反対導電型ウエル領域が配設され、且つ
該ウエル領域内における該ヒユーズの少なくとも
一端部の下部領域に選択的に電気的にフローテイ
ングな一導電型不純物領域が、該一導電型不純物
領域と前記反対導電型ウエル領域とがなすpn接
合が前記下部領域にて前記ヒユーズを横切つて形
成されるように、設けられてなることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60016935A JPS61176135A (ja) | 1985-01-31 | 1985-01-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60016935A JPS61176135A (ja) | 1985-01-31 | 1985-01-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61176135A JPS61176135A (ja) | 1986-08-07 |
| JPH0573058B2 true JPH0573058B2 (ja) | 1993-10-13 |
Family
ID=11929978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60016935A Granted JPS61176135A (ja) | 1985-01-31 | 1985-01-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61176135A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8952237B2 (en) | 2013-02-07 | 2015-02-10 | Mitsubishi Electric Corporation | Solar battery module and solar power generation system |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997001188A1 (de) * | 1995-06-23 | 1997-01-09 | Siemens Aktiengesellschaft | Halbleiteranordnung mit einem fuse-link und darunter angeordneter wanne |
-
1985
- 1985-01-31 JP JP60016935A patent/JPS61176135A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8952237B2 (en) | 2013-02-07 | 2015-02-10 | Mitsubishi Electric Corporation | Solar battery module and solar power generation system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61176135A (ja) | 1986-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| US4424578A (en) | Bipolar prom | |
| US5945712A (en) | Semiconductor device having a SOI structure with substrate bias formed through the insulator and in contact with one of the active diffusion layers | |
| US4992389A (en) | Making a self aligned semiconductor device | |
| JPH05335529A (ja) | 半導体装置およびその製造方法 | |
| US4567641A (en) | Method of fabricating semiconductor devices having a diffused region of reduced length | |
| KR900002084B1 (ko) | 반도체장치 | |
| US4730208A (en) | Semiconductor device | |
| US5061645A (en) | Method of manufacturing a bipolar transistor | |
| US4887145A (en) | Semiconductor device in which electrodes are formed in a self-aligned manner | |
| US4404737A (en) | Method for manufacturing a semiconductor integrated circuit utilizing polycrystalline silicon deposition, oxidation and etching | |
| KR100214855B1 (ko) | 정전기 방지용 트랜지스터 및 그의 제조방법 | |
| KR910006699B1 (ko) | 반도체 장치 | |
| JPH0573058B2 (ja) | ||
| JPS6351382B2 (ja) | ||
| US5757047A (en) | Semiconductor device and method of manufacturing the same | |
| US5227319A (en) | Method of manufacturing a semiconductor device | |
| US6563189B1 (en) | Method of adding Zener zap aluminum bridged anti-fuses to a tungsten plug process | |
| JPH0541481A (ja) | 半導体集積回路 | |
| KR910009353B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS6351383B2 (ja) | ||
| US20060270249A1 (en) | Semiconductor device and method of fabricating the same | |
| JPS6321341B2 (ja) | ||
| JPH0738413B2 (ja) | 半導体装置 | |
| JPS6113383B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |