JPS6117635Y2 - - Google Patents

Info

Publication number
JPS6117635Y2
JPS6117635Y2 JP12397777U JP12397777U JPS6117635Y2 JP S6117635 Y2 JPS6117635 Y2 JP S6117635Y2 JP 12397777 U JP12397777 U JP 12397777U JP 12397777 U JP12397777 U JP 12397777U JP S6117635 Y2 JPS6117635 Y2 JP S6117635Y2
Authority
JP
Japan
Prior art keywords
generation circuit
pulse
output
signal
pulse generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12397777U
Other languages
Japanese (ja)
Other versions
JPS5449849U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12397777U priority Critical patent/JPS6117635Y2/ja
Publication of JPS5449849U publication Critical patent/JPS5449849U/ja
Application granted granted Critical
Publication of JPS6117635Y2 publication Critical patent/JPS6117635Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【考案の詳細な説明】 本考案は電子卓上計算機のLSI等をそのまま使
用して構成した計数機に関するものである。
[Detailed Description of the Invention] The present invention relates to a counting machine constructed by using LSI of an electronic desktop calculator as is.

現在、電卓を用いて計数をするためには人の手
によつて機械的キーボードスイツチを、たてえ
ば、“1”“+”“1”“+”“1”“+”………、も
しくは定数計算機能を持つたものにあつては、た
とえば、“1”“+”“=”“=”………のように操
作しなければならない。しかしこのいずれの操作
方法の場合もキーストローク回数と計数結果とは
1対1では対応せず、またキーボード上で位置的
にとびとびのキーを押さなければならなかつた。
この不便さのため電子式卓上計算機は事実上計数
機としては使用できなかつた。
Currently, in order to count using a calculator, a person has to manually set a mechanical keyboard switch such as "1", "+", "1", "+", "1", "+", etc. Or, in the case of a device that has a constant calculation function, it must be operated as, for example, "1", "+", "=", "=", etc. However, in any of these operating methods, there is not a one-to-one correspondence between the number of keystrokes and the counting result, and it is necessary to press keys at discrete positions on the keyboard.
Because of this inconvenience, electronic desktop calculators could not be used as counting machines.

本考案はこのような欠点を除去し容易に操作で
きる計数機を実現するもので、以下にその実施例
を第1図〜第3図とともに説明する。図面におい
て10〜19はそれぞれ“0”,“1”……″9″用
のキースイツチ、20は小数点用のキースイツ
チ、21は“+”用のキースイツチ、22は
“−”用のキースイツチ、23は“×”用のキー
スイツチ、24は“÷”用のキースイツチ、25
は“=”用のキースイツチである。26は演算回
路等のLSI、表示器を含む計算機の本体である。
27,28,29,30はそれぞれ制御パルスが
加えられた時に導通する半導体スイツチである。
31はトリガ発生回路32からトリガ信号が加え
られた時に半導体スイツチ27,28,29,3
0に順次、制御パルスを印加するパルス発生回路
である。
The present invention eliminates these drawbacks and realizes a counter that can be easily operated. Examples thereof will be described below with reference to FIGS. 1 to 3. In the drawing, 10 to 19 are key switches for "0", "1"..."9", 20 is a key switch for decimal point, 21 is a key switch for "+", 22 is a key switch for "-", and 23 is a key switch for "-". Key switch for “×”, 24 is key switch for “÷”, 25
is the key switch for “=”. 26 is the main body of the computer including an LSI such as an arithmetic circuit and a display.
27, 28, 29, and 30 are semiconductor switches that become conductive when a control pulse is applied, respectively.
Reference numeral 31 indicates semiconductor switches 27, 28, 29, 3 when a trigger signal is applied from the trigger generation circuit 32.
This is a pulse generation circuit that sequentially applies control pulses to 0.

第2図は半導体スイツチ27〜30をそれぞれ
FETで構成した具体例で示している。
Figure 2 shows semiconductor switches 27 to 30, respectively.
A specific example configured with FETs is shown.

また第3図はパルス発生回路31の一例を示す
もので、単安定マルチバイブレータ33,34、
FET35,36,37および抵抗R、コンデン
サCなどにより構成されている。
Further, FIG. 3 shows an example of the pulse generation circuit 31, which includes monostable multivibrators 33, 34,
It is composed of FETs 35, 36, 37, a resistor R, a capacitor C, etc.

第4図は信号波形を示すもので、イはトリガ発
生回路32の出力、ロは単安定マルチバイブレー
タ33の出力、ハ,ニはそれぞれ単安定マルチバ
イブレータ34の出力およびその反転出力、ホは
FET35の出力、ヘはFET36の出力、トは
FET37の出力をそれぞれ示している。
Figure 4 shows signal waveforms, where A is the output of the trigger generation circuit 32, B is the output of the monostable multivibrator 33, C and D are the output of the monostable multivibrator 34 and its inverted output, and E is the output of the monostable multivibrator 34.
Output of FET35, F is output of FET36, G is
The outputs of FET37 are shown respectively.

次に動作を説明する。まず第3図に示すパルス
発生回路31において、トリガ発生回路32が一
定時間毎に単発パルスを発生すると単安定マルチ
バイブレータ33が動作する。その出力がCR微
分回路に加えられ、時間t2だけFET35は導通
し、出力パルスを発生する。この時間t2は電卓用
LSIがキー入力として受け付けるに充分な時間で
あるとする。電卓用LSIがこの後時間t3の間に必
要な演算を終了する。経時して単安定マルチバイ
ブレータ33は閉じる。同時に単安定マルチバイ
ブレータ34が動作し、同様にしてFET36がt4
時間だけ導通し出力を発生する。さらに電卓用
LSIがt5時間中に演算を終了したのち、単安定マ
ルチバイブレータ34が閉じる。同時にFET3
7はt(六)の期間導通してパルスを発生する。
Next, the operation will be explained. First, in the pulse generating circuit 31 shown in FIG. 3, when the trigger generating circuit 32 generates a single pulse at regular intervals, the monostable multivibrator 33 is activated. The output is applied to the CR differentiation circuit, and FET 35 is made conductive for time t 2 to generate an output pulse. This time t 2 is for calculator
Assume that the time is sufficient for the LSI to accept it as a key input. The calculator LSI then completes the necessary calculations during time t3 . Over time, the monostable multivibrator 33 closes. At the same time, the monostable multivibrator 34 operates, and in the same way, the FET 36
It conducts for a certain amount of time and generates an output. More for calculator
After the LSI completes its calculation during time t5 , the monostable multivibrator 34 closes. At the same time FET3
7 is conductive for a period of t(6) and generates a pulse.

このようにしてパルス発生回路31はパルスを
発生する。このパルスは半導体スイツチ29,3
0,28へ順次加えられるためキースイツチ
“2”,“3”,“+”を順次押す操作と等価であ
る。すなわちトリガ発生回路32が1つのパルス
を発生するごとに23ずつ順次加算することができ
る。
In this manner, the pulse generating circuit 31 generates pulses. This pulse is transmitted to semiconductor switches 29, 3
0 and 28 in sequence, it is equivalent to pressing key switches "2", "3", and "+" in sequence. That is, each time the trigger generation circuit 32 generates one pulse, it is possible to sequentially add 23.

ここで23の加算計数はほんの一例であり、キー
マトリクス上の半導体スイツチの位置を適当に置
きかえれば他の数字、例えば10ずつ加算する電子
計数機も容易に構成できる。さらに半導体スイツ
チを開いておいて、従来からのキーボードによる
機械的スイツチを押していけば、本来の電子式卓
上計算機としても使用できるようにも構成でき
る。
Here, the addition count of 23 is just one example, and by appropriately replacing the positions of the semiconductor switches on the key matrix, an electronic counter that adds other numbers, for example, by 10, can be easily constructed. Furthermore, by opening the semiconductor switch and pressing a mechanical switch using a conventional keyboard, it can be configured to be used as a proper electronic desktop calculator.

また、トリガ発生回路32から一定時間おきに
自動的にトリガ信号が発生するように構成するこ
とにより電話料金等を計数することができる。
Furthermore, telephone charges and the like can be counted by configuring the trigger generation circuit 32 to automatically generate a trigger signal at regular intervals.

さらに上述した各実施例はカウントアツプの計
数について説明しているが、まずキースイツチで
初期値を設定しておき、逆にカウントダウンを行
なわせることもできる。
Furthermore, although each of the above-mentioned embodiments describes counting up, it is also possible to first set an initial value using a key switch and then count down.

上記実施例より明らかなように本考案によれば
電子卓上計算機の構成を大巾に変更することなく
計数機を構成できる。また計数機は1操作によつ
て計数を行なうことができるもので操作が簡単で
ある。
As is clear from the above embodiments, according to the present invention, a counter can be configured without making any major changes to the configuration of an electronic desktop calculator. Further, the counter is easy to operate because it can perform counting with one operation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施例による電子計数機の
構成図、第2図は要部の具体構成図、第3図は他
の要部の具体構成図、第4図はその信号波形図で
ある。 10〜25……キースイツチ、26……本体、
27〜30……半導体スイツチ、31……パルス
発生回路、32……トリガ発生回路。
Fig. 1 is a block diagram of an electronic counter according to an embodiment of the present invention, Fig. 2 is a specific block diagram of the main parts, Fig. 3 is a specific block diagram of other main parts, and Fig. 4 is a signal waveform diagram thereof. It is. 10-25...Key switch, 26...Main body,
27-30...Semiconductor switch, 31...Pulse generation circuit, 32...Trigger generation circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 四則演算キー、数字キーを押圧することにより
マトリクス状に配列された信号線同士を短絡させ
て演算する電子計数機本体と、上記四則演算キ
ー、数字キーに並列に上記マトリクス状の信号線
に接続した半導体スイツチと、トリガ信号を写え
ることにより複数の線からタイミングの異なつた
複数のパルスを送出するパルス発生回路とを備
え、このパルス発生回路の信号により、上記半導
体スイツチを導通させることを特徴とする電子計
数機。
An electronic counter body that performs calculations by short-circuiting signal lines arranged in a matrix by pressing the four arithmetic operation keys and number keys, and is connected to the matrix-shaped signal lines in parallel to the four arithmetic operation keys and number keys. and a pulse generation circuit that sends out a plurality of pulses with different timings from a plurality of lines by capturing a trigger signal, and the semiconductor switch is made conductive by the signal of the pulse generation circuit. Electronic counting machine.
JP12397777U 1977-09-14 1977-09-14 Expired JPS6117635Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12397777U JPS6117635Y2 (en) 1977-09-14 1977-09-14

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12397777U JPS6117635Y2 (en) 1977-09-14 1977-09-14

Publications (2)

Publication Number Publication Date
JPS5449849U JPS5449849U (en) 1979-04-06
JPS6117635Y2 true JPS6117635Y2 (en) 1986-05-29

Family

ID=29083581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12397777U Expired JPS6117635Y2 (en) 1977-09-14 1977-09-14

Country Status (1)

Country Link
JP (1) JPS6117635Y2 (en)

Also Published As

Publication number Publication date
JPS5449849U (en) 1979-04-06

Similar Documents

Publication Publication Date Title
US5079726A (en) Response speed and accuracy measurement device
GB1496522A (en) Keyboard
JPS6117635Y2 (en)
US4118783A (en) Digital grade averager
US4025774A (en) Timing apparatus including electronic calculator circuits
JP2650409B2 (en) Data input device
JPS5828274Y2 (en) Electronic handheld calculator
JPS6025612Y2 (en) random number generator
SU1472894A1 (en) Data input device
JPS5934197Y2 (en) counter device
JPS5776631A (en) Electronic equipment
SU410403A1 (en)
JPS5834520Y2 (en) electronic cash register
JPS5922590Y2 (en) portable calculator
SU752802A1 (en) Touchless keyboard
SU785862A1 (en) Information input arrangement
JPS61660U (en) electronic calculator
JPS61189344U (en)
JPS59161193U (en) Key switch device for electronic musical instruments
JPS537367A (en) Electronic watch with calculator
GB1306825A (en) Touch key circuit
JPS58163691A (en) typewriter
JPH02143656U (en)
JPS5660964A (en) Electronic apparatus
JPS58108538U (en) keyboard device