JPS61177863A - 記録駆動回路 - Google Patents
記録駆動回路Info
- Publication number
- JPS61177863A JPS61177863A JP60018326A JP1832685A JPS61177863A JP S61177863 A JPS61177863 A JP S61177863A JP 60018326 A JP60018326 A JP 60018326A JP 1832685 A JP1832685 A JP 1832685A JP S61177863 A JPS61177863 A JP S61177863A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- recording
- type
- signal
- analog switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Fax Reproducing Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は複数個の記録体素子を有する記録ヘッドの記録
駆動回路に関し、特に記録ヘッドに搭載される記録駆動
回路に関する。
駆動回路に関し、特に記録ヘッドに搭載される記録駆動
回路に関する。
（従来の技術）
従来、この種の記録駆動回路は例えば第２図に示すよう
に、感熱記録用の記録駆動回路２は複数のディジタル素
子から構成されてきた。
に、感熱記録用の記録駆動回路２は複数のディジタル素
子から構成されてきた。
第２図は、記録ヘッドに搭載された記録駆動回路２の主
要部と、記録駆動回路により駆動された記録ヘッドの発
熱抵抗体素子２５１〜２５４とを示すものであり、一般
に記録ヘッド全体はＭＳＩレベルに集積化されていた。
要部と、記録駆動回路により駆動された記録ヘッドの発
熱抵抗体素子２５１〜２５４とを示すものであり、一般
に記録ヘッド全体はＭＳＩレベルに集積化されていた。
記録駆動回路２はｊ（ｊは有限の第１の正の整数）個に
及んで直列に配置して搭載されていた。
及んで直列に配置して搭載されていた。
ＭＳＩ形の記録駆動回路２の主回路要素には、ディジタ
ル画偉データを取込み、記録ヘッドの各発熱抵抗体素子
２５１〜２５４ （ＨＥ ｉ ： ４は有限な第２の正
の整数）へデータを分配するディジタルシフトレジスタ
２１１〜２１４（ＳＲＩｉ）と、ディジタルメモリ素子
２２１〜２２４（ＦＦ＝）と、発熱抵抗体素子２５１〜
２５４を駆動するスイッチングトランジスタ２４１〜２
４４ （ＴＲｉ ）と、メモリ要素２２１〜ｚｚ４（Ｆ
Ｆ’ｌの出力信号の記録印加期間を定めるためのゲート
要素２３１〜２３４（Ｇｉ ）と、バッファ２０１〜２
０３ （Ｂ Ｆｏ 、Ｂ ＦＬ、ＢＦｉ） とから成
る。
ル画偉データを取込み、記録ヘッドの各発熱抵抗体素子
２５１〜２５４ （ＨＥ ｉ ： ４は有限な第２の正
の整数）へデータを分配するディジタルシフトレジスタ
２１１〜２１４（ＳＲＩｉ）と、ディジタルメモリ素子
２２１〜２２４（ＦＦ＝）と、発熱抵抗体素子２５１〜
２５４を駆動するスイッチングトランジスタ２４１〜２
４４ （ＴＲｉ ）と、メモリ要素２２１〜ｚｚ４（Ｆ
Ｆ’ｌの出力信号の記録印加期間を定めるためのゲート
要素２３１〜２３４（Ｇｉ ）と、バッファ２０１〜２
０３ （Ｂ Ｆｏ 、Ｂ ＦＬ、ＢＦｉ） とから成
る。
ここで、従来形式の記録駆動回路２において、発熱抵抗
体素子２５１〜２５４に印加されるエネルギ量をそれぞ
れ可変とし、記録媒体上の記録濃度の制御を行うものと
する。抱子ＶＨと端子ＧＨとの間に印加する記録電圧を
固定とし、ｎ個の発熱抵抗体素子２５１〜２５４の抵抗
値がすべて同一値であるとする。
体素子２５１〜２５４に印加されるエネルギ量をそれぞ
れ可変とし、記録媒体上の記録濃度の制御を行うものと
する。抱子ＶＨと端子ＧＨとの間に印加する記録電圧を
固定とし、ｎ個の発熱抵抗体素子２５１〜２５４の抵抗
値がすべて同一値であるとする。
ここで、例えば中間の発熱抵抗体素子２５３（ＨＩ３）
に対応するメモリ要素２２３のデータのみに１１”を入
力し、印加期間Ｔ３で発熱抵抗体素子２５３（ＨＥａ）
を駆動するものとする。
に対応するメモリ要素２２３のデータのみに１１”を入
力し、印加期間Ｔ３で発熱抵抗体素子２５３（ＨＥａ）
を駆動するものとする。
この駆動方法を発熱体素子２５１〜２５４の数に相当す
るｎ回のディジタル画素データを入力し、端子ＥＮＢよ
り加えられる各素子に対する駆動信号の接続期間を可変
とすることにより各発熱体素子ごとに記録濃度を制御す
ることが可能である。
るｎ回のディジタル画素データを入力し、端子ＥＮＢよ
り加えられる各素子に対する駆動信号の接続期間を可変
とすることにより各発熱体素子ごとに記録濃度を制御す
ることが可能である。
（発明が解決しようとする問題点）
本実例に示す駆動方法による各発熱体素子ごとの記録濃
度制御は、ｎの値が小さい場合には実現可能であるもの
の、ｎの値が大きくなるに伴って実用上の採用が困難に
なってくる。このように、従来技術による記録駆動回路
は構成上、各発熱体素子ごとに記録濃度制御を行う場合
には、実現性に大きな制約を有すると云う欠点があった
。
度制御は、ｎの値が小さい場合には実現可能であるもの
の、ｎの値が大きくなるに伴って実用上の採用が困難に
なってくる。このように、従来技術による記録駆動回路
は構成上、各発熱体素子ごとに記録濃度制御を行う場合
には、実現性に大きな制約を有すると云う欠点があった
。
本発明は、斯かる記録駆動回路における印加時間幅の制
限による各発熱抵抗体素子ごとの記録濃度制御が制限さ
れると云う欠点に鑑みて々されたものである。
限による各発熱抵抗体素子ごとの記録濃度制御が制限さ
れると云う欠点に鑑みて々されたものである。
本発明の目的は、感熱式の記録ヘッドに印加する電力量
の制御をアナログ値データと、アナログ値比較基準信号
を一回のみの記録駆動回路への入力によって行うことが
できるようにして上記欠点を除去し、黒白の２値信号エ
ク成るデータ値を入力することができるように構成した
記録駆動回路を提供することにある。
の制御をアナログ値データと、アナログ値比較基準信号
を一回のみの記録駆動回路への入力によって行うことが
できるようにして上記欠点を除去し、黒白の２値信号エ
ク成るデータ値を入力することができるように構成した
記録駆動回路を提供することにある。
（問題点を解決するための手段）
本発明による記録駆動回路は複数のシフトレジスタと、
複数の第１の種類のアナログスイッチと、複数の第１の
種類のキャパシタ付き高入力インピーダンス形アナログ
バッファと、複数の第２の種類のアナログスイッチと、
゛複数の第２の種類のキャパシタと、複数のアナログ比
較器と、複数の駆動トランジスタとを具備し、複数の発
熱抵抗体素子：り成る記録ヘッドを駆動するように構成
したものである。
複数の第１の種類のアナログスイッチと、複数の第１の
種類のキャパシタ付き高入力インピーダンス形アナログ
バッファと、複数の第２の種類のアナログスイッチと、
゛複数の第２の種類のキャパシタと、複数のアナログ比
較器と、複数の駆動トランジスタとを具備し、複数の発
熱抵抗体素子：り成る記録ヘッドを駆動するように構成
したものである。
複数のシフトレジスタは、シフトクロックにより直列ア
ナログ入力信号を並列アナログ出力信号に直並列変換す
るタイミングを供給するためのものである。
ナログ入力信号を並列アナログ出力信号に直並列変換す
るタイミングを供給するためのものである。
複数の第１の種類のアナログスイッチは、複数のシフト
レジスタの任意の段の出力を制御信号として直列アナロ
グ入力信号を切換えるためのものである。
レジスタの任意の段の出力を制御信号として直列アナロ
グ入力信号を切換えるためのものである。
複数の第１の種類のキャパシタ付き高入力インピーダン
ス形アナログバッファは、複数の第１の種類のアナログ
スイッチの出力を保持して送出するためのものである。
ス形アナログバッファは、複数の第１の種類のアナログ
スイッチの出力を保持して送出するためのものである。
複数の第２の種類のアナログスイッチは、複数の高入力
インピーダンス形アナログバッファの出力を切換えてラ
ッチするためのものである。
インピーダンス形アナログバッファの出力を切換えてラ
ッチするためのものである。
複数の第２の種類のキャパシタは、複数の第２の種類の
アナログスイッチの出力を保持するためのものである。
アナログスイッチの出力を保持するためのものである。
複数のアナログ比較器は、複数の第２の種類のアナログ
スイッチの出力と基準電圧とを比較するためのものであ
る。
スイッチの出力と基準電圧とを比較するためのものであ
る。
複数の駆動用トランジスタは、複数のアナログ比較器の
出力に応じて複数の発熱抵抗体素子を個々に駆動するた
めのものである。
出力に応じて複数の発熱抵抗体素子を個々に駆動するた
めのものである。
（実 施 例）
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明による感熱記録用の記録駆動回路の一
実施例を示すブロック図である。第１図において、一点
鎖線で囲まれた回路１が本発明に：る記録駆動回路の一
実施例である。第１図において、１１１〜１１４はディ
ジタルシフトレジスタ、１２１〜１２４はそれぞれ第１
の桟類のアナログスイッチ、１３１〜１３４はそれぞれ
キャパシタ、１４１〜１４４ ａそれぞれアナログバッ
ファ、１５１〜１５４はそれぞれ第２の種類のアナログ
スイッチ、 １６１〜１６４はそれぞれキャパシタ、
１７１〜１７４はそれぞれアナログ比較器、１８１〜１
８４はそれぞれ駆動用のトランジスタ、１９１〜１９４
はそれぞれ発熱抵抗体素子、１０１〜１０４はそれぞれ
バッファである。
実施例を示すブロック図である。第１図において、一点
鎖線で囲まれた回路１が本発明に：る記録駆動回路の一
実施例である。第１図において、１１１〜１１４はディ
ジタルシフトレジスタ、１２１〜１２４はそれぞれ第１
の桟類のアナログスイッチ、１３１〜１３４はそれぞれ
キャパシタ、１４１〜１４４ ａそれぞれアナログバッ
ファ、１５１〜１５４はそれぞれ第２の種類のアナログ
スイッチ、 １６１〜１６４はそれぞれキャパシタ、
１７１〜１７４はそれぞれアナログ比較器、１８１〜１
８４はそれぞれ駆動用のトランジスタ、１９１〜１９４
はそれぞれ発熱抵抗体素子、１０１〜１０４はそれぞれ
バッファである。
第１図において、記録ヘッドの記録用の発熱抵抗体素子
１９１〜１９４ （Ｈ２＝ ）は感熱記録法により記録
を実行するためのものである。端子ＶＨと端子ＧＷとの
間に記録電圧が印加される。
１９１〜１９４ （Ｈ２＝ ）は感熱記録法により記録
を実行するためのものである。端子ＶＨと端子ＧＷとの
間に記録電圧が印加される。
記録駆動回路１においてＮ段のシフトレジスタ１１１〜
１１４（ＳＲｉ）は端子ＯＬＫエク入力されるシフトク
ロックをバッファｔｏｔ（ＢＦｏ）に工って受ケた後、
Ｎ個のシフトレジスタ１１１〜ｘｘ４（ＳＲ＜）を同時
に駆動する。これによって、端子５ＰＩＮから入力され
るｌクロッ２分のサンプリングデータパルス（１１”）
に、第１段目のレジスタ１１１ （Ｓ Ｒｔ ）から第
ｎ段目のレジスタ１１４ （ＳＲｎ ）まで順次転送さ
れる。
１１４（ＳＲｉ）は端子ＯＬＫエク入力されるシフトク
ロックをバッファｔｏｔ（ＢＦｏ）に工って受ケた後、
Ｎ個のシフトレジスタ１１１〜ｘｘ４（ＳＲ＜）を同時
に駆動する。これによって、端子５ＰＩＮから入力され
るｌクロッ２分のサンプリングデータパルス（１１”）
に、第１段目のレジスタ１１１ （Ｓ Ｒｔ ）から第
ｎ段目のレジスタ１１４ （ＳＲｎ ）まで順次転送さ
れる。
第１の種類のアナログスイッチ１２１〜１２４ （８Ｗ
１．）は中間段のレジスタ、例えばレジスタ１１３の出
力を制御端子に受け、端子ＰＩＸから入力されるアナロ
グ画像信号、またはＤ／Ａ変換器によって量子化された
ディジタル画伶信号をアナログスイッチ１２１ （５Ｗ
ＩＩ ）からアナログスイッチ１２４ （Ｓ Ｗｌｎ
）への順次走査してサンプリングを行う。第１の種類の
キャパシタ１３１〜１３４（Ｏｒｊ）は、アナログスイ
ッチ１２１〜１２４（ＳＷｔｔ）のそれぞれによってサ
ンプリングされた画像信号を電荷の形によってホールド
するためのキャパシタである。これらのキャパシタは現
在のプロセス技術によって数ｐＦ〜十数ｐＦの範囲のも
のであり、ホールドモード時のドループとして数十μＶ
／ｍ ｓ以上の性能を有することが可能である。扁入力
インピーダンス形のアナログバッファ１４１ ＝ １４
４ （Ｂ Ｆ ｉ ’）は、上記ホールド信号の利得が
１であるとしてインピーダンス変換機能をはたしている
。
１．）は中間段のレジスタ、例えばレジスタ１１３の出
力を制御端子に受け、端子ＰＩＸから入力されるアナロ
グ画像信号、またはＤ／Ａ変換器によって量子化された
ディジタル画伶信号をアナログスイッチ１２１ （５Ｗ
ＩＩ ）からアナログスイッチ１２４ （Ｓ Ｗｌｎ
）への順次走査してサンプリングを行う。第１の種類の
キャパシタ１３１〜１３４（Ｏｒｊ）は、アナログスイ
ッチ１２１〜１２４（ＳＷｔｔ）のそれぞれによってサ
ンプリングされた画像信号を電荷の形によってホールド
するためのキャパシタである。これらのキャパシタは現
在のプロセス技術によって数ｐＦ〜十数ｐＦの範囲のも
のであり、ホールドモード時のドループとして数十μＶ
／ｍ ｓ以上の性能を有することが可能である。扁入力
インピーダンス形のアナログバッファ１４１ ＝ １４
４ （Ｂ Ｆ ｉ ’）は、上記ホールド信号の利得が
１であるとしてインピーダンス変換機能をはたしている
。
１滓信号のサンプリングおよびホールドの動作が記録駆
動回路１の全般にわたって°完了した時点で、端子ＬＡ
ＴＣＨからラッチパルスが入力される。これにエフ、バ
ッファ１４１〜１４４（ＢＦＩから出力信号が送出され
、第２の種類のアナログスイッチ１５１〜１５４ （８
Ｗ２ｉ ）がオンに々る。同時に、第２の種類のキャパ
シタンス１６１〜１６４ （０ｚｉ）に接続されている
第２の種類のアナログスイッチ１５１−１５４ （５Ｗ
２＝）をオフにすることにより、キャパシタンス１３１
〜１３４ （Ｏｌｉ ）と同様な画像信号のホールドを
行う。第２の種類のキャパシタンス１６１〜１６４（Ｃ
ｊｚｉ）にそれぞれホールドされた画像信号はアナログ
比較器１７１−１７４ （ＯＯＭＰ ｓ ”）の一方の
入力端子に加えられ、アナログ比較器１７１〜１７４
（ＯＯＭＰ ｉ ）の他方の入力端子には比較基準信号
が供給されている。アナログ比較器１７１〜１７４はバ
ッファ１４１−１４４ （Ｂ Ｆ門）と同様な高インピ
ーダンス入力特性を有するものであり、画像信号を正側
入力端子に加えると共に比較基準信号を負側入力４子に
加えである。画像信号電位が比較基準信号電位より正で
ある期間には、アナログ比較器１７１〜１７４は＠ｌ＃
を出力し、駆動用のトランジスタ１８１〜１８４（ＴＲ
ａ）の内で“１”信号が出力されている列のトランジス
タのみがオンになり、記録体素子が駆動されて記録が行
われる。バッファ１０１−１０４１ａ波形の整形、ある
いは入出力のインピーダンス変換を行うために配置され
ているものである。
動回路１の全般にわたって°完了した時点で、端子ＬＡ
ＴＣＨからラッチパルスが入力される。これにエフ、バ
ッファ１４１〜１４４（ＢＦＩから出力信号が送出され
、第２の種類のアナログスイッチ１５１〜１５４ （８
Ｗ２ｉ ）がオンに々る。同時に、第２の種類のキャパ
シタンス１６１〜１６４ （０ｚｉ）に接続されている
第２の種類のアナログスイッチ１５１−１５４ （５Ｗ
２＝）をオフにすることにより、キャパシタンス１３１
〜１３４ （Ｏｌｉ ）と同様な画像信号のホールドを
行う。第２の種類のキャパシタンス１６１〜１６４（Ｃ
ｊｚｉ）にそれぞれホールドされた画像信号はアナログ
比較器１７１−１７４ （ＯＯＭＰ ｓ ”）の一方の
入力端子に加えられ、アナログ比較器１７１〜１７４
（ＯＯＭＰ ｉ ）の他方の入力端子には比較基準信号
が供給されている。アナログ比較器１７１〜１７４はバ
ッファ１４１−１４４ （Ｂ Ｆ門）と同様な高インピ
ーダンス入力特性を有するものであり、画像信号を正側
入力端子に加えると共に比較基準信号を負側入力４子に
加えである。画像信号電位が比較基準信号電位より正で
ある期間には、アナログ比較器１７１〜１７４は＠ｌ＃
を出力し、駆動用のトランジスタ１８１〜１８４（ＴＲ
ａ）の内で“１”信号が出力されている列のトランジス
タのみがオンになり、記録体素子が駆動されて記録が行
われる。バッファ１０１−１０４１ａ波形の整形、ある
いは入出力のインピーダンス変換を行うために配置され
ているものである。
次に、本実施例による記録駆動回路１により記録を行う
ための入力信号のタイミングの一例について説明する。
ための入力信号のタイミングの一例について説明する。
第１図において、端子ＰＩＸから入力される画像信号と
、端子ＯＬＫから入力されるシフトクロックと、端子５
ＰＩＮから入力されるサンプリングパルスとによって、
データが第１の種類のアナログスイッチ１２１〜１２４
に入力されるタイミングが決定される。このタイミング
は、いずれも同期関係に保たれている。画像信号は、シ
フトクロックの入力タイミングに対してホールドタイム
特性を考慮した分だけ遅延した関係にある。いっぽう、
サンプリングパルスは一般に単位シフトクロック時間に
限って″ｌ”となる。有効画像信号の開始に同期して、
単位シフトクロック前にサンプリングパルスが発生する
。端子ＬＡＴＣＨから入力されるラッチパルスは、サン
プリングパルスの入力後に発生するが、これはＮ個のシ
フトクロックが入力され、その後で（Ｎ＋１）個目のシ
フトクロックが入力される以前に発生する。端子ＲＥＦ
から入力される比較基準信号はラッチパルスが入力され
た後、鋸歯状波信号として発生する。しかも、比較基準
信号は入力画像信号の最低電位と最高電位とに対応した
搦幅電位を有し、駆動期間を考慮した傾斜電位変化形の
波形である。
、端子ＯＬＫから入力されるシフトクロックと、端子５
ＰＩＮから入力されるサンプリングパルスとによって、
データが第１の種類のアナログスイッチ１２１〜１２４
に入力されるタイミングが決定される。このタイミング
は、いずれも同期関係に保たれている。画像信号は、シ
フトクロックの入力タイミングに対してホールドタイム
特性を考慮した分だけ遅延した関係にある。いっぽう、
サンプリングパルスは一般に単位シフトクロック時間に
限って″ｌ”となる。有効画像信号の開始に同期して、
単位シフトクロック前にサンプリングパルスが発生する
。端子ＬＡＴＣＨから入力されるラッチパルスは、サン
プリングパルスの入力後に発生するが、これはＮ個のシ
フトクロックが入力され、その後で（Ｎ＋１）個目のシ
フトクロックが入力される以前に発生する。端子ＲＥＦ
から入力される比較基準信号はラッチパルスが入力され
た後、鋸歯状波信号として発生する。しかも、比較基準
信号は入力画像信号の最低電位と最高電位とに対応した
搦幅電位を有し、駆動期間を考慮した傾斜電位変化形の
波形である。
なお、本発明による記録駆動回路は発熱抵抗体素子全数
に対して分散的に構成してもよいことは明らかであり、
この場合には端子５ＰＩＮの入力信号は前段構成回路の
端子５ＰＯＵＴから信号を受ける。また各段の構成が同
一であるならば、端子ＯＬＫ、ＰＩＸ、ＬＡＴＯＨは並
列に接続してよい。端子ＲＥＦの信号は各段、あるいは
グループの回路ごとに直列に受ければよい。
に対して分散的に構成してもよいことは明らかであり、
この場合には端子５ＰＩＮの入力信号は前段構成回路の
端子５ＰＯＵＴから信号を受ける。また各段の構成が同
一であるならば、端子ＯＬＫ、ＰＩＸ、ＬＡＴＯＨは並
列に接続してよい。端子ＲＥＦの信号は各段、あるいは
グループの回路ごとに直列に受ければよい。
上記にエフ記録駆動回路が構成されることは明らかであ
るが、任意数の分散的記録形態を採用しようとも、画像
入力処理においては一回の入力で記録が完了できる。
るが、任意数の分散的記録形態を採用しようとも、画像
入力処理においては一回の入力で記録が完了できる。
（発明の効果）
本発明は以上説明したように、感熱式の記録ヘッドに印
加する電力量の制御をアナログ値データと、アナログ値
比較基準信号とを一回のみの記録駆動回路へ含入力する
ことによって、入力されるアナログ画像信号の電位と比
較基準信号の電位とを任意に設定できるため、アナログ
比較期間には一度の記録処理によって、それぞれの記録
用発熱抵抗体素子ごとにアナログ的に記録濃度が得られ
ると云う効果がある。従って、ハーフトーンの記録や記
録用発熱抵抗体素子ごとの濃度の補正、あるいは熱履歴
の補正が容易になると云う効果がある。
加する電力量の制御をアナログ値データと、アナログ値
比較基準信号とを一回のみの記録駆動回路へ含入力する
ことによって、入力されるアナログ画像信号の電位と比
較基準信号の電位とを任意に設定できるため、アナログ
比較期間には一度の記録処理によって、それぞれの記録
用発熱抵抗体素子ごとにアナログ的に記録濃度が得られ
ると云う効果がある。従って、ハーフトーンの記録や記
録用発熱抵抗体素子ごとの濃度の補正、あるいは熱履歴
の補正が容易になると云う効果がある。
第１図は、本発明による感熱記録用の記録駆動回路の一
実施例を示すブロック図である。 第２図は、従来技術による感熱記録用の記録駆動回路の
一例を示すブロック図である。 １０１−１０４，１４１〜１４４ 、２０１−２０３・
・・バッファ１１１〜１１４．２１１〜２１４・・・レ
ジスタ１２１〜１２４．１５１〜１５４・・・スイッチ
１３１〜１３４．１６１〜１６４・・・キャパシタ１７
１〜１７４・・・比較器 １８１−１８４，２４１〜２４４−・・トランジスタ１
９１〜１９４，２５１〜２５４−・・発熱抵抗体素子２
２１〜２２４・・・メモリ要素 ２３１〜２３４・・・ＡＮＤゲート 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽才１図 才２図
実施例を示すブロック図である。 第２図は、従来技術による感熱記録用の記録駆動回路の
一例を示すブロック図である。 １０１−１０４，１４１〜１４４ 、２０１−２０３・
・・バッファ１１１〜１１４．２１１〜２１４・・・レ
ジスタ１２１〜１２４．１５１〜１５４・・・スイッチ
１３１〜１３４．１６１〜１６４・・・キャパシタ１７
１〜１７４・・・比較器 １８１−１８４，２４１〜２４４−・・トランジスタ１
９１〜１９４，２５１〜２５４−・・発熱抵抗体素子２
２１〜２２４・・・メモリ要素 ２３１〜２３４・・・ＡＮＤゲート 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽才１図 才２図
Claims (1)
- シフトクロックにより直列アナログ入力信号を並列アナ
ログ出力信号に直並列変換するタイミングを供給するた
めの複数のシフトレジスタと、前記複数のシフトレジス
タの任意の段の出力を制御信号として前記直列アナログ
入力信号を切換えるための複数の第１の種類のアナログ
スイッチと、前記複数の第１の種類のアナログスイッチ
の出力を保持して送出するための複数の第１の種類のキ
ャパシタ付き高入力インピーダンス形アナログバッファ
と、前記複数の高入力インピーダンス形アナログバッフ
ァの出力を切換えてラッチするための複数の第２の種類
のアナログスイッチと、前記複数の第２の種類のアナロ
グスイッチの出力を保持するための複数の第２の種類の
キャパシタと、前記複数の第２の種類のアナログスイッ
チの出力と基準電圧とを比較するための複数のアナログ
比較器と、前記複数のアナログ比較器の出力に応じて複
数の発熱抵抗体素子を個々に駆動するための複数の駆動
用トランジスタとを具備し、前記複数の発熱抵抗体素子
より成る記録ヘッドを駆動するように構成したことを特
徴とする記録駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60018326A JPS61177863A (ja) | 1985-02-01 | 1985-02-01 | 記録駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60018326A JPS61177863A (ja) | 1985-02-01 | 1985-02-01 | 記録駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61177863A true JPS61177863A (ja) | 1986-08-09 |
Family
ID=11968493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60018326A Pending JPS61177863A (ja) | 1985-02-01 | 1985-02-01 | 記録駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61177863A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6270179B1 (en) * | 1998-07-31 | 2001-08-07 | Fujitsu Limited | Inkjet printing device and method |
-
1985
- 1985-02-01 JP JP60018326A patent/JPS61177863A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6270179B1 (en) * | 1998-07-31 | 2001-08-07 | Fujitsu Limited | Inkjet printing device and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4859998A (en) | Apparatus and method for driving signal electrodes for liquid crystal display devices | |
| EP0597315A2 (en) | Switched capacitor D/A converter | |
| KR100436328B1 (ko) | 출력 편차를 감소시킬 수 있는 액정 디스플레이 구동 장치 | |
| KR101903527B1 (ko) | 데이터 구동부, 이의 구동 방법 및 데이터 구동부를 포함하는 표시 장치 | |
| US6169508B1 (en) | Digital to analogue converter and method of operating the same | |
| JP3045266B2 (ja) | 液晶表示装置の駆動回路 | |
| JPH0736405A (ja) | 表示装置の階調補正方式 | |
| JPS61177863A (ja) | 記録駆動回路 | |
| JPH05227362A (ja) | 密着型イメージセンサ用集積回路 | |
| JP3703712B2 (ja) | イメージセンサ | |
| JPH07118760B2 (ja) | イメージセンサ | |
| JP2003529103A (ja) | 反射形ｌｃｄ用のサンプルホールド列バッファ | |
| JP2605699B2 (ja) | 表示制御回路及びカラー画像表示装置 | |
| JPH06236168A (ja) | データ・ライン・ドライバ | |
| JPS60145864A (ja) | 記録素子駆動制御方法 | |
| JPS6147025B2 (ja) | ||
| JPS588626B2 (ja) | 多階調画像記録装置 | |
| JPH07225567A (ja) | アクティブマトリクス型液晶表示装置の階調駆動回路及びその液晶表示装置 | |
| JPH0446386A (ja) | 液晶表示装置の駆動回路 | |
| JPH10233883A (ja) | Ｃｃｄ撮像素子及び画像読取装置 | |
| KR100330117B1 (ko) | 고체촬상장치용 주사회로 | |
| JPH044951B2 (ja) | ||
| JPH04358197A (ja) | 液晶ディスプレイの階調駆動回路 | |
| SU731607A1 (ru) | Устройство дл автоматического управлени фокусировкой электронного луча, передающей телевизионной трубки | |
| JP3774882B2 (ja) | Ｄ／ａコンバータ |