JPS6118363A

JPS6118363A - インバ−タ装置のｐｗｍ制御回路

Info

Publication number: JPS6118363A
Application number: JP59137879A
Authority: JP
Inventors: Shigeyuki Sugimoto; 重幸杉本; Masahiko Iwasaki; 岩崎　政彦
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1984-07-05
Filing date: 1984-07-05
Publication date: 1986-01-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、正弦波近似されたＰＷＭ（パルス幅変調）
信号出力を得るインバータ装置のＰＷＭ制御回路に関す
るものである。

〔従来の技術〕

従来この種装置として第１図に示すものがあった。ただ
し、第１図は、１組分のＰＷＭ信号発生部分を示しだも
のである。図において、１は周波数指令、電圧指令に従
って基準正弦波を出力する正弦波発振器、２は三角波発
振器、３は比較器である。

次に第１図を動作を説明する。すなわち、正弦波発振器
１は、入力の周波数指令、電圧指令に従って基準正弦波
を出力する。一方三角波発振器２からは三角波（以下、
キャリアと略称する）が出力され、この２組の発振器出
力は比較器３により比較される。そして基準正弦波より
キャリアが大きい区間は比較器３の出力はＯＦＦ　、そ
の逆の区間ではＯＮすることにより、比較器３から正弦
波近似されたＰＷＭ制御信号出力が得られる。

この王者の関係を第２図の波形図で示す。図において、
４は正弦波発振器１の出力の基準正弦波、５は三角波発
振器２の出力のキャリア、６は比較器３の出力の正弦波
近似ＰＷＭ制御信号である。

従来のインバータ装置のＰＷＭ制御回路は以上のように
構成されているので、回路の構成をアナログ素子で行う
と、正弦波や三角波の発振信号電圧の調整要素が不可欠
で調整が面倒なばかりかディジタル素子で構成すると部
品点数が多く回路が複雑となる尋の欠点があった。

また、従来の回路構成では、キャリア周波数ｆｅとイン
バータ周波数ｆの同期をとることや、ｎ（＝　ｆ　ｅ／
ｆ　）の値をｆに対応して切替えるためには多くの付加
回路を必要とするなどの欠点があった。

〔発明の概要〕

この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、基本的にＰＷＭ制御回路の構成
を全ディジタル素子により構成し、３個のカウンタと若
干の記憶素子、演算回路を用いることによシ全体の回路
構成を簡単にし、かつキャリア周波数ｆｃとインバータ
周波数ｆの同期や、ｆに対応したｎ　（＝　ｆ　ｃ／ｆ
　）値の切替え等も容易に行えるようにしたインバータ
のＰＷＭ信号発生装置を提供することを目的とする。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。まず
第３図において、７はバイナリ−のインバータ出力周波
数指令（以下、ｆ指令と呼ぶ）に比例させて入力クロッ
ク信号の周波数を変換しクロックＡとして出力する周波
数変換器（例えばレートマルチプライヤ−）、８は前ｄ
己りロックＡの周波数を計数し、その計数動作の１周期
をインバータ出力の１周期とするリングカウンタ（例え
ば、１６ビツト自リングカウンタ）、９は前述のクロッ
クＡを、キャリア周波数ｆｅとインバータ出力周波数ｆ
の比ｎ（＝ｆ　ｃ／ｆ　）に対応して後述の演算回路１
２により設定される計数値で分周し、クロックＢとして
出力する分周器（例えば、８ビツト・カラ／り）、１０
および１１は、それぞれ、前記のリングカウンタ８の計
数値に基づいて、次に出力する１キャリア期間を構成出
力データのための記憶素子で、例えば、６つの期間のう
ち、第３番目と第４番目の期間に比例したデータ（以後
、ＴＨａｉｎデータと呼ぶ）および、第２番目と第５番
目の期間に比例したデータ（以後、Ｔｓｓｉｎデータと
呼ぶ）を出力するＲＯＭ、１２は、第１演算回路で１キ
ャリア周期ごとに前記記憶素子１０．１１からＴＭ　ａ
ｉｎデータ、及びＴＢ　ｇｉｎデータを入カレ、客に出
力する１キャリア期間の継続時間に相肖する後述のカウ
ンタ１３の設定値を、インバータ装置が出力できる最高
周波数を示す指令（以後、ｆｍａｘ指令と略称する）及
びインバータ出力電圧指令（以後、■指令と略称する）
更にｎ　（＝　ｆ　ｃ／ｆ　）を示す指令（以後、ｎ指
令ξ略称する）等に対応して演算を実行し、後述の内部
メモリに格納するとともに、前回に計算した１キャリア
期間を構成する６つの期間の継続時間に相当する設定値
を、後述のカウンタ１３から同期信号Ａが入力されるた
びに順次セットし、さらに、１キャリア期間終了時点で
、第２演算回路１４に同期信号Ｂを出力する。

１３は、分周器９からの出力されるクロックＢを計数し
、第１演算回路１２により設定された値だけ計数した時
点で同期信号Ａを該第１演算回路１２と第２演算回路１
４に出力するカウンタ（例えば、８ビツト・カウンタ）
、１４は、第２演算回路でリングカウンタ８の計数値を
第１演算回路１２からの同期信号Ｂに応じて取込み次に
出方する１キャリア期間を演算して構成し出方する。す
なわち６つの期間ＣＩＰＷＭ信号（Ｕ、Ｖ、Ｗ３３相）
の電位データが格納されている記憶素子１５のアドレス
を計算し、後述の内部メモリに格納するとともに、その
１周期前に演算した各期間の各相のＰＷＭ信号の電位デ
ータを格納する記憶素子１５のアドレスを、カウンタ１
３からの同期信号Ｂにより順次出力する。１５は前記第
２演算回路１４からのアドレス信号に基づき１．各相の
ＰＷＭ信号の電位を出力するＲＯＭなどの記憶素子であ
る。

次に本発明の動作を以下に説明する。まず第４図は、本
発明に使用するパルス幅変調法の基本原理の１例を示し
たもので、図において、１相分のＰＷＭ制御信号は、第
２図の場合と同様に基準波形１６と三角波キャリア１７
を比較する方式としている。すなわち基準波形１６より
三角波キャリア１７が大きい区間は“Ｌルベルを、その
逆の区間では１Ｈ″レベルを出力する。さらに、３相分
のＰＷＭ制御信号を得るには、基準波形として同一の波
形で位相を１２０°ずつずらしたものを３組用意し、こ
れらと１つの三角波キャリアを比較する。

この変調法の場合には、ＰＷＭ制御信号は、６０゜区間
ごとに、どれか１相だけが″″Ｈ″Ｈ″レベル＃レベル
のいずれかに固定され、残シの２相の信号のＯＮ　、　
ＯＦＦにより電圧制御がなされる。

第５図は、前記第４図に示したものとほぼ同等のＰＷＭ
制御を本発明の回路で行なうための原理図を示すもので
ある。第５図の基準パターン１８は、第４図の３相分の
基準波形を基に、各相のＰＷＭ信号のいずれかが切替わ
る境界線を示す。

これらの境界線で囲まれた各領域に印された３桁の数字
は、それぞれ、左から順にＵ相、■相、Ｗ相のＰＷＭ制
御信号のレベルを示し、１は”Ｈ″レベル、０は”Ｌ＃
レベルを出力することを意味する。

ここで、第５図の基準パターン１８上を、三角波キャリ
ア１９を走らせると、第４図の場合と同様にＰＷＭ制御
信号が得られる。この発明の一実施例では、処理を簡単
にするため第５図のキャリア２０に示すように三角波キ
ャリア１９の１周期区間を三角波の中心の位相で、上下
に直線的に往復するキャ肝アで代用する。この場合、キ
ャリア２０の位相は、ｎ　＝　ｆ　ｅ／ｆとすると、上
下の往復移動が終了するごとに３６０　／　ｎ　（ｄｅ
ｇ）ずつずれることになる（キャリア２０の上下往復移
動時間は、３６０／　ｎ　（ｄｅｇ）に相当する時間＝
　１／ｆ　ｃに等しくなる）。

以上のことから、各相のＰＷＭ制御信号のレベルは、キ
ャリア２０が現在位置する領域の数字により決定され、
また、各電位の継続時間は、キャリア２０がその領域を
通過する時間にょシ決定される。さらに、電圧制御を行
なうためには、通常の正弦波比較の場合と同様に出力電
圧に反比例させてキャリア２０の振幅を変化させればよ
い。

次に、前述のよりなＰＷＭ制御信号形成方法を具体化し
た第３図の回路の動作について説明する。

第６図は、第３図の回路の各部の詳細動作を説明するだ
めの図である。

第３図において、バイナリ−で与えられるインバータ周
波数指令（ｆ指令）は、周波数変換器７により、その値
に比例した周波数を持つクロックＡに変換され、リング
カウンタ８、カウンタ９に入力される。すると、リング
カウンタ８には、あらかじめ、インバータ装置の最高出
力周波数ｆ　ｍａｘと周波数変換器７からのクロックＡ
の最高周波数ｆ１ｍａｘの比ｆｍａｘ／ｆ１ｍａｘの値
が設定されており、第６図２２に示すように、前述のク
ロックＡの計数動作をこの設定値を１周期として繰返え
す。この計数動作の１周期が、インバータ装置の出力の
１周期となる。また、インバータ最高出力周波数ｆｒｎ
ａｘ　を変える場合には、ｆｍａｘ指令に反比例したカ
ウント値をリングカウンタ８にセットすればよい。

記憶素子１０および１１は、第６図の基準パターン２゛
１のうち横線で示した領域および斜線で示した領域の継
続時間に比例したデータを、それぞれ６０°区間分だけ
格納している。これらのデータは、例えば、第６図のＴ
Ｍ　ｓｉｎデータ２５およびＴｓｓｉｎデータ２６に相
当する。前述のリングカウンタ８の計数値のうち、下グ
の適当なビットを取り出すことにより、６０°区間ごと
にカウントを繰返えすような位相情報Ａ（第６図の２４
を作り出す。更に記憶素子１０．１１は、この位相情報
Ａに対応したＴＭｓｉｎデータとＴＢ　ｓｉｎデータを
第１演算回路１２に出力する。第１演算回路１２は、ま
ずｆｍａｘ指令、ｎ指令に対応して後述のカウンタ１３
の半キャリア区間の計数値ｎ２データを計算する。次に
、記憶素子１０．１１から１キャリア周期ごとに読み込
むＴＭ　ｓｉｎデータ、Ｔ３ｓｉｎデータにＶ指令を乗
じ（記憶素子１０．１１にＶ指令に対応したデータを格
納しておき、■指令に応じて読み込んでもよい）、さら
にｆ　ｍａｘ　指令、ｆｃ指令に対応して補正を加える
ことにより、■指令に比例した１Ｍデータ、Ｔｓデータ
を計算する。また、先に計算したｎ２データから１Ｍデ
ータとＴｓデータの両方を差し引くことによりＴｏデー
タを計算する。

これらの計算された７Ｍデータ％ＴＳデータ、ＴＯデー
タは、それぞれ、第６図の基準パターン２１の領域のう
ち、横線で示した領域、斜線で示した領域、それ以外の
領域を午ヤリアが通過する時間に相当する後述のカウン
タ１３の計数値となる。これらのデータは、演算される
と一旦、第６図に示すような計算用のメモリ３０に、例
えば６つのデータとして格納され、次回のキャリア区間
で順にカウンタ１３に設定されることになる。

第１演算回路１２は、上述の如きデータの演算を実行し
ている間に、同時にその前に演算した１キャリア区間を
構成する各期間に相当する設定データを、後述のカウン
タ１３から同期信号Ａが入力されるたびに、第６図に示
す出力用メモリ３１から前述のＴＯ＋　ＴＳ　＋　ＴＭ
　ＨＴＭ　ｒ　ＴＳ　ｒ　ＴＯの順に順次カウンタ１３
に設定する。さらに、これら１キャリア区間の６つのデ
ータをすべて出力し終えた時点で、第２演算回路１４に
同期信号Ｂを出力するとともに、前述の計算用メモリ３
０と出力用メモリ３１の内容を切替え、上記の動作を繰
返えす。

また、第１演算回路１２は、ｆＣ指令とｆｍａ：ｃ指令
に対応して分周器９とカウンタ１３の設定値を変更する
。

分周器９はカウンタ１３のカウント時間ｎ指令とｆ指令
で決定される１キャリア期間の時間１／ｎｆで与えられ
る）に比例した値となるように第１演算回路１２により
設定される値で、前述のクロックＡを分周し、クロック
Ｂとして出力する。したがってキャリア周波数ｆｅとイ
ンバータ周波数ｆの比ｎ（可ｃ／ｆ　）の切替は、この
分周器９の分周比とカウンタ１３の設定値を調節するこ
とにより行なわれる。また、クロックＡの周波数はｆ指
令に比例しているから、分周器９とカラ／り１３の設定
値ｔ−調節しない間は、インバータの基準パターンとキ
ャリアは同期状態（ｎ＝一定）となっている。

カウンタ１３は、第１演算回路１２により、前回の１キ
ャリア期間に計算したデータ（前述のＴｌｌ］＋ＴＳ　
、　ＴＭ　　データ）を設定されると、その設定値だけ
分周期９からのクロックＢを計数した時点で同期信号Ａ
を第１演算回路１２と第２演算回路１４に出力する。こ
のカウンタ１３動作によす、第６図の′基準パターン２
１の各領域に示される各相の電位の継続時間を′規定す
ることになる。　　“第２演算回路１４には、前述のリ
ングカウンタ８からの計数値のうち、上位の適当なビッ
トを取り出すことにより、３０°区間ごとに値が変化す
る位相情報Ｂ（第６図の２３）が入力され、この位相情
報Ｂに対応して、現在のキャリアが存在する位相におけ
る１キャリア期間を構成する例えば６つの期間（前記の
’ｒｏ　ｌ　’ｒｓ　ｌ　’ｒＭ＋　’ｒＭ＋　ＴＳ　
Ｉ’ｒｏ　　データに対応する）のＰＷＭ制御信号（ｔ
ｙ、ｖ、ｗ３３相）の電位データ（第５図の基準パター
ン１８の各領域に印された数字に相当する）が格納され
ている記憶素子１５のアドレスを計算する。この場合、
例えば、第６図２７に示すような位相情報Ｂに対応した
データテーブルにより、記憶素子１５のアドレスを求め
る。データテーブルの具体的な例を第７図に示す。第７
図において、位相情報Ｂに対応して与えられる３組の３
桁のデータは、第５図の基準パターン１８の各領域に印
された数字と同じであるが、ここでは、それぞれのデー
タに対応した記憶素子１５のアドレスを示している。

これらの電位データのアドレスは、一旦、第６図に示す
ような計算用のメモリ３２に、例えば６つのデータとし
て格納され、次回のキャリア期間で、順に記憶素子１５
に出力される。

第２演算回路１４は、上述のようなアドレスの演算を実
行すると同時に、前回に計算した１キャリア期間を構成
する各期間に出力する各相の電位データに対応するアド
レスデータを前述のカウンタ１３から同期信号Ａが入力
されるたびに第６図に示す出力用メモリ３３からｖｏ　
ｌ　ＶＳ　＋　ＶＭ　＋　”Ｍ　ｒ　ＶＳ　ｒＶ（、の
順に順次出力ラッテする。さらに、第１演算回路１２よ
ジ、同調信号Ｂが入力されると前述の計算用メモリ３２
と出力用メモリ３３を切替え、上記の動作を繰返えす。

また、インバータ装置の正転と逆転動作の切替が必要な
場合には、第２演算回路１４において、インバータの正
転、逆転を規定する正逆指令により、第６図および第７
図に示すような正転用データテーブル２７と逆転用デー
タテーブル２８を切替えることで、正転動作と逆転動作
の選択を行なう口記憶素子１５は、第２演算回路１４からのアドレス信号
に対応してその時点での各相のＰＷＭ制御信号の電位を
出力する。

以上のようにして、本発明のＰＷＭ制御信号発生回路で
は、第６図に示すように、１キャリア期間を構成する例
えば６つの期間における各相の電位データを出力用メモ
リ３３から順次出力するとともに各電位データの出力時
間をカウンタ１３の計数時間で規定することにより、第
４図のものとほぼ同等のＰＷＭ制御信号を出力する。ま
た、電位データとカウンタ１３の設定データの格納用メ
モリとしてそれぞれ２組（計算用と出方用）ずつ用意し
、一方のメモリからデータが出力されている間に、他方
のメモリに次の１キャリア周期に出力するデータを演算
格納し、１キャリア期間が完了するごとに、これらの２
つのメモリを切替えることにより、連続的にデータを出
力できるようにしている。

また、インバータ周波数に比例した周波数のクロックＡ
を計数する１組の位相基準用のリングカウンタ（例えば
、１６ビツトとれ＝ｆｃ／ｆ切替え用と各期間における
電位データ出力時間設定用の２組のカウンタ（例えば、
８ビツト）を用いているのが特徴となっている。

なお、上記実施例では、１キャリア期間を構成するＰＷ
Ｍ信号の電位データとカウンタ１３の設定値をそれぞれ
６つずつ持つ例を示したが、この場合、３番目のデータ
の組と４番目のデータの組はまったく同じであるので、
これらを１つのデータの組とすることで、１キャリア期
間を５つの期間で構成することも可能である。また、上
記実施例では、キャリアは上下往復運動を行なう（三角
波キャリアに相当する）ものとしたが、上から下へ、あ
るいは下から上への移動のみを行なう（のこぎｐ波キャ
リアに相当する）場合についても構成することができる
。この場合には、１キャリア期間は３つの期間で構成さ
れるため、１キャリア期間中の電位データの出力とカウ
ンタ１３への設定値の設定の回数も３回となる。

上記実施例では、パルス幅変調方法として、ＰＷＭ制御
信号が、６０°期間ごとに、何れか１相だけが“Ｈ″レ
ベル＠Ｌ″レベルに固定され、残シの２相の信号のＯＮ
、ＯＦＦによシミ圧制御がなされるような場合について
示したが、第３図の記憶素子１０．１１に格納されてい
る基準バタ７７．のデータを変更することにより、第２
図に示したような正弦波近似ＰＷＭ制御信号などの他の
変調方式によるＰＷＭ制御信号を形成することもできる
。

また、上記実施例では、ｎ　＝　ｆ　ｅ／ｆ切替え用と
各期間における電位データ出力時間設定用の２組のカウ
ンタ（例えば、８ビツトカウンタ）を用いた例を示した
が、これら２組のカウンタを１組のカウンタ（例えば、
１６ビツトカウンタ）とすることもできる。

また、上記実施例では、回路による構成について示した
が第３図の周波数変換器Ｔ以外の部分をマイクロコンピ
ュータに置き換えることも可能である。この場合、マイ
クロコンピュータトシては、例えば、ＮＥＣ１Ｂ７８１
１等を使用し、第３図のリングカウンタ８として内蔵１
６ビツトカウンタを、カウンタ９，１３として内蔵８ビ
ツトカウン〉を用いる。また記憶素子１０，１１，１５
や第２演算回路１４の中のデータテーブルとしては、内
蔵ＲＯＭを、第１．第２演算回路１２．１４の中の電位
データおよびカウンタ１３の設定データ格納用の計算用
メモリ、出力用メモリとしては、内蔵ＲＡＭを使用し、
各相のＰＷＭ制御信号（電圧データ）の出力端子や制御
クロック信号、■指令、ｆｃ指令、ｔｍａｘ指令、正逆
指令等のデータの入力端子としては、入出力Ｉ１０ボー
トを使用する。

マイクロコンピュータの処理内容としては、まず、第３
図のカウンタ１３に相当する内蔵８ビツトカウンタの計
数値が、設定値と一致したときに生じる割込みを利用す
る。第３図の回路において、第１演算回路１２と第２演
算回路１４に同期信号Ａが入力されるたびに行なってい
たカラ／り１３への設定データの設定と記憶素子１５へ
のアドレスデータの出力の代わりに、マイクロコンピュ
ータのカウンタの割込み処理プログラムにおいて、カウ
ンタへ設定データを設定するとともに、各相の電位デー
タをＩ１０ボートに出力する処理を行なう。また、それ
以外の処理、演算についてはメインプログラムで行なう
。さらに、■指令、　ｆｃ指令、ｆｍａｘ指令、正逆指
令等のデータの読み込みは外部割込み処理にて行なう。

〔発明の効果〕

以上のように、この発明によれば、インバータのＰＷＭ
制御回路を全てディジタル素子で構成したので、アナロ
グ素子で構成した時のような調整要素が不要となる。ま
た、インバータ周波数に比例した周波数の制御クロック
をカウントするリングカウンタ（位相基準用）と２組の
カウンタを用いることにより、インバータ周波数ｆとキ
ャリア周波数ｆｅの比ｎ　（＝　ｆ　ｃ／ｆ　）の値を
一定に保つことができるとともに、ｎ指令に応じて２個
のカウンタの設定値を調節することによシ、加減速時の
ｎ切替も容易に行なうことができる。さらに、リングカ
ウンタの設定値を指令に応じて切替えることにより、イ
ンバータの出力できる最高周波数の切替えや、演算回路
のデータテーブルを正転用と逆転用を用意し、指令に応
じてこれらを切替えることにより、インバータ装置の正
転、逆転動作の切替えも容易にできる。

更に、この発明の回路をマイクロコンピュータに置き換
えることにより、回路を小型、低価格にできる効果があ
る。

【図面の簡単な説明】

第１図は、従来のインバータ装置の三角波比較法による
正弦波近似ＰＷＭ制御回路の原理図、第゛２図は、第１
図の回路の動作を示す波形図、第３図は、この発明によ
るＰＷＭ制御信号発生回路の一実施例を示す回路構成図
、第４図は、この発明に使用するパルス幅変調法の基本
的原理を示すための波形図、第５図は、この発明による
３組分のｐ　ｗ　Ｍ制御信号形成の原理図、第６図は、
第３図に示したこの発明の一実施例の動作説明図、第７
図は、第３図の一実施例の第２演算回路中の位相情報に
対応したデータテーブル図である。１・・・正弦波発振器、２・・・三角波発振器、３・・
・コンパレータ、４・・・基準正弦波、５・・・三角波
キャリア、６・・・正弦波近似ＰＷＭ信号、１・・・周
波数変換器、８・・・リングカウンタ、９・・・分周器
、１０・・・記憶素子、１１・・・記憶素子、１２・・
・第１演算回路、１３・・・カウンタ、１４・・・第２
演算回路、１５・・・記憶素子、１６・・・基準波形、
１７・・・三角波キャリア、１８・・・基準パターン、
１９・・・三角波キャリア、２０・・・キャリア、２１
・・・基準パターン、２２・・・リングカウンタ８の計
数動作、２３・・・位相情報２．２４・・・位相情報１
．２５・・・ＴＭｌｓｉｎデータ（記憶素子１０の内容
）、２６・・・Ｔ５　ｓｉｎデータ（記憶素子１１の内
容）、２７・・・正転用データ・テーブル、２Ｂ・・・
逆転用データ・テーブル、２９・・・第１演算回路１２
の内部演算処理、３０・・・カウンタ１３の設定データ
格納用メモリ（計算用）、３１・・・カウンタ１３の設
定データ格納用メモリ（出力用）、３２・・・記憶素子
１５のアドレスデータ格納用メモリ（計算用）、３３・
・・記憶素子１５のアドレスデータ格納用メモリ（出力
用）、３４・・・ＰＷ、Ｍ制御信号の出力方法なお、図中、同一符号は同一、又は相当部分を示す。第１図第２図

Claims

【特許請求の範囲】

（１）交流又は直流電力を可変周波数及び可変電圧の交
流電力に変換するＰＷＭ制御型のインバータ装置のイン
バータ出力周波数指令をその周波数指令値に比例した周
波数の第１クロックに変換する周波数変換器と、前記第
１クロックを計数し、その計数動作の１周期をインバー
タ出力の１周期とするリングカウンタと、前記第１クロ
ックを、後記第１演算回路によりキャリア周波数とイン
バータ出力周波数の比に対応して決定される値で分周し
、第２クロックとして出力する分周器と、前記リングカ
ウンタの計数値を１キャリア周期で入力し、次の周期に
出力する１キャリア期間を構成する細分期間に相当する
設定値を、インバータの出力電圧を示す第１指令及び、
前記キャリアとインバータ出力周波数の比を示す第２指
令に対応して求め、内部メモリに格納し、既に求めてお
いた既設定データを、後記カウンタの第１同期信号に応
じて順次、該カウンタに設定し、さらに、１キャリア期
間終了時に第２同期信号を後記第２演算回路に出力する
第１演算回路と、前記第２クロックを計数し、前記第１
演算回路により設定された値に対応した第１同期信号を
前記第１演算回路と後記第２演算回路に出力するカウン
タと、前記リングカウンタの計数値を前記第１演算回路
からの第２同期信号に応じて入力し、次に出力する１キ
ャリア期間の各細分期間の各相対応のＰＷＭ信号値を求
め、内部メモリに格納するとともに、前回に求めた各細
分期間のＰＷＭ信号値を、前記カウンタの第１同期信号
に同期して順次出力する第２演算回路とを備えたインバ
ータ装置のＰＷＭ制御回路。
（２）正転用と逆転用のＰＷＭ信号値を記憶する複数の
記憶素子を有し、正転及び逆転の外部信号に応じて前記
記憶素子の内容を切替えることにより、正転と逆転の切
替出力データが得られるようにした第２演算回路を備え
たことを特徴とする特許請求の範囲第１項記載のインバ
ータ装置のＰＷＭ制御回路。
（３）インバータ装置が出力することのできる最高周波
数を示す最高周波数指令に応じて、リングカウンタの設
定値を切替えるとともに、第１演算回路の演算データに
補正を加えることにより、インバータ装置が出力するこ
とのできる最高周波数が切替えられるようにしたことを
特徴とする特許請求の範囲第１項記載のインバータ装置
のＰＷＭ制御回路。