JPH0219021A - ディジタルパルス幅変調回路 - Google Patents
ディジタルパルス幅変調回路Info
- Publication number
- JPH0219021A JPH0219021A JP16861388A JP16861388A JPH0219021A JP H0219021 A JPH0219021 A JP H0219021A JP 16861388 A JP16861388 A JP 16861388A JP 16861388 A JP16861388 A JP 16861388A JP H0219021 A JPH0219021 A JP H0219021A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- width modulation
- signal
- modulation circuit
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、ディジタルパルス幅変調回路に関し、特に
中央演算処理装置（ＣＰＵ）により容易にキャリア信号
の変更が行えるディジタルパルス幅変調回路に関するも
のである。
中央演算処理装置（ＣＰＵ）により容易にキャリア信号
の変更が行えるディジタルパルス幅変調回路に関するも
のである。
第３図は従来のパルス幅変調回路を示す回路図であり、
１はアナログコンパレータであって、その負極入力端に
は第４図（ａ）に示す被変調波信号Ａが供給され、また
正極入力端には第４図（ａ）に示すアナログ三角波信号
Ｂが供給される。 このように構成されたパルス幅変調回路において、第４
図（ａ）に示す被変調波信号Ａとアナログ三角波信号Ｂ
が供給されると、アナログコンパレータ１は、正極入力
端に供給されるアナログ三角波信号Ｂのレベルが、負極
入力端に供給される被変調波信号Ａのレベルよりも高く
なる期間においてのみ“Ｌ”となる第４図（ｂ）に示す
パルス幅変調信号ＰＷＭが出力される。 しかしながら、近年においてはキャリア周波数の高速化
、アナログ信号がドリフトすることによる問題発生およ
びディジタル部品の低価格化等によって、ディジタル構
成によるパルス幅変調回路が使用される傾向になって来
た。 第５図は上記従来のディジタルパルス幅変調回路を示す
回路図であって、４は被変調信号を演算処理によって発
生する中央演算処、理装置（以下、ＣＰＵと称す）、５
はバスを介してＣＰＵ４に接続されたリードオンリーメ
モリ（以下、ＲＯＭと称す）であって、ＣＰＵ４におい
て使用されるプログラムおよび各種の固定データが格納
されている。６はバスを介してＣＰＵ４に接続されたラ
ンダムアクセスメモリ（以下、ＲＡＭと称す）であって
、各種変更データの一時的な格納に使用される。７はバ
スを介してＣＰＵ４に接続されたレジスタであって、Ｃ
ＰＵ４において演算処理により発生された前記被変調信
号を保持する。８はレジスタ７の出力と可逆カウンタ９
の出力を比較するディジタルコンパレータである。 次に動作について説明する。可逆カウンタ９は三角波発
生用であって、ビット数を８ビツトとすると、第６図（
ロ）に示すクロック信号ＣＬＫが供給される毎に計数さ
れて、ＯＯＮ −ＯＩＨ−ｏ ２゜−０３ｕ −ＦＥＷ
−ＦＦＭ −ＦＥＷ−ＦＤＨ・−・−・−０２Ｎ −
０１１−００ｎ −ｏ ｌＨのように変化するディジタ
ル値を出力する。従って、この可逆カウンタ９から出力
されるディジタル信号に重み付けた波形変化は、第６図
（ａ）に波形Ａとして示すようになり、これがディジタ
ルパルス幅変調回路におけるキャリア周波数となる。 従って、パルス幅変調信号を得るためには、ＣＰＵ４に
おいて演算によって発生されて、ディジタルコンパレー
タ８に格納されている被変調信号と可逆カウンタ９から
出力される信号とを、ディジタルコンパレータ８におい
て比較することにより、第６図（Ｃ）に示すパルス幅変
調信号ＰＷＭが得られることになる。
１はアナログコンパレータであって、その負極入力端に
は第４図（ａ）に示す被変調波信号Ａが供給され、また
正極入力端には第４図（ａ）に示すアナログ三角波信号
Ｂが供給される。 このように構成されたパルス幅変調回路において、第４
図（ａ）に示す被変調波信号Ａとアナログ三角波信号Ｂ
が供給されると、アナログコンパレータ１は、正極入力
端に供給されるアナログ三角波信号Ｂのレベルが、負極
入力端に供給される被変調波信号Ａのレベルよりも高く
なる期間においてのみ“Ｌ”となる第４図（ｂ）に示す
パルス幅変調信号ＰＷＭが出力される。 しかしながら、近年においてはキャリア周波数の高速化
、アナログ信号がドリフトすることによる問題発生およ
びディジタル部品の低価格化等によって、ディジタル構
成によるパルス幅変調回路が使用される傾向になって来
た。 第５図は上記従来のディジタルパルス幅変調回路を示す
回路図であって、４は被変調信号を演算処理によって発
生する中央演算処、理装置（以下、ＣＰＵと称す）、５
はバスを介してＣＰＵ４に接続されたリードオンリーメ
モリ（以下、ＲＯＭと称す）であって、ＣＰＵ４におい
て使用されるプログラムおよび各種の固定データが格納
されている。６はバスを介してＣＰＵ４に接続されたラ
ンダムアクセスメモリ（以下、ＲＡＭと称す）であって
、各種変更データの一時的な格納に使用される。７はバ
スを介してＣＰＵ４に接続されたレジスタであって、Ｃ
ＰＵ４において演算処理により発生された前記被変調信
号を保持する。８はレジスタ７の出力と可逆カウンタ９
の出力を比較するディジタルコンパレータである。 次に動作について説明する。可逆カウンタ９は三角波発
生用であって、ビット数を８ビツトとすると、第６図（
ロ）に示すクロック信号ＣＬＫが供給される毎に計数さ
れて、ＯＯＮ −ＯＩＨ−ｏ ２゜−０３ｕ −ＦＥＷ
−ＦＦＭ −ＦＥＷ−ＦＤＨ・−・−・−０２Ｎ −
０１１−００ｎ −ｏ ｌＨのように変化するディジタ
ル値を出力する。従って、この可逆カウンタ９から出力
されるディジタル信号に重み付けた波形変化は、第６図
（ａ）に波形Ａとして示すようになり、これがディジタ
ルパルス幅変調回路におけるキャリア周波数となる。 従って、パルス幅変調信号を得るためには、ＣＰＵ４に
おいて演算によって発生されて、ディジタルコンパレー
タ８に格納されている被変調信号と可逆カウンタ９から
出力される信号とを、ディジタルコンパレータ８におい
て比較することにより、第６図（Ｃ）に示すパルス幅変
調信号ＰＷＭが得られることになる。
従来のディジタルパルス幅変調回路は以上のように構成
されているので、全信号を並列に計算することになり、
これに伴ってハードウェアーの素子数が多くなると共に
、キャリア周波数が高くなると、これに伴ってクロック
周波数が非常に高くなってしまう０例えば、キャリア周
波数を２０に■２とすると、クロック信号の周波数は、 ２０ＫＨｚ Ｘ ２５６ Ｘ ２ ”＝ １０２４０
ＫＨｚ ＝ １０．２４ＭＨｚと、非常に高速となって
しまう、この結果、ディジタルパルス幅変調回路が３組
必要とするモータ駆動回路や、可変キャリアが必要とな
る用途には、その使用が困難になる問題点を有している
。 この発明は上記のような問題点を解消するためになされ
たもので、ハードウェアーの低価格化と、キャリア変更
が容易に行えるディジタルパルス幅変調回路を得ること
を目的とする。
されているので、全信号を並列に計算することになり、
これに伴ってハードウェアーの素子数が多くなると共に
、キャリア周波数が高くなると、これに伴ってクロック
周波数が非常に高くなってしまう０例えば、キャリア周
波数を２０に■２とすると、クロック信号の周波数は、 ２０ＫＨｚ Ｘ ２５６ Ｘ ２ ”＝ １０２４０
ＫＨｚ ＝ １０．２４ＭＨｚと、非常に高速となって
しまう、この結果、ディジタルパルス幅変調回路が３組
必要とするモータ駆動回路や、可変キャリアが必要とな
る用途には、その使用が困難になる問題点を有している
。 この発明は上記のような問題点を解消するためになされ
たもので、ハードウェアーの低価格化と、キャリア変更
が容易に行えるディジタルパルス幅変調回路を得ること
を目的とする。
この発明に係るディジタルパルス幅変調回路は、ＣＰＵ
による制御が可能なカウンタタイマによってキャリア信
号ｆｃを発生させると共に、このキャリア信号ｆｃのレ
ベル変化点により動作を開始する減算カウンタを設け、
この減算カウンタにプリセットした値に応じてディジタ
ルパルス幅変調信号を発生させるものである。
による制御が可能なカウンタタイマによってキャリア信
号ｆｃを発生させると共に、このキャリア信号ｆｃのレ
ベル変化点により動作を開始する減算カウンタを設け、
この減算カウンタにプリセットした値に応じてディジタ
ルパルス幅変調信号を発生させるものである。
この発明におけるディジタルパルス幅変調回路は、キャ
リア信号ｒｅをＣＰＵによって容易に可変制御すること
が可能になると共に、一般に市販されているディジタル
構成素子の使用が可能となって、ディジタルパルス幅変
調回路が安価なものとなる。
リア信号ｒｅをＣＰＵによって容易に可変制御すること
が可能になると共に、一般に市販されているディジタル
構成素子の使用が可能となって、ディジタルパルス幅変
調回路が安価なものとなる。
以下、この発明の一実施例を図について説明する。第１
図において、１０はバスを介してＣＰＵ４に接続された
タイマーカウンタであって、ＣＰＵ４により制御される
と共に、クロック（を号ｃＬＫを計数することによって
、キャリア信号ｆｃを出力する。１１は減算カウンタで
あって、ＣＰＵ４により制御されると共に、タイマーカ
ウンタ１０から出力されるキャリア信号ｆ、をゲート入
力としてクロック信号ＣＬＫを計数することにより、時
間ｔ１期間に渡って“Ｌ”となる信号を出力する。 １２は減算カウンタであって、ＣＰＵ４により制御され
ると共に、減算カウンタ１１から出力される信号をゲー
ト信号としてクロック信号ＣＬＫを計数することにより
、時間ｔ２期間に渡って“１． ＩＩとなる信号をパル
ス幅変調信号ＰＷＭとして出力する。１３はタイマーカ
ウンタ１０から出力されるキャリア信号ｆｃを反転して
ＣＰＵ４に供給するインバータである。 次に動作について説明する。第２図（ａ）に仮装キャリ
ア三角波Ｂを示す。ここで、仮想キャリア三角波Ｂにお
けるＡ−Ｃ−Ｅ−Ｇ−Ｉ −に−Ｍ−０は、実際には存
在せず、実際には第２図（ｂ）に示すキャリア信号ｆｃ
が存在するだけである。 ここで、通常は正弦波信号が多い被変調信号を第２図（
ａ）に示す信号Ａとすれば、キャリア信号ｆ。 の基準点Ａ、Ｅ、Ｉ、Ｍからパルス幅変調信号の変化点
Ｂ、Ｆ、Ｊ、Ｎまでの各時間をｔｌとすれば、パルス幅
変調信号幅ＢＤ、ＦＨ，ＪＬの時間１１は一義的に決定
されるので、減算カウンタ１１および減算カウンタ１２
には、被変調信号とキャリア信号ｆｃの周期により、一
義的に決定される。従って、パルス幅１＋、 １ｇのク
ロック周波数の換算パルス数をＲＯＭ５に内蔵されてい
る（被変調信号レベル） −（１１パルス数）としての
変換データテーブルおよび（被変調信号レベル）−（ｔ
ｔパルス数）としての変換データテーブルを読み出す。 次に、この読み出されたデータを各キャリア信号ｆ。の
Ｈ−＋Ｌレベルへの変化点、即ち仮想キャリア信号の三
角波形部分における頂点Ａ、Ｅ、ｌ、Ｍにおいて、減算
カウンタ１１が動作を開始し、ｔ。 時間後にカウントアンプする。 減算カウンタ１１がカウントアツプすると、減算カウン
タ１２が動作を開始し、その出力信号は“Ｌ”となり、
１１時間後にカウントアツプしてその出力信号が“Ｈ”
となる、そして、この減算カウンタ１２から出力される
出力信号がパルス幅変調信号となる。 このように構成されたディジタルパルス幅変調回路にお
いては、タイマーカウンタｌＯによりキャリア信号ｆｃ
をＣＰＵ４によって容易に変更することが可能になる。 そして、この場合における被変調レベルによる時間１．
、１ｔの値を、近年大容量化が急速に進んで安価となっ
て来ているＲＯＭに、変化させる必要の数だけ、（被変
調信号レベル） −（ｔｌパルス数）としての変換デー
タチーフルおよび（被変調信号レベル）−（ｔＺパルス
数）としての変換データテーブルとして格納しておくこ
とに依り、切り替えによって簡単に選択することが可能
になる。例えば、被変調レベルを８ビツトとし、減算カ
ウンタのビット数を１６ビツトとすれば、１キャリア周
波数に対して（被変調信号レベル） Ｄｔパルス数
）としての変換データテーブルは５１２Ｂとなり、また
（被変調信号レベル） −（ｔ２パルス数）としての変
換データテーブルは５１２Ｂとなる。従って、総合計と
してＩＫＢのメモリ容量が必要になるが、近年において
は６４ＫＢのＲＯＭも一般的となって来ており、ｌＯキ
ャリア周波数分のデータに対しても、ｌ０ＫＢのＲＯＭ
を使用することによって容易に構成することが可能にな
る。また、処理時間の問題を無視すれば、時間ｔ、にお
けるパルス数および時間ｔ２におけるパルス数はデータ
テーブルを利用しなくとも、ＣＰＵ４による演算によっ
て容易に発生することが可能になる。 更に、三相誘導電動機駆動インバータ制御用の三相正弦
波パルス幅変調信号の発生も、減算カウンタ１１および
減算カウンタ１２を３回路設けることによって、容易に
構成することが可能になる。 また、時間ｔ、、 ｔｚにおけるデータのセットタイミ
ングを仮想三角波キャリアにおけるＣ、 Ｇ、 ＫＯ
点において、ＣＰＵ４に割り込みを加えることによって
、Ｃ−Ｅ、Ｇ−１，に−Ｍ間において三相データをセッ
トすれば、データはＡ、Ｅ、Ｉ。 Ｍ点でしかデータが更新されないために、三相データが
ずれる心配がなくなることになる。
図において、１０はバスを介してＣＰＵ４に接続された
タイマーカウンタであって、ＣＰＵ４により制御される
と共に、クロック（を号ｃＬＫを計数することによって
、キャリア信号ｆｃを出力する。１１は減算カウンタで
あって、ＣＰＵ４により制御されると共に、タイマーカ
ウンタ１０から出力されるキャリア信号ｆ、をゲート入
力としてクロック信号ＣＬＫを計数することにより、時
間ｔ１期間に渡って“Ｌ”となる信号を出力する。 １２は減算カウンタであって、ＣＰＵ４により制御され
ると共に、減算カウンタ１１から出力される信号をゲー
ト信号としてクロック信号ＣＬＫを計数することにより
、時間ｔ２期間に渡って“１． ＩＩとなる信号をパル
ス幅変調信号ＰＷＭとして出力する。１３はタイマーカ
ウンタ１０から出力されるキャリア信号ｆｃを反転して
ＣＰＵ４に供給するインバータである。 次に動作について説明する。第２図（ａ）に仮装キャリ
ア三角波Ｂを示す。ここで、仮想キャリア三角波Ｂにお
けるＡ−Ｃ−Ｅ−Ｇ−Ｉ −に−Ｍ−０は、実際には存
在せず、実際には第２図（ｂ）に示すキャリア信号ｆｃ
が存在するだけである。 ここで、通常は正弦波信号が多い被変調信号を第２図（
ａ）に示す信号Ａとすれば、キャリア信号ｆ。 の基準点Ａ、Ｅ、Ｉ、Ｍからパルス幅変調信号の変化点
Ｂ、Ｆ、Ｊ、Ｎまでの各時間をｔｌとすれば、パルス幅
変調信号幅ＢＤ、ＦＨ，ＪＬの時間１１は一義的に決定
されるので、減算カウンタ１１および減算カウンタ１２
には、被変調信号とキャリア信号ｆｃの周期により、一
義的に決定される。従って、パルス幅１＋、 １ｇのク
ロック周波数の換算パルス数をＲＯＭ５に内蔵されてい
る（被変調信号レベル） −（１１パルス数）としての
変換データテーブルおよび（被変調信号レベル）−（ｔ
ｔパルス数）としての変換データテーブルを読み出す。 次に、この読み出されたデータを各キャリア信号ｆ。の
Ｈ−＋Ｌレベルへの変化点、即ち仮想キャリア信号の三
角波形部分における頂点Ａ、Ｅ、ｌ、Ｍにおいて、減算
カウンタ１１が動作を開始し、ｔ。 時間後にカウントアンプする。 減算カウンタ１１がカウントアツプすると、減算カウン
タ１２が動作を開始し、その出力信号は“Ｌ”となり、
１１時間後にカウントアツプしてその出力信号が“Ｈ”
となる、そして、この減算カウンタ１２から出力される
出力信号がパルス幅変調信号となる。 このように構成されたディジタルパルス幅変調回路にお
いては、タイマーカウンタｌＯによりキャリア信号ｆｃ
をＣＰＵ４によって容易に変更することが可能になる。 そして、この場合における被変調レベルによる時間１．
、１ｔの値を、近年大容量化が急速に進んで安価となっ
て来ているＲＯＭに、変化させる必要の数だけ、（被変
調信号レベル） −（ｔｌパルス数）としての変換デー
タチーフルおよび（被変調信号レベル）−（ｔＺパルス
数）としての変換データテーブルとして格納しておくこ
とに依り、切り替えによって簡単に選択することが可能
になる。例えば、被変調レベルを８ビツトとし、減算カ
ウンタのビット数を１６ビツトとすれば、１キャリア周
波数に対して（被変調信号レベル） Ｄｔパルス数
）としての変換データテーブルは５１２Ｂとなり、また
（被変調信号レベル） −（ｔ２パルス数）としての変
換データテーブルは５１２Ｂとなる。従って、総合計と
してＩＫＢのメモリ容量が必要になるが、近年において
は６４ＫＢのＲＯＭも一般的となって来ており、ｌＯキ
ャリア周波数分のデータに対しても、ｌ０ＫＢのＲＯＭ
を使用することによって容易に構成することが可能にな
る。また、処理時間の問題を無視すれば、時間ｔ、にお
けるパルス数および時間ｔ２におけるパルス数はデータ
テーブルを利用しなくとも、ＣＰＵ４による演算によっ
て容易に発生することが可能になる。 更に、三相誘導電動機駆動インバータ制御用の三相正弦
波パルス幅変調信号の発生も、減算カウンタ１１および
減算カウンタ１２を３回路設けることによって、容易に
構成することが可能になる。 また、時間ｔ、、 ｔｚにおけるデータのセットタイミ
ングを仮想三角波キャリアにおけるＣ、 Ｇ、 ＫＯ
点において、ＣＰＵ４に割り込みを加えることによって
、Ｃ−Ｅ、Ｇ−１，に−Ｍ間において三相データをセッ
トすれば、データはＡ、Ｅ、Ｉ。 Ｍ点でしかデータが更新されないために、三相データが
ずれる心配がなくなることになる。
以上のように、この発明によればキャリア周波数の変更
が容易に行えると共に、全ディジタル構成によるディジ
タルパルス幅変調回路が安価に得られる等の種々優れた
効果を有する。
が容易に行えると共に、全ディジタル構成によるディジ
タルパルス幅変調回路が安価に得られる等の種々優れた
効果を有する。
第１図はこの発明の一実施例によるディジタルパルス幅
変調回路を示す回路図、第２図は第１図に示すディジタ
ルパルス幅変調回路の各部波形図、第３図はアナログ構
成による従来のパルス幅変調回路を示す回路図、第４図
は第３図に示すパルス幅変調回路の各部波形図、第５図
はデジタル構成による従来のパルス幅変調回路を示す回
路図、第６図は第５図に示すパルス幅変調回路の各部波
形図である。 ４はＣＰＵ、５はＲＯＭ、６はＲＡＭ、１０はタイマー
カウンタ、１１は減算カウンタ、１２は減算カウンタ、
１３はインバータ。 なお、図中、同一符号は同一、又は相当部分を示す。
変調回路を示す回路図、第２図は第１図に示すディジタ
ルパルス幅変調回路の各部波形図、第３図はアナログ構
成による従来のパルス幅変調回路を示す回路図、第４図
は第３図に示すパルス幅変調回路の各部波形図、第５図
はデジタル構成による従来のパルス幅変調回路を示す回
路図、第６図は第５図に示すパルス幅変調回路の各部波
形図である。 ４はＣＰＵ、５はＲＯＭ、６はＲＡＭ、１０はタイマー
カウンタ、１１は減算カウンタ、１２は減算カウンタ、
１３はインバータ。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 被変調信号に三角波を使用してパルス幅変調を加える
パルス幅変調回路において、中央演算装置によりパルス
幅変調用の方形波状をなしたキャリア信号を発生させる
手段と、このキャリア信号の変化点により起動されると
共に、所定データがプリセットされる減算カウンタと、
前記キャリア信号の更に一方の変化点において前記中央
演算装置により割り込みがかけられて種々のキャリア信
号に対する被変調信号のパルス幅を計算する手段とによ
って構成されることを特徴とするディジタルパルス幅変
調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16861388A JPH0758892B2 (ja) | 1988-07-06 | 1988-07-06 | ディジタルパルス幅変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16861388A JPH0758892B2 (ja) | 1988-07-06 | 1988-07-06 | ディジタルパルス幅変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0219021A true JPH0219021A (ja) | 1990-01-23 |
| JPH0758892B2 JPH0758892B2 (ja) | 1995-06-21 |
Family
ID=15871306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16861388A Expired - Lifetime JPH0758892B2 (ja) | 1988-07-06 | 1988-07-06 | ディジタルパルス幅変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758892B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5675609A (en) * | 1995-05-26 | 1997-10-07 | Dakota Research, Inc. | Sinusoidal pulse and pulse train signaling apparatus |
| US6106116A (en) * | 1995-04-04 | 2000-08-22 | Oakley, Inc. | Biased eyeglass frames |
| US7954942B2 (en) | 2008-07-03 | 2011-06-07 | Oakley, Inc. | Floating lens mounting system |
| US9709817B2 (en) | 2015-12-07 | 2017-07-18 | Oakley, Inc. | Eyewear retention devices and methods |
| US9717631B2 (en) | 2012-08-31 | 2017-08-01 | Oakley, Inc. | Eyewear having multiple ventilation states |
| US10156734B2 (en) | 2015-12-08 | 2018-12-18 | Oakley, Inc. | Eyewear traction devices and methods |
| US10274748B2 (en) | 2014-03-27 | 2019-04-30 | Oakley, Inc. | Mounting mechanism for eyewear |
| US10687981B2 (en) | 2015-10-09 | 2020-06-23 | Oakley, Inc. | Headworn supports with passive venting and removable lens |
-
1988
- 1988-07-06 JP JP16861388A patent/JPH0758892B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6106116A (en) * | 1995-04-04 | 2000-08-22 | Oakley, Inc. | Biased eyeglass frames |
| US5675609A (en) * | 1995-05-26 | 1997-10-07 | Dakota Research, Inc. | Sinusoidal pulse and pulse train signaling apparatus |
| US7954942B2 (en) | 2008-07-03 | 2011-06-07 | Oakley, Inc. | Floating lens mounting system |
| US9717631B2 (en) | 2012-08-31 | 2017-08-01 | Oakley, Inc. | Eyewear having multiple ventilation states |
| US10274748B2 (en) | 2014-03-27 | 2019-04-30 | Oakley, Inc. | Mounting mechanism for eyewear |
| US10687981B2 (en) | 2015-10-09 | 2020-06-23 | Oakley, Inc. | Headworn supports with passive venting and removable lens |
| US9709817B2 (en) | 2015-12-07 | 2017-07-18 | Oakley, Inc. | Eyewear retention devices and methods |
| US10156734B2 (en) | 2015-12-08 | 2018-12-18 | Oakley, Inc. | Eyewear traction devices and methods |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0758892B2 (ja) | 1995-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6043757B2 (ja) | 電動機の制御方法およびその制御装置 | |
| JPH0219021A (ja) | ディジタルパルス幅変調回路 | |
| JP3156269B2 (ja) | ディジタル三相ｐｗｍ波形発生装置 | |
| JPS63121483A (ja) | モ−タ速度制御システム | |
| JPS58121827A (ja) | パルス発生回路 | |
| JPH0251295B2 (ja) | ||
| JPS60189330A (ja) | 並列−直列変換装置 | |
| JP2754005B2 (ja) | 多相パルス発生回路 | |
| JPS6260916B2 (ja) | ||
| KR0183747B1 (ko) | 클럭 펄스의 주파수 변환방법 및 회로 | |
| JPH10112982A (ja) | 三相ｐｗｍ波形発生装置 | |
| JPH04316217A (ja) | アナログ・デジタル変換回路 | |
| JPS5849109B2 (ja) | 方形電圧波形パルス列の切換方法 | |
| SU1492456A2 (ru) | Генератор импульсов с управл емой частотой | |
| JPS593704B2 (ja) | 周期比較回路 | |
| JPH0479772A (ja) | 正弦波インバータ | |
| SU1576944A1 (ru) | Цифровое устройство дл управлени трехфазным широтно-импульсным инвертором | |
| JPH03118793A (ja) | インバータ制御装置 | |
| JPH055836Y2 (ja) | ||
| JPH0775474B2 (ja) | 正弦波ｐｗｍ波形発生装置 | |
| JPS61251484A (ja) | インバ−タ装置のｐｗｍ制御回路 | |
| JPH03178566A (ja) | Ｐｗｍ波形発生回路 | |
| JPS6359017A (ja) | パルス発生回路 | |
| JPH0244557A (ja) | キャプスタンサーボ装置 | |
| JPS60227521A (ja) | ２／３分周回路 |